JP4933399B2 - 半導体製造方法および半導体製造装置 - Google Patents

半導体製造方法および半導体製造装置 Download PDF

Info

Publication number
JP4933399B2
JP4933399B2 JP2007277836A JP2007277836A JP4933399B2 JP 4933399 B2 JP4933399 B2 JP 4933399B2 JP 2007277836 A JP2007277836 A JP 2007277836A JP 2007277836 A JP2007277836 A JP 2007277836A JP 4933399 B2 JP4933399 B2 JP 4933399B2
Authority
JP
Japan
Prior art keywords
gas
wafer
process gas
semiconductor manufacturing
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007277836A
Other languages
English (en)
Other versions
JP2009105328A (ja
Inventor
雅美 矢島
義和 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuflare Technology Inc
Original Assignee
Nuflare Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuflare Technology Inc filed Critical Nuflare Technology Inc
Priority to JP2007277836A priority Critical patent/JP4933399B2/ja
Priority to TW097140655A priority patent/TWI378498B/zh
Priority to US12/257,845 priority patent/US7923355B2/en
Publication of JP2009105328A publication Critical patent/JP2009105328A/ja
Application granted granted Critical
Publication of JP4933399B2 publication Critical patent/JP4933399B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • C23C16/402Silicon dioxide
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405Cleaning of reactor or parts inside the reactor by using reactive gases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • H01L21/02661In-situ cleaning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、例えば半導体ウェーハ上に、加熱しながらプロセスガスを供給して成膜を行なう半導体製造方法および半導体製造装置に関する。
近年、半導体装置の低価格化、高性能化の要求に伴い、成膜工程における高い生産性とともに、高い膜厚均一性などの高品質化が要求されている。
エピタキシャル成膜装置においては、ウェーハ直径が200mm、300mmと拡大するに従い、上記要求を満たすために、複数枚処理を行うバッチ式から1枚処理の枚葉式へと変わってきた。また、エピタキシャル成長条件についても、モノシランを用いた減圧成長からメンテナンスの容易性、コストダウンの要求などによって、堆積物が少なく安価なトリクロロシラン(以下TCSと記す)、ジクロロシランなどのCl系シリコンソースガスを用いた常圧成長へと移ってきた。
しかしながら、半導体素子の中にはIGBT(絶縁ゲート型バイポーラトランジスタ)など厚いエピタキシャル膜を必要とするものもあり、枚葉式では生産性が低下する。高品質化を維持しながら生産性を向上する方法として、例えば900rpm以上で高速回転しながら加熱してエピタキシャル成長を行う高速回転方式の半導体製造装置が知られている(例えば特許文献1など参照)。また、生産性を上げるためにバッチ式としたものもあるが、枚葉式の様な均一性の制御は困難である。
更にエピタキシャル膜厚が100μmを超える、例えば150μmを超えるようなものになると、枚葉式、バッチ式によらず、成膜速度の低い装置では極度に生産性が下がる。前述の高速回転方式の成膜装置であれば、生産性の低下を防ぐことは可能だが、何れのエピタキシャル成膜装置にも共通するのは、成膜時に生成されたポリシリコンがウェーハを保持する部材上などに堆積することである。ポリシリコンの堆積は、部材そのものにも影響を与えるほか、パーティクルや貼り付きなど、ウェーハ品質に多大な影響を及ぼすため、除去(エッチング)が必要である。しかしながら、エッチングそのものを頻繁に行うと、生産性を著しく低下させ、繰り返される昇降温によって部材の劣化も進んでしまう。その結果、生産性は下がり、消耗品のコストも増大してしまう問題がある。
特開平11−67675号公報
上述したように、例えばCl系シリコンソースガスを用いた常圧成長における生産性向上が要求されている。
本発明は、Cl系シリコンソースガスを用いた常圧エピタキシャル成長率を増大させ、クリーニングによる生産性の低下を抑えることが可能な半導体製造方法および半導体製造装置を提供することを目的とするものである。
本発明の半導体製造方法は、反応室内にウェーハを保持し、ウェーハ上に、Cl系シリコンソースガスを含む第1のプロセスガスと、水素ガスまたは不活性ガスからなる第2のプロセスガスを、交互に整流状態で供給し、ウェーハを回転させ、ウェーハを加熱してウェーハ上に成膜することを特徴とする。
本発明の半導体製造方法において、第1のプロセスガスまたは第2のプロセスガスの供給と同時に、ウェーハの外周に、クリーニングガスを供給することが好ましい。
また、本発明の半導体製造方法において、第1のプロセスガスまたは第2のプロセスガスの供給と同時に、ウェーハの外周に、希釈ガスまたは成膜反応抑制ガスを供給することが好ましい。
また、本発明の半導体製造装置は、ウェーハが導入される反応室と、反応室にCl系シリコンソースガスを含む第1のプロセスガスと、水素ガスまたは不活性ガスからなる第2のプロセスガスを供給するためのガス供給機構と、第1のプロセスガスと、第2のプロセスガスが交互に供給されるように制御するためのガス制御機構と、ガス供給機構より供給された前記第1のプロセスガスまたは第2のプロセスガスを整流状態でウェーハに供給するための整流板と、反応室よりガスを排出するためのガス排出機構と、反応室内の所定位置でウェーハを保持するための保持機構と、ウェーハを加熱するためのヒータを備えることを特徴とする。
本発明の半導体製造装置において、整流板の下部にウェーハと離間するように配置され、ウェーハ上とウェーハの外周上を分離する仕切り板を備えることが好ましい。
本発明の半導体製造方法および半導体製造装置を用いることにより、Cl系シリコンソースガスを用いた常圧エピタキシャル成長率を増大させ、クリーニングによる生産性の低下を抑えることが可能となる。
以下本発明の実施形態について、図を参照して説明する。
図1に本実施形態の半導体製造装置の断面図を示す。図に示すように、ウェーハwが成膜処理される反応室11には、反応室11上方より、プロセスガスなどをウェーハw上に供給するためのガス供給口12a、ウェーハwの外周上にクリーニングガスなどを供給するためのガス供給口12bと、反応室11下方よりガスを排出し、反応室11内の圧力を一定(常圧)に制御するためのガス排出口13が設置されている。
反応室11上部には、ガス供給口12aから供給されたプロセスガスなどを、ウェーハw上に整流状態で供給するための整流板14aと、ガス供給口12bから供給されたクリーニングガスなどを、ウェーハwの外周上に整流状態で供給するための整流板14bが、それぞれ設置されている。そして、これら整流板14a、14bの下部には、整流板14aと整流板14bの間に下端がウェーハw表面から20mmの高さとなるように、仕切り板15が設置されている。
反応室11下部には、モータ(図示せず)、回転軸(図示せず)などから構成されるウェーハwを回転させるための回転駆動機構16と、回転駆動機構16上でウェーハwを保持するためのサセプタ17が設置されている。サセプタ17の下方には、ウェーハwを加熱するためのインヒータ18aが設置され、サセプタ17とインヒータ18aの間に、ウェーハwの周縁部を加熱するためのアウトヒータ18bが設置されている。インヒータ18aの下部には、ウェーハwを効率的に加熱するための円盤状のリフレクター19が設置されている。
このような半導体製造装置を用いて、ウェーハw上に例えばSiエピタキシャル膜を形成する。先ず、例えばφ200mmのウェーハwを、反応室11に導入し、サセプタ17上に載置する。そして、ウェーハwの温度が1100℃となるように、インヒータ18a、アウトヒータ18bの温度を制御するとともに、ウェーハwを、回転駆動機構16により例えば900rpmで回転させる。
そして、図2にタイムチャートを示すように、先ず、ガス供給口12aより、TCS濃度が例えば2.5%となるように調製されたプロセスガスを、例えば50SLMで導入し、整流板14aを介して整流状態でウェーハw上に例えば15秒間供給し、ウェーハ上にSiエピタキシャル膜を成長させる。
このとき、同時にガス供給口12bより、希釈ガスとしてHを例えば50SLMで導入し、整流板14bを介して整流状態でウェーハw外周上に例えば15秒間供給し、ウェーハw外周上のプロセスガスを希釈する。供給された希釈ガスは、仕切り板15、供給速度、濃度の制御により、ウェーハw上への流入、プロセスガスとの混合が抑えられる。
次いで、ガス供給口12aからの供給ガスを、ソースガスを含まない例えばHなどのプロセスガスに切替えて、例えば50SLMで導入し、整流板14aを介して整流状態でウェーハw上に例えば7.5秒間供給する。これにより、ウェーハw上に残存するTCSおよび副生成物であるHClをHに置換する。
このとき、同時にガス供給口12bからの供給ガスを、例えばHCl+Hなどのクリーニングガスに切替えて、例えば50SLMで導入し、整流板14bを介して整流状態でウェーハw外周上に例えば7.5秒間供給し、ウェーハw外周上に堆積したポリシリコン膜などを除去する。供給されたクリーニングガスは、希釈ガスと同様に、仕切り板15、供給速度、濃度の制御により、ウェーハw上に供給されるプロセスガスとの混合が抑えられる。
尚、反応室11内の圧力が常圧に制御されるように、余剰なプロセスガス、クリーニングガスなどは、ガス排出口13より排出される。
そして、同様に、ウェーハw上およびウェーハw外周上への供給ガスの切替えを繰り返しながら、ウェーハ上にSiエピタキシャル膜を所望の膜厚(例えば150μm)となるまで成長させる。
このように、ウェーハw上に、Cl系シリコンソースガスを含むプロセスガスと、ソースガスを含まないプロセスガスを切替えながら供給することにより、エピタキシャル成長率を向上させることができる。
Cl系シリコンソースガスを用いたエピタキシャル成長においては、時間が経つにつれて、エピタキシャル成長率が低下する。図3にTCS濃度2.50%、4.30%で、所定の条件におけるエピタキシャル成長率の経時変化の一例を示す。図に示すように、成膜開始から15〜30秒後までは比較的急激に、さらに60秒後まで低下した後、徐々に低下している。その理由としては、例えばTCSを用いた場合、TCSとHを供給すると、
SiHCl+H→Si+3HCl・・・(1)
の反応が右側に進行することにより、Siエピタキシャル膜が形成されるが、
SiとともにHClが生成される。この反応は、複数の反応からなる平衡反応であり、HClがウェーハw上に滞留し、ウェーハw上のHClモル比が高くなると、平衡は左側にシフトすることになる。従って、Siの生成反応の進行が抑えられ、エピタキシャル成長率が低下することが考えられる。
そこで、一旦TCSの供給を止め、ウェーハw上に滞留したHClをHあるいは不活性ガスで置換する。そして、ウェーハw上がHあるいは不活性ガスで置換された状態で、再度TCSを供給することにより、(1)式の平衡反応が右側に進行することになると考えられる。
このとき、切替えられるプロセスガスは、Hに限定されるものではなく、成膜反応に影響しない不活性ガスを用いることも可能である。その場合、Arなどの重いガスを用いることにより、より効果的にプロセスガスの置換を行うことが可能となる。
そして、切替え周期は、例えば15秒/7.5秒としたが、適宜設定することができる。例えば、エピタキシャル成長率の初期変化が急激であれば、より短時間でHなどに切替えればよい。また、供給される各ガスの速度、濃度などにより、適宜供給時間を設定することができる。
さらに、ウェーハw上にガスを切替えながら供給するとともに、ウェーハw外周上に、希釈ガスであるHと、クリーニングガスであるHClを切替えながら供給することにより、成膜工程と並行して、希釈ガスにより、ウェーハw外周へのポリシリコンなどの堆積を抑制し、クリーニングガスにより、ウェーハw外周に堆積したポリシリコンなどの堆積物を、除去することが可能となる。
また、希釈ガスは、Hに限定されるものではなく、成膜反応に影響しない不活性ガスを用いることも可能である。その場合、Arなどの重いガスを用いることにより、より効果的にウェーハw外周上のプロセスガスを希釈除去することが可能となる。さらに、このようなH、Arなどの希釈ガスに限定されるものではなく、成膜反応の平衡を成膜抑制側にシフトさせることが可能なHClなどの成膜反応抑制ガスを含むことも効果的である。
このとき、必ずしも切替えを行う必要はなく、希釈ガス(成膜反応抑制ガス)のみ、クリーニングガスのみを供給してもよい。ただし、クリーニングガスのみを供給する場合には、ソースガスを含むプロセスガスとクリーニングガスとの混合を抑制するために、クリーニングガスの速度、濃度を厳密に制御する必要がある。ウェーハw上にクリーニングガスが流入することにより、膜厚の均一性が劣化する可能性があるからである。
このようにして、成膜工程と並行して、ウェーハw外周上の堆積物を抑制、除去することにより、堆積物による部材およびウェーハ品質への影響を抑えることができる。従って、クリーニング頻度を低減し、別途クリーニングを行うことによる生産性の低下を抑えることが可能となる。
本実施形態において、それぞれ異なるガスを供給するために、整流板14a、14bを設けているが、整流板により、ガスを整流することにより、ウェーハw上に均一にガスを供給することができる。従って、ウェーハw上に形成されるエピタキシャル膜などの膜厚の均一性を図ることが可能となる。また、ウェーハw外周上に整流されたガスを供給することにより、ウェーハw外周上のソースガスを効果的に除去するとともに、ウェーハw上に供給されるガスとの混合をより効果的に抑制することができる。
そして、整流板14a、14bの下部に、整流板14aと整流板14bの間に下端がウェーハw表面から20mmの高さとなるように、仕切り板15が設置されている。ウェーハw上に供給されるプロセスガスと、ウェーハw外周上に供給されるガスの混合状態は、主にウェーハw外周上に供給されるガスの速度、濃度に支配されるものの、このように、仕切り板15を設けることにより、ガスの混合をより効果的に抑制することができる。
ガスの混合抑制の観点では、仕切り板15はウェーハw近くまで設けられることが好ましいと考えられる。しかしながら、回転するウェーハw上に供給されるガスは、ウェーハw上に境界層を形成し、余剰のガスは外周方向に排出されるため、その排出経路において障害とならないように配置する必要がある。例えば、所望のプロセス条件において、仕切り板15の設置高さを変動させたときの、仕切り板15への堆積物量を測定し、堆積物の生成量が少なくなる高さとなるように配置すればよい。
本実施形態によれば、半導体ウェーハ上にエピタキシャル膜などの膜を高い生産性で形成することが可能となる。そして、ウェーハの歩留り向上とともに、素子形成工程及び素子分離工程を経て形成される半導体装置の歩留りの向上、素子特性の安定を図ることが可能となる。特にN型ベース領域、P型ベース領域や、絶縁分離領域などに100μm以上の厚膜成長が必要な、パワーMOSFETやIGBTなどのパワー半導体装置のエピタキシャル形成工程に適用されることにより、良好な素子特性を得ることが可能となる。
上述した実施形態においては、Si単結晶層(エピタキシャル膜)形成の場合を説明したが、本実施形態は、ポリSi層形成時にも適用することも可能である。また、例えばSiO膜やSi膜などSi膜以外の成膜や、例えばGaAs層、GaAlAsやInGaAsなど化合物半導体などにおいても、膜成長率が経時的に低下する場合に適用することも可能である。その他要旨を逸脱しない範囲で種々変形して実施することができる。
本発明の一態様における半導体製造装置の断面を示す図。 本発明の一態様におけるタイムチャートを示す図。 本発明の一態様におけるエピタキシャル成長率の経時変化の一例を示す図。
符号の説明
11…反応室、12a、12b…ガス供給口、13…ガス排出口、14a、14b…整流板、15…仕切り板、16…回転駆動機構、17…サセプタ、18a…インヒータ、18b…アウトヒータ、19…リフレクター。

Claims (5)

  1. 反応室内にウェーハを保持し、
    前記ウェーハ上に、Cl系シリコンソースガスを含む第1のプロセスガスと、水素ガスまたは不活性ガスからなる第2のプロセスガスを、交互に整流状態で供給し、
    前記ウェーハを回転させ、
    前記ウェーハを加熱して前記ウェーハ上に成膜することを特徴とする半導体製造方法。
  2. 前記第1のプロセスガスまたは前記第2のプロセスガスの供給と同時に、前記ウェーハの外周に、クリーニングガスを供給することを特徴とする請求項1の半導体製造方法。
  3. 前記第1のプロセスガスまたは前記第2のプロセスガスの供給と同時に、前記ウェーハの外周に、希釈ガスまたは成膜反応抑制ガスを供給することを特徴とする請求項1または請求項2に記載の半導体製造方法。
  4. ウェーハが導入される反応室と、
    前記反応室にCl系シリコンソースガスを含む第1のプロセスガスと、水素ガスまたは不活性ガスからなる第2のプロセスガスを供給するためのガス供給機構と、
    前記第1のプロセスガスと、前記第2のプロセスガスが交互に供給されるように制御するためのガス制御機構と、
    前記ガス供給機構より供給された前記第1のプロセスガスまたは前記第2のプロセスガスを整流状態で前記ウェーハに供給するための整流板と、
    前記反応室より前記ガスを排出するためのガス排出機構と、
    前記反応室内の所定位置で前記ウェーハを保持するための保持機構と、
    前記ウェーハを加熱するためのヒータを備えることを特徴とする半導体製造装置。
  5. 前記整流板の下部に前記ウェーハと離間するように配置され、前記ウェーハ上と前記ウェーハの外周上を分離する仕切り板を備えることを特徴とする請求項4に記載の半導体製造装置。
JP2007277836A 2007-10-25 2007-10-25 半導体製造方法および半導体製造装置 Expired - Fee Related JP4933399B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007277836A JP4933399B2 (ja) 2007-10-25 2007-10-25 半導体製造方法および半導体製造装置
TW097140655A TWI378498B (en) 2007-10-25 2008-10-23 Manufacturing method for semiconductor device and manufacturing apparatus for semiconductor device
US12/257,845 US7923355B2 (en) 2007-10-25 2008-10-24 Manufacturing method for semiconductor device and manufacturing apparatus for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007277836A JP4933399B2 (ja) 2007-10-25 2007-10-25 半導体製造方法および半導体製造装置

Publications (2)

Publication Number Publication Date
JP2009105328A JP2009105328A (ja) 2009-05-14
JP4933399B2 true JP4933399B2 (ja) 2012-05-16

Family

ID=40583391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007277836A Expired - Fee Related JP4933399B2 (ja) 2007-10-25 2007-10-25 半導体製造方法および半導体製造装置

Country Status (3)

Country Link
US (1) US7923355B2 (ja)
JP (1) JP4933399B2 (ja)
TW (1) TWI378498B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5462671B2 (ja) * 2010-03-15 2014-04-02 株式会社豊田中央研究所 気相成長方法
JP5496721B2 (ja) * 2010-03-17 2014-05-21 株式会社ニューフレアテクノロジー 成膜装置および成膜方法
JP5820143B2 (ja) * 2010-06-22 2015-11-24 株式会社ニューフレアテクノロジー 半導体製造装置、半導体製造方法及び半導体製造装置のクリーニング方法
JP5395102B2 (ja) 2011-02-28 2014-01-22 株式会社豊田中央研究所 気相成長装置
US20120244685A1 (en) * 2011-03-24 2012-09-27 Nuflare Technology, Inc. Manufacturing Apparatus and Method for Semiconductor Device
JP6038618B2 (ja) * 2011-12-15 2016-12-07 株式会社ニューフレアテクノロジー 成膜装置および成膜方法
JP5964107B2 (ja) * 2012-03-29 2016-08-03 株式会社ニューフレアテクノロジー 半導体製造装置および半導体製造方法
KR102375981B1 (ko) * 2016-07-04 2022-03-18 삼성전자주식회사 반도체 장치 제조 방법 및 반도체 장치 제조 설비

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167675A (ja) 1997-08-21 1999-03-09 Toshiba Ceramics Co Ltd 高速回転気相薄膜形成装置及びそれを用いる高速回転気相薄膜形成方法
KR100652909B1 (ko) * 1998-03-06 2006-12-01 에이에스엠 아메리카, 인코포레이티드 하이 스텝 커버리지를 갖는 실리콘 증착 방법
JP2003109914A (ja) * 2001-10-01 2003-04-11 Fujitsu Ltd 金属層の形成方法、半導体装置の製造方法
US7540920B2 (en) * 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
JP4651955B2 (ja) * 2004-03-03 2011-03-16 東京エレクトロン株式会社 成膜方法
US7396743B2 (en) * 2004-06-10 2008-07-08 Singh Kaushal K Low temperature epitaxial growth of silicon-containing films using UV radiation
US7651955B2 (en) * 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
DE102005045337B4 (de) * 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben

Also Published As

Publication number Publication date
US20090111278A1 (en) 2009-04-30
JP2009105328A (ja) 2009-05-14
TWI378498B (en) 2012-12-01
US7923355B2 (en) 2011-04-12
TW200935501A (en) 2009-08-16

Similar Documents

Publication Publication Date Title
JP4933399B2 (ja) 半導体製造方法および半導体製造装置
JP4956470B2 (ja) 半導体製造装置および半導体製造方法
US7967912B2 (en) Manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device
KR101154639B1 (ko) 반도체 제조장치와 반도체 제조방법
JP5158068B2 (ja) 縦型熱処理装置及び熱処理方法
JP4981485B2 (ja) 気相成長方法および気相成長装置
JP5443096B2 (ja) 半導体製造装置および半導体製造方法
JP4933409B2 (ja) 半導体製造装置および半導体製造方法
US20070123007A1 (en) Film-forming method and film-forming equipment
KR101633557B1 (ko) 반도체 제조장치 및 반도체 제조방법
JP4417950B2 (ja) 成膜方法及び成膜装置
KR101237091B1 (ko) 반도체 제조 방법
JP2011151118A (ja) 半導体製造装置および半導体製造方法
JP2010225760A (ja) 半導体製造方法および半導体製造装置
JP2010186949A (ja) 半導体製造装置および半導体製造方法
JP5134311B2 (ja) 半導体製造装置および半導体製造方法
JP5757748B2 (ja) 半導体製造装置および半導体製造方法
US11581200B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2008243938A (ja) 熱cvd方法および熱cvd装置
WO2024089963A1 (ja) スーパージャンクション構造を有する半導体素子の製造方法
US10529560B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and recording medium
JP2008159790A (ja) 気相成長装置
JP2011171479A (ja) 半導体製造装置および半導体製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120216

R150 Certificate of patent or registration of utility model

Ref document number: 4933399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees