JP2009081186A - 半導体ウェハの製造方法 - Google Patents
半導体ウェハの製造方法 Download PDFInfo
- Publication number
- JP2009081186A JP2009081186A JP2007247743A JP2007247743A JP2009081186A JP 2009081186 A JP2009081186 A JP 2009081186A JP 2007247743 A JP2007247743 A JP 2007247743A JP 2007247743 A JP2007247743 A JP 2007247743A JP 2009081186 A JP2009081186 A JP 2009081186A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- polishing
- manufacturing
- carrier
- surface plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
- B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【解決手段】半導体ウェハSを収納するキャリア50と、このキャリア50を挟む上定盤10及び下定盤20とを備えた両面研磨機1により、半導体ウェハSの表裏面を同時に研磨加工する半導体ウェハの製造方法は、半導体ウェハSの厚さ寸法を、キャリア50の厚さ寸法よりも0μm以上5μm以下の範囲で大きくしてキャリア50に収納し、半導体ウェハSの面及び定盤10、20の面の間に研磨スラリを供給して研磨を行う研磨工程を含み、研磨工程では、半導体ウェハの取代を、両面で5μm以下とする。
【選択図】図1
Description
従来、この平坦性評価の尺度としては、グローバルなGBIR、ローカルなSBIRが用いられていたが、最近では、半導体ウェハ面のすべての部分領域におけるステッパの集束能力を考慮する平坦性の尺度として、SFQR(Site Front-surface referenced least Squares/range)によって半導体ウェハの評価が行われている。
そして、このようなSFQRを向上させる半導体ウェハの製造方法として、両面研磨機による研磨工程おいて、キャリアの厚みと加工前の半導体ウェハの厚みの関係を規定し、所定の取代を確保することでSFQRを向上させることができるという技術が提案されている(例えば、特許文献1参照)。
そして、前記特許文献1に記載の技術では、平坦度を維持しながらEROを改善することが困難であるという問題がある。
(1) 半導体ウェハを収納するキャリアと、このキャリアを挟む上定盤及び下定盤とを備えた両面研磨機により、前記半導体の表裏面を同時に研磨加工する半導体ウェハの製造方法であって、
前記半導体ウェハを前記キャリアに収納し、
前記半導体ウェハの面及び前記定盤の面の間に研磨スラリを供給して研磨を行う研磨工程を、研磨条件を変更して複数段階実施することを特徴とする半導体ウェハの製造方法。
前記複数段階の研磨工程のうち、最終の研磨工程では、前記半導体ウェハの取代を両面で5μm以下とすることを特徴とする半導体ウェハの製造方法。
(3) (2)に記載の半導体ウェハの製造方法において、
前記最終の研磨前の半導体ウェハの厚さ寸法を、前記キャリアの厚さ寸法よりも5μm以上10μm以下の範囲で大きくして前記キャリアに収納し、
最終の研磨工程後の半導体ウェハの厚さ寸法を、前記キャリアの厚さ寸法よりも0μm以上5μm以下に研磨することを特徴とする半導体ウェハの製造方法。
前記半導体ウェハを前記キャリアに収納し、
前記半導体ウェハの面及び前記定盤の面の間に研磨スラリを供給して研磨を行う研磨工程を含み、
該研磨工程では、研磨前の半導体ウェハの厚さ寸法を、前記キャリアの厚さ寸法よりも5μm以上10μm以下の範囲としして前記キャリアに収納し、研磨後の厚さ寸法が、前記キャリアの厚さ寸法よりも0μm以上5μm以下となるように研磨することを特徴とする半導体ウェハの製造方法。
前記研磨工程では、SFQRが0.015μm〜0.030μm、SBIRが0.04μm〜0.1μmとなるように研磨することを特徴とする半導体ウェハの製造方法。
(6) (4)に記載の半導体ウェハの製造方法において、
前記研磨工程では、SFQRが0.015μm〜0.030μm、GBIRが0.1μm〜0.3μmとなるように研磨することを特徴とする半導体ウェハの製造方法。
前記研磨工程では、SBIRが0.04μm〜0.1μm、ERO(Edge Roll Off)が0.2μm以下となるように研磨することを特徴とする半導体ウェハの製造方法。
(8) (4)に記載の半導体ウェハの製造方法において、
前記研磨工程では、GBIRが0.1μm〜0.3μm、ERO(Edge Roll Off)が0.2μm以下となるように研磨することを特徴とする半導体ウェハの製造方法。
前記研磨工程における前記半導体ウェハの研磨時間は、砥粒及び装置に起因する金属がウェハ内に拡散しない時間であることを特徴とする半導体ウェハの製造方法。
前記最終の研磨工程では、SFQRが0.015μm〜0.030μm、SBIRが0.04μm〜0.1μmとなるように研磨することを特徴とする半導体ウェハの製造方法。
(11) (2)に記載の半導体ウェハの製造方法において、
前記最終の研磨工程では、SFQRが0.015μm〜0.030μm、GBIRが0.1μm〜0.3μmとなるように研磨することを特徴とする半導体ウェハの製造方法。
前記最終の研磨工程では、SBIRが0.04μm〜0.1μm、ERO(Edge Roll Off)が0.2μm以下となるように研磨することを特徴とする半導体ウェハの製造方法。
(13) (2)に記載の半導体ウェハの製造方法において、
前記最終の研磨工程では、GBIRが0.1μm〜0.3μm、ERO(Edge Roll Off)が0.2μm以下となるように研磨することを特徴とする半導体ウェハの製造方法。
また、前述したERO(Edge Roll Off)は、半導体ウェハのエッジから1mm内側のTROA(Thickness Roll Off Amount)である。
この発明によれば、半導体ウェハの高平坦度を確保しつつ、エッジ領域における半導体ウェハの利用率を向上することができる、という効果がある。
図1には本発明の実施形態に係る両面研磨機1が示され、この両面研磨機1は、上定盤10、下定盤20、インナーギア30、アウターギア40、及び複数のキャリア50を備えて構成され、キャリア50内には、複数の半導体ウェハSが収納されている。
上定盤10は、定盤本体11と、この定盤本体11を下定盤20に対して接近離間させる昇降機構12とを備えて構成される。
昇降機構12は、定盤本体11の略中央に設けられる軸部121を有し、図示を略したが、上部に配置される門型フレームに設けられるモータによって、定盤本体11を上下に昇降させる。
インナーギア30は、下定盤20の円板の略中心に、下定盤20と独立して回転するように設けられ、その外周側面には、キャリア50と噛合する歯31が形成されている。
アウターギア40は、下定盤20を囲むリング状体から構成され、リングの内側面には、キャリア50と噛合する歯41が形成されている。
キャリア50は、円板状体から構成され、その外周側面には前記のインナーギア30及びアウターギア40と噛合する歯51が形成され、円板状体内部には、複数の孔52が形成され、この孔52内部に半導体ウェハSが収納される。
■1.実施例
研磨条件
前述した実施形態に係る両面研磨機1により、直径300mmの半導体ウェハSの2段研磨を行った。具体的には、まず、第1段研磨により、キャリア50の厚みに対して、5μm未満の厚さ寸法の大きな半導体ウェハSとし、第2段研磨では、半導体ウェハSの両面で取代を5μm以下と設定して行う。各段における研磨条件は次の通りである。
(1)第1段研磨における研磨条件
第1段研磨では、表裏面側ともに同じ研磨パッドを使用した。研磨パッドはウレタンパッドを採用した。
第1段研磨における研磨条件は、研磨スラリー(Slurry)を供給しながら、加工圧(Press)、研磨時間(Time)、上定盤回転数(Upper)、下定盤回転数(Lower)、インナーギア30の回転数(Inner)、アウターギア40の回転数(Outer)を変化させたSTEP1〜STEP4の4段で半導体ウェハSの研磨を行い、最後に純水(DIW)でリンス洗浄を行った(STEP5)。
第2段研磨における研磨条件は、第1段階と同様に、STEP1〜STEP4の4段で研磨を行い、最後に純水でリンス洗浄をおこなった(L5)。
尚、第1段研磨は、表1における加工圧1200daN以上の条件で行い、第2段研磨は加工圧1200daN以下で行っている。
また、摺速については、キャリア50の中心位置でのキャリア50及び上定盤10の相対速度を摺速1(mm/sec)、キャリア50の中心位置でのキャリア50及び下定盤20の相対速度を摺速2(mm/sec)としたときに、摺速1/摺速2が0.8〜1.2の範囲に収まるようにした。
従来の加工方法として、キャリア50の厚みよりも10μm以上の厚さ寸法の大きな半導体ウェハSを準備し、取代20μm以上に設定して研磨を行った。
尚、実施例及び比較例では、すべてのキャリア50に半導体ウェハSを装填した状態で加工を行っており、各キャリア50に半導体ウェハSを装填し、キャリア50を5枚セットして加工を行っている。従って、両面研磨機1でセットされた加工圧(Press)を、半導体ウェハSの1枚当たりの面圧に換算すると、次の表1に示される関係となる。
(1)エッジ領域における面ダレ(ERO)の評価
前記実施例及び比較例において、加工前の半導体ウェハSの厚さ寸法とキャリア50の厚さ寸法の差Gapと、研磨による半導体ウェハSの両面の取代とを段階的に変化させ、これらの関係を求めたところ、図2に示されるような結果が得られた。図2における横軸は、直径300mmの半導体ウェハSにおけるウェハ中心を原点とした半径位置(mm)を表し、縦軸は、基準面からの垂直方向位置(nm)を表している。
図2から判るように、Gapを5μm未満とし、研磨による取代を0〜5μm以上とした領域Aでは、実施例に係るグラフG1、G2に示されるように、グラフG1では、横軸149mm位置、すなわちTROA1mmの位置のEROが300nm以下、グラフG2では、TROA1mmの位置におけるEROが100nm以下と極めて良好なEROの値となることが確認された。
一方、Gapを5μm以上とし、取代を0〜5μmよりも小さくした領域Bでは、比較例に係るグラフG3に示されるように、TROA1mmにおけるEROが−800nmとなり、エッジ領域における面ダレが大きく生じることが確認された。
つまり、実施例のように2段研磨を行い、最終段の研磨である第2段研磨において、キャリア50の厚みに対して、5μm以下の厚さ寸法の大きな半導体ウェハSをキャリア50に収納し、取代を両面で5μm以下とすることにより、エッジ領域における面ダレを少なくすることができ、これにより、半導体ウェハSのエッジ領域での利用率を向上させることができる。
次に、実施例及び比較例によって得られた半導体ウェハSの表面の平坦度をGBIR値、SBIR値、SFQR値として測定した。結果を表2に示す。
すなわち、Gapを0以下に設定し、取代を5μmを超える量に設定すると、形状SH1のように半導体ウェハSの中央部がより多く研磨され、周囲の部分が削られない傾向にあり、GBIR、SBIR、SFQRともに数値が悪化する。
一方、Gapを5μm以上に設定し、取代を少なくすると、形状SH2のように、半導体ウェハSのエッジ部分がより多く研磨され、中央部があまり研磨されなくなり、GBIR、SBIRの数値が悪化する。従って、Gapを0を超え5μmとし、取代を5μm以下とすることにより、形状SH3のように平坦な加工を施すことが可能となり、GBIR、SBIR、SFQRすべてを満足することが確認された。
以上のことから、ERO、GBIR、SBIR、SFQRすべてを満足することのできる条件とは、図2及び図3の結果から、Gapが0μmを超え5μm未満の範囲で、かつ、取代が両面で5μm以下の範囲であると云える。
そして、このような研磨条件で研磨することにより、ERO、GBIR、SBIR、SFQRすべてを満足させることのできる半導体ウェハSを製造できることが確認された。
Claims (13)
- 半導体ウェハを収納するキャリアと、このキャリアを挟む上定盤及び下定盤とを備えた両面研磨機により、前記半導体の表裏面を同時に研磨加工する半導体ウェハの製造方法であって、
前記半導体ウェハを前記キャリアに収納し、
前記半導体ウェハの面及び前記定盤の面の間に研磨スラリを供給して研磨を行う研磨工程を、研磨条件を変更して複数段階実施することを特徴とする半導体ウェハの製造方法。 - 請求項1に記載の半導体ウェハの製造方法において、
前記複数段階の研磨工程のうち、最終の研磨工程では、前記半導体ウェハの取代を両面で5μm以下とすることを特徴とする半導体ウェハの製造方法。 - 請求項2に記載の半導体ウェハの製造方法において、
前記最終の研磨前の半導体ウェハの厚さ寸法を、前記キャリアの厚さ寸法よりも5μm以上10μm以下の範囲で大きくして前記キャリアに収納し、
最終の研磨工程後の半導体ウェハの厚さ寸法を、前記キャリアの厚さ寸法よりも0μm以上5μm以下に研磨することを特徴とする半導体ウェハの製造方法。 - 半導体ウェハを収納するキャリアと、このキャリアを挟む上定盤及び下定盤とを備えた両面研磨機により、前記半導体の表裏面を同時に研磨加工する半導体ウェハの製造方法であって、
前記半導体ウェハを前記キャリアに収納し、
前記半導体ウェハの面及び前記定盤の面の間に研磨スラリを供給して研磨を行う研磨工程を含み、
該研磨工程では、研磨前の半導体ウェハの厚さ寸法を、前記キャリアの厚さ寸法よりも5μm以上10μm以下の範囲としして前記キャリアに収納し、研磨後の厚さ寸法が、前記キャリアの厚さ寸法よりも0μm以上5μm以下となるように研磨することを特徴とする半導体ウェハの製造方法。 - 請求項4に記載の半導体ウェハの製造方法において、
前記研磨工程では、SFQRが0.015μm〜0.030μm、SBIRが0.04μm〜0.1μmとなるように研磨することを特徴とする半導体ウェハの製造方法。 - 請求項4に記載の半導体ウェハの製造方法において、
前記研磨工程では、SFQRが0.015μm〜0.030μm、GBIRが0.1μm〜0.3μmとなるように研磨することを特徴とする半導体ウェハの製造方法。 - 請求項4に記載の半導体ウェハの製造方法において、
前記研磨工程では、SBIRが0.04μm〜0.1μm、ERO(Edge Roll Off)が0.2μm以下となるように研磨することを特徴とする半導体ウェハの製造方法。 - 請求項4に記載の半導体ウェハの製造方法において、
前記研磨工程では、GBIRが0.1μm〜0.3μm、ERO(Edge Roll Off)が0.2μm以下となるように研磨することを特徴とする半導体ウェハの製造方法。 - 請求項4乃至請求項8のいずれかに記載の半導体ウェハの製造方法において、
前記研磨工程における前記半導体ウェハの研磨時間は、砥粒及び装置に起因する金属がウェハ内に拡散しない時間であることを特徴とする半導体ウェハの製造方法。 - 請求項2に記載の半導体ウェハの製造方法において、
前記最終の研磨工程では、SFQRが0.015μm〜0.030μm、SBIRが0.04μm〜0.1μmとなるように研磨することを特徴とする半導体ウェハの製造方法。 - 請求項2に記載の半導体ウェハの製造方法において、
前記最終の研磨工程では、SFQRが0.015μm〜0.030μm、GBIRが0.1μm〜0.3μmとなるように研磨することを特徴とする半導体ウェハの製造方法。 - 請求項2に記載の半導体ウェハの製造方法において、
前記最終の研磨工程では、SBIRが0.04μm〜0.1μm、ERO(Edge Roll Off)が0.2μm以下となるように研磨することを特徴とする半導体ウェハの製造方法。 - 請求項2に記載の半導体ウェハの製造方法において、
前記最終の研磨工程では、GBIRが0.1μm〜0.3μm、ERO(Edge Roll Off)が0.2μm以下となるように研磨することを特徴とする半導体ウェハの製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007247743A JP5301802B2 (ja) | 2007-09-25 | 2007-09-25 | 半導体ウェハの製造方法 |
TW097127323A TWI440080B (zh) | 2007-09-25 | 2008-07-18 | Manufacturing method of semiconductor wafers |
EP08833192A EP2194568B1 (en) | 2007-09-25 | 2008-09-11 | Semiconductor wafer manufacturing method |
US12/679,731 US8545712B2 (en) | 2007-09-25 | 2008-09-11 | Semiconductor wafer manufacturing method |
PCT/JP2008/066412 WO2009041277A1 (ja) | 2007-09-25 | 2008-09-11 | 半導体ウェハの製造方法 |
AT08833192T ATE555876T1 (de) | 2007-09-25 | 2008-09-11 | Halbleiter-wafer-herstellungsverfahren |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007247743A JP5301802B2 (ja) | 2007-09-25 | 2007-09-25 | 半導体ウェハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009081186A true JP2009081186A (ja) | 2009-04-16 |
JP5301802B2 JP5301802B2 (ja) | 2013-09-25 |
Family
ID=40511166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007247743A Active JP5301802B2 (ja) | 2007-09-25 | 2007-09-25 | 半導体ウェハの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8545712B2 (ja) |
EP (1) | EP2194568B1 (ja) |
JP (1) | JP5301802B2 (ja) |
AT (1) | ATE555876T1 (ja) |
TW (1) | TWI440080B (ja) |
WO (1) | WO2009041277A1 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112010004989T5 (de) | 2009-12-24 | 2013-03-07 | Sumco Corporation | Halbleiterwafer und Verfahren zur Herstellung desselben |
US8952496B2 (en) | 2009-12-24 | 2015-02-10 | Sumco Corporation | Semiconductor wafer and method of producing same |
JP2016501809A (ja) * | 2012-10-26 | 2016-01-21 | ダウ コーニング コーポレーションDow Corning Corporation | 平坦なSiC半導体基板 |
US9279192B2 (en) | 2014-07-29 | 2016-03-08 | Dow Corning Corporation | Method for manufacturing SiC wafer fit for integration with power device manufacturing technology |
US9337277B2 (en) | 2012-09-11 | 2016-05-10 | Dow Corning Corporation | High voltage power semiconductor device on SiC |
US9738991B2 (en) | 2013-02-05 | 2017-08-22 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion |
US9797064B2 (en) | 2013-02-05 | 2017-10-24 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion |
JP2018101696A (ja) * | 2016-12-20 | 2018-06-28 | 株式会社Sumco | キャリアプレートの厚み調整方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9393669B2 (en) | 2011-10-21 | 2016-07-19 | Strasbaugh | Systems and methods of processing substrates |
TW201323149A (zh) | 2011-10-21 | 2013-06-16 | Strasbaugh | 晶圓研磨之系統與方法 |
WO2013106777A1 (en) * | 2012-01-11 | 2013-07-18 | Strasbaugh | Systems and methods of processing substrates |
US9610669B2 (en) | 2012-10-01 | 2017-04-04 | Strasbaugh | Methods and systems for use in grind spindle alignment |
US9457446B2 (en) | 2012-10-01 | 2016-10-04 | Strasbaugh | Methods and systems for use in grind shape control adaptation |
US9427841B2 (en) | 2013-03-15 | 2016-08-30 | Ii-Vi Incorporated | Double-sided polishing of hard substrate materials |
US8896964B1 (en) | 2013-05-16 | 2014-11-25 | Seagate Technology Llc | Enlarged substrate for magnetic recording medium |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03228568A (ja) * | 1990-01-29 | 1991-10-09 | Shin Etsu Chem Co Ltd | 極薄ウェーハの製造方法 |
JPH10329032A (ja) * | 1997-05-29 | 1998-12-15 | Sumitomo Osaka Cement Co Ltd | Lsi酸化膜研磨用砥石およびlsi酸化膜研磨方法 |
JPH11254305A (ja) * | 1998-03-12 | 1999-09-21 | Shin Etsu Handotai Co Ltd | ウエーハの両面研磨方法と該研磨方法に用いるウエーハキャリア |
JP2001328063A (ja) * | 2000-05-22 | 2001-11-27 | Toshiba Ceramics Co Ltd | 研磨装置及びその装置を用いた研磨方法 |
JP2005288558A (ja) * | 2004-03-31 | 2005-10-20 | Shin Etsu Chem Co Ltd | 被処理物の平面研磨加工方法 |
JP2006038895A (ja) * | 2004-07-22 | 2006-02-09 | Sony Corp | 音声処理装置および音声処理方法、プログラム、並びに記録媒体 |
JP2006068895A (ja) * | 2004-08-02 | 2006-03-16 | Showa Denko Kk | 研磨用キャリア及び磁気記録媒体用シリコン基板の製造方法並びに磁気記録媒体用シリコン基板 |
JP2006205265A (ja) * | 2005-01-25 | 2006-08-10 | Speedfam Co Ltd | 研磨方法および研磨用組成物 |
JP2006303136A (ja) * | 2005-04-20 | 2006-11-02 | Shin Etsu Handotai Co Ltd | 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3929484A1 (de) * | 1989-09-05 | 1991-03-14 | Wacker Chemitronic | Verfahren zum zweiseitigen chemomechanischen polieren von halbleiterscheiben, sowie vorrichtung zu seiner durchfuehrung und dadurch erhaeltliche halbleiterscheiben |
DE19905737C2 (de) * | 1999-02-11 | 2000-12-14 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit |
US20010024877A1 (en) * | 2000-03-17 | 2001-09-27 | Krishna Vepa | Cluster tool systems and methods for processing wafers |
DE10196115B4 (de) * | 2000-04-24 | 2011-06-16 | Sumitomo Mitsubishi Silicon Corp. | Verfahren zum Polieren eines Halbleiterwafers |
DE10132504C1 (de) | 2001-07-05 | 2002-10-10 | Wacker Siltronic Halbleitermat | Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung |
US20080318493A1 (en) | 2004-08-02 | 2008-12-25 | Showa Denko K.K. | Method of Manufacturing Polishing Carrier and Silicon Substrate for Magnetic Recording Medium, and Silicon Substrate for Magnetic Recording Medium |
JP4641395B2 (ja) * | 2004-08-17 | 2011-03-02 | Okiセミコンダクタ株式会社 | 半導体装置の研削方法、及び研削装置 |
DE102005045339B4 (de) * | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
US7601049B2 (en) * | 2006-01-30 | 2009-10-13 | Memc Electronic Materials, Inc. | Double side wafer grinder and methods for assessing workpiece nanotopology |
-
2007
- 2007-09-25 JP JP2007247743A patent/JP5301802B2/ja active Active
-
2008
- 2008-07-18 TW TW097127323A patent/TWI440080B/zh active
- 2008-09-11 US US12/679,731 patent/US8545712B2/en active Active
- 2008-09-11 AT AT08833192T patent/ATE555876T1/de active
- 2008-09-11 WO PCT/JP2008/066412 patent/WO2009041277A1/ja active Application Filing
- 2008-09-11 EP EP08833192A patent/EP2194568B1/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03228568A (ja) * | 1990-01-29 | 1991-10-09 | Shin Etsu Chem Co Ltd | 極薄ウェーハの製造方法 |
JPH10329032A (ja) * | 1997-05-29 | 1998-12-15 | Sumitomo Osaka Cement Co Ltd | Lsi酸化膜研磨用砥石およびlsi酸化膜研磨方法 |
JPH11254305A (ja) * | 1998-03-12 | 1999-09-21 | Shin Etsu Handotai Co Ltd | ウエーハの両面研磨方法と該研磨方法に用いるウエーハキャリア |
JP2001328063A (ja) * | 2000-05-22 | 2001-11-27 | Toshiba Ceramics Co Ltd | 研磨装置及びその装置を用いた研磨方法 |
JP2005288558A (ja) * | 2004-03-31 | 2005-10-20 | Shin Etsu Chem Co Ltd | 被処理物の平面研磨加工方法 |
JP2006038895A (ja) * | 2004-07-22 | 2006-02-09 | Sony Corp | 音声処理装置および音声処理方法、プログラム、並びに記録媒体 |
JP2006068895A (ja) * | 2004-08-02 | 2006-03-16 | Showa Denko Kk | 研磨用キャリア及び磁気記録媒体用シリコン基板の製造方法並びに磁気記録媒体用シリコン基板 |
JP2006205265A (ja) * | 2005-01-25 | 2006-08-10 | Speedfam Co Ltd | 研磨方法および研磨用組成物 |
JP2006303136A (ja) * | 2005-04-20 | 2006-11-02 | Shin Etsu Handotai Co Ltd | 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112010004989T5 (de) | 2009-12-24 | 2013-03-07 | Sumco Corporation | Halbleiterwafer und Verfahren zur Herstellung desselben |
US8772177B2 (en) | 2009-12-24 | 2014-07-08 | Sumco Corporation | Semiconductor wafer and method of producing the same |
US8952496B2 (en) | 2009-12-24 | 2015-02-10 | Sumco Corporation | Semiconductor wafer and method of producing same |
US9337277B2 (en) | 2012-09-11 | 2016-05-10 | Dow Corning Corporation | High voltage power semiconductor device on SiC |
JP2016501809A (ja) * | 2012-10-26 | 2016-01-21 | ダウ コーニング コーポレーションDow Corning Corporation | 平坦なSiC半導体基板 |
US9738991B2 (en) | 2013-02-05 | 2017-08-22 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion |
US9797064B2 (en) | 2013-02-05 | 2017-10-24 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion |
US9279192B2 (en) | 2014-07-29 | 2016-03-08 | Dow Corning Corporation | Method for manufacturing SiC wafer fit for integration with power device manufacturing technology |
US10002760B2 (en) | 2014-07-29 | 2018-06-19 | Dow Silicones Corporation | Method for manufacturing SiC wafer fit for integration with power device manufacturing technology |
JP2018101696A (ja) * | 2016-12-20 | 2018-06-28 | 株式会社Sumco | キャリアプレートの厚み調整方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI440080B (zh) | 2014-06-01 |
JP5301802B2 (ja) | 2013-09-25 |
EP2194568A4 (en) | 2011-01-05 |
ATE555876T1 (de) | 2012-05-15 |
EP2194568A1 (en) | 2010-06-09 |
US20100285665A1 (en) | 2010-11-11 |
US8545712B2 (en) | 2013-10-01 |
TW200915410A (en) | 2009-04-01 |
EP2194568B1 (en) | 2012-05-02 |
WO2009041277A1 (ja) | 2009-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5301802B2 (ja) | 半導体ウェハの製造方法 | |
US9293318B2 (en) | Semiconductor wafer manufacturing method | |
EP1808887B1 (en) | Production method of semiconductor wafer | |
KR100818683B1 (ko) | 경면 면취 웨이퍼, 경면 면취용 연마 클로스 및 경면 면취연마장치 및 방법 | |
JP5600867B2 (ja) | 半導体ウェーハの製造方法 | |
TW201351494A (zh) | 晶圓的雙面研磨方法 | |
CN110010458B (zh) | 控制半导体晶圆片表面形貌的方法和半导体晶片 | |
KR102507777B1 (ko) | 웨이퍼의 제조 방법 및 웨이퍼 | |
JP2009302409A (ja) | 半導体ウェーハの製造方法 | |
JP6027346B2 (ja) | 半導体ウェーハの製造方法 | |
JPH10180624A (ja) | ラッピング装置及び方法 | |
CN110052955B (zh) | 载体的制造方法及晶圆的双面研磨方法 | |
JP2007027488A (ja) | 半導体ウェーハの研磨方法 | |
JP2005205543A (ja) | ウエーハの研削方法及びウエーハ | |
KR100506814B1 (ko) | 웨이퍼 연마 장치 | |
TWI710018B (zh) | 晶圓的雙面研磨方法及雙面研磨裝置 | |
JP5287982B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
KR101151000B1 (ko) | 웨이퍼 연마 장치 및 웨이퍼 제조 방법 | |
JP2009088027A (ja) | 半導体ウェハの両面研磨方法 | |
JP3776611B2 (ja) | ワークの研磨加工方法 | |
JP2865250B1 (ja) | シリコン半導体ウエハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5301802 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |