TWI440080B

TWI440080B - Manufacturing method of semiconductor wafers

Info

Publication number: TWI440080B
Application number: TW097127323A
Authority: TW
Original assignee: Sumco Techxiv Corp
Priority date: 2007-09-25
Filing date: 2008-07-18
Publication date: 2014-06-01
Also published as: TW200915410A; JP5301802B2; EP2194568A4; EP2194568B1; ATE555876T1; US8545712B2; JP2009081186A; WO2009041277A1; US20100285665A1; EP2194568A1

Description

半導體晶圓之製造方法

本發明係關於利用具備有：收納著加工前之半導體晶圓的承載器、以及包夾該承載器的上平板與下平板之雙面研磨機，對上述半導體晶圓的表背面同時施行研磨加工的半導體晶圓之製造方法。

近年隨半導體元件集聚度的大幅提升，構成半導體元件的線寬將變為更細微，當利用步進器進行此種半導體元件之製造時，對半導體晶圓將成為曝光面的表面，將要求高平坦性。

習知該平坦性評估的尺度係有使用全面性GBIR、區域性SBIR，但最近就考慮半導體晶圓面所有部分區域的步進器集束能力之平坦性尺度，便有利用SFQR(Site Front－surface referenced least Squares/range)施行半導體晶圓評估。

而，提升此種SFQR的半導體晶圓之製造方法，有提案在利用雙面研磨機施行的研磨步驟中，規定承載器厚度與加工前的半導體晶圓厚度間之關係，藉由確保既定裕度，便可提升SFQR的技術(例如參照專利文獻1)。

[專利文獻1]日本專利特開2000－235941號公報(段落[0006])

但是，雖只要能確保在1片半導體晶圓的所有區域所要求平坦度便可，可是實際上，當利用雙面研磨機等對半導體晶圓施行研磨時，半導體晶圓的邊緣區域將因在與中央區域有出現研磨壓差，而發生通稱面下垂(ERO：Edge Roll off)的現象。所以，半導體晶圓從邊緣朝中央的既定尺寸部分，因為並無法確保符合要求品質的平坦度品質，因而必需將該部分丟棄，造成浪費。

而，就上述專利文獻1所記載的技術，將有較難在維持平坦度之前提下改善ERO的問題。

本發明之目的係在於提供確保半導體晶圓的高平坦度，且能提升邊緣區域的半導體晶圓利用率的半導體晶圓之製造方法。

本發明係發現就半導體晶圓的評估尺度，除上述GBIR值、SBIR值、SFQR值之外，尚導入為評估ERO用的新尺度，根據該等，便可發現半導體晶圓整體全體均能確保高平坦度，且可減少半導體晶圓外周部的ERO量之最佳研磨條件，根據此項發現遂導出本發明，主旨如下述構成：

(1)一種半導體晶圓之製造方法，係利用具備有：收納著半導體晶圓的承載器、以及包夾該承載器的上平板與下平板之雙面研磨機，對上述半導體的表背面同時施行研磨加工的半導體晶圓之製造方法，其特徵在於：將上述半導體晶圓收納於上述承載器中；就對上述半導體晶圓的面與上述平板的面之間供應研磨漿，並施行研磨的研磨步驟，變更研磨條件而複數階段實施。

(2)如(1)所記載的半導體晶圓之製造方法，其特徵在於：上述複數階段研磨步驟中，最終研磨步驟係將上述半導體晶圓的裕度，雙面均設定在5 μm以下。

(3)如(2)所記載的半導體晶圓之製造方法，其特徵在於：上述最終研磨前的半導體晶圓厚度尺寸，係較上述承載器厚度尺寸大出5 μm以上且10 μm以下範圍內，並收納於上述承載器中；將最終研磨步驟後的半導體晶圓厚度尺寸，研磨至較上述承載器厚度尺寸大出0 μm以上且5 μm以下。

(4)一種半導體晶圓之製造方法係利用具備有：收納著半導體晶圓的承載器、以及包夾該承載器的上平板與下平板之雙面研磨機，對上述半導體的表背面同時施行研磨加工的半導體晶圓之製造方法，其特徵在於包括：將上述半導體晶圓收納於上述承載器中；對上述半導體晶圓的面與上述平板的面之間供應研磨漿，並施行研磨的研磨步驟；

在該研磨步驟中，將研磨前的半導體晶圓厚度尺寸形成較上述承載器厚度尺寸大出5 μm以上且10 μm以下範圍內，並收納於上述承載器中，並依研磨後的厚度尺寸較上述承載器厚度尺寸大出0 μm以上且5 μm以下的方式，施行研磨。

(5)如(4)所記載的半導體晶圓之製造方法，其特徵在於：上述研磨步驟中，依SFQR為0.015 μm~0.030 μm、SBIR為0.04 μm~0.1 μm的方式施行研磨。

(6)如(4)所記載的半導體晶圓之製造方法，其特徵在於：上述研磨步驟中，依SFQR為0.015 μm~0.030 μm、GBIR為0.1 μm~0.3 μm之方式施行研磨。

(7)如(4)所記載的半導體晶圓之製造方法，其特徵在於：上述研磨步驟中，依SBIR為0.04 μm~0.1 μm、ERO(Edge Roll off)為0.2 μm以下之方式施行研磨。

(8)如(4)所記載的半導體晶圓之製造方法，其特徵在於：上述研磨步驟中，依GBIR為0.1 μm~0.3 μm、ERO(Edge Roll off)為0.2 μm以下之方式施行研磨。

(9)如(4)至(8)中任一項所記載的半導體晶圓之製造方法，其特徵在於：上述研磨步驟中的上述半導體晶圓之研磨時間，係由磨粒及裝置所造成的金屬尚未擴散至晶圓內的時間。

(10)如(2)所記載的半導體晶圓之製造方法，其特徵在於：上述最終研磨步驟中，依SFQR為0.015 μm~0.030 μm、SBIR為0.04 μm~0.1 μm之方式施行研磨。

(11)如(2)所記載的半導體晶圓之製造方法，其特徵在於：上述最終研磨步驟中，依SFQR為0.015 μm~0.030 μm、GBIR為0.1 μm~0.3 μm之方式施行研磨。

(12)如(2)所記載的半導體晶圓之製造方法，其特徵在於：上述最終研磨步驟中，依SBIR為0.04 μm~0.1 μm、ERO(Edge Roll off)為0.2 μm以下之方式施行研磨。

(13)如(2)所記載的半導體晶圓之製造方法，其上述最終研磨步驟中，依GBIR為0.1 μm~0.3 μm、ERO(Edge Roll off)為0.2 μm以下之方式施行研磨。

在此，前述研磨步驟及最終研磨步驟中的半導體晶圓裕度係設定為0 μm~5 μm，而為提升半導體晶圓整體的平坦度，最好設定為1 μm以上，尤以裕度2 μm~4 μm為佳。

再者，前述ERO(Edge Roll off)係指半導體晶圓從邊緣起朝1mm內側的TROA(Thickness Roll Off Amount，厚度輥磨量)。

根據本發明，將具有可在確保半導體晶圓高平坦度之情況下，達提升邊緣區域的半導體晶圓利用率之效果。

以下，針對本發明實施形態根據圖式進行說明。

第1圖所示係本發明實施形態的雙面研磨機1，該雙面研磨機1係具備有：上平板10、下平板20、內齒輪30、外齒輪40、及複數承載器50，在承載器50內收納著複數半導體晶圓S。

上平板10係由：平板本體11、使該平板本體11對下平板20進行靠近/離開的昇降機構12構成。

平板本體11係形成略圓板狀，在第1圖中並未圖示，在下面將設有當對半導體晶圓S施行研磨之際，便抵接於半導體晶圓S之面的上研磨墊，在上面將複數穿設著為能在施行研磨時，可進行研磨漿供應、或供利用純水沖洗用的孔，俾形成可將研磨漿或純水供應給上平板10與下平板20之間。

昇降機構12係在平板本體11的略中央處設有軸部121，雖未圖示，利用在上端所配置門型框中設置的馬達，使平板本體11進行上下昇降。

下平板20係在旋轉自如地設置於雙面研磨機1之基座上的圓板狀物，在該下平板20相對向於上平板10的面上設有下研磨墊21，當施行研磨之際，該下研磨墊21便將抵接於半導體晶圓S的面。

內齒輪30係在下平板20的圓板略中心處，設置呈可獨立於下平板20進行旋轉狀態，在外周側面將形成與承載器50相嚙合的齒31。

外齒輪40係由包圍下平板20的環狀體構成，在環的內側面上形成與於承載器50相嚙合的齒41。

上平板10、下平板20、內齒輪30、及外齒輪40的旋轉中心，分別將結合著驅動馬達的旋轉軸，俾利用各驅動馬達分別獨立的進行旋轉。

承載器50係由圓板狀物構成，在外周側面上形成有嚙合於上述內齒輪30與外齒輪40的齒51，在圓板狀物內部將形成複數孔52，在該孔52內部收容著半導體晶圓S。

當利用利用此種雙面研磨機1，對半導體晶圓S施行研磨之際，首先，將承載器50安裝於下平板20上，將半導體晶圓S收納於孔52內之後，便利用昇降機構12使上平板10下降，在對上平板10朝下方向依既定壓力施行加壓的狀態下，從上平板10的平板本體11中所形成孔中進行研磨漿的供應後，藉由驅動各個驅動馬達，便施行雙面研磨。此外，半導體晶圓S配置呈下側為表面研磨、上側為背面研磨狀態，在下平板20上所安裝的研磨墊21將成為半導體晶圓S的表面研磨用，而在上平板10上所安裝的研磨墊則將成為半導體晶圓S的背面研磨用。

[實施例]

其次，針對本發明實施例進行說明，惟本發明並不僅侷限於此。

■1.實施例

研磨條件

利用前述實施形態的雙面研磨機1，施行直徑300mm半導體晶圓S的2段式研磨。具體而言，首先，利用第1階段研磨，相對於承載器50的厚度形成小於5 μm之尺寸較大半導體晶圓S，在第2階段研磨中，則就半導體晶圓S的雙面將裕度設定為5 μm以下實施。各階段的研磨條件係如下：

(1)第1階段研磨的研磨條件

第1階段研磨中，表背面側均使用相同的研磨墊。研磨墊係採用胺甲酸酯墊。

第1階段研磨的研磨條件係依照一邊供應研磨漿(Slurry)，一邊改變加工壓(Press)、研磨時間(Time)、上平板旋轉數(Upper)、下平板旋轉數(Lower)、內齒輪30之旋轉數(Inner)、外齒輪40之旋轉數(Outer)的STEP1~STEP4等4階段施行半導體晶圓S的研磨，最後再利用純水(DIW)施行沖洗洗淨(STEP5)。

(2)第2階段的研磨條件

第2階段研磨的研磨條件，係如同第1階段，將依STEP1~STEP4等4階段施行研磨，最後再利用純水施行沖洗洗淨(L5)。

再者，第1階段研磨係依照表1中的加工壓1200daN以上之條件實施，第2階段研磨係依照加工壓1200daN以下實施。

再者，相關研磨速度，當將承載器50中心位置的承載器50及上平板10的相對速度設為研磨速度1(mm/sec)，將承載器50中心位置的承載器50及下平板20的相對速度設為研磨速度2(mm/sec)時，則依研磨速度1/研磨速度2收束於0.8~1.2範圍內的方式實施。

■2.比較例

習知的加工方法係準備厚度尺寸較承載器50厚度大10 μm以上的半導體晶圓S，並設定於裕度20 μm以上而施行研磨。

再者，實施例及比較例中，均在所有承載器50中裝填入半導體晶圓S的狀態下施行加工，在各承載器50中裝填入半導體晶圓S，再將安裝5片承載器50並施行加工。所以，若將依雙面研磨機1所設定的加工壓(Press)，換算為半導體晶圓S每1片的面壓，便具有如下表1所示關係。

■3.評估結果及考察

(i)邊緣區域的面下垂(ERO)評估

在上述實施例及比較例中，使加工前的半導體晶圓S厚度尺寸與承載器50厚度尺寸的差Gap、以及利用研磨所產生的半導體晶圓S之雙面裕度，進行階段性變化，經求取該等的關係，便獲得如第2圖所示結果。第2圖中，橫軸係指直徑300mm的半導體晶圓S中，以晶圓中心為原點的半徑位置(mm)，縱軸係指距基準面的垂直方向位置(nm)。

由第2圖中得知，在Gap小於5 μm，且將依研磨所產生裕度設定在0~5 μm以上的區域A中，將如實施例的圖形G1、G2所示，圖形G1係在橫軸149mm位置(即TROA 1mm的位置)處之ERO將在300nm以下，而圖形G2係在TROA 1mm的位置處之ERO將在100nm以下，確認屬極良好的ERO值。

另一方面，將Gap設為5 μm以上，且將裕度設為小於0~5 μm的區域B中，將如比較例的圖形G3所示，TROA 1mm處的ERO將為－800nm，確認邊緣區域將發生較大的面下垂現象。

即，如實施例所示施行2階段研磨，且在最終階段研磨的第2階段研磨中，將相對承載器50的厚度，大出5 μm以下之厚度尺寸的較大半導體晶圓S，收納於承載器50中，藉由將裕度設定為雙面均在5 μm以下，便可減少邊緣區域的面下垂情形，藉此便可提升半導體晶圓S的邊緣區域利用率。

(2)利用GBIR值、SBIR值、SFQR值施行的評估

其次，針對依照實施例及比較例所獲得半導體晶圓S的表面平坦度，測定GBIR值、SBIR值、及SFQR值。結果如表2所示。

經調查厚度尺寸差Gap與裕度間之關係，將獲得如第3圖所示關係。即，若將Gap設定在0以下，並將裕度設定為超過5 μm的量，便可如形狀SH1，將有半導體晶圓S的中央部位處會施行較多的研磨，而周圍部分則未研削的傾向，GBIR、SBIR、SFQR均將出現數值惡化情況。

另一方面，若將Gap設為5 μm以上，並減少裕度，便將如形狀SH2，半導體晶圓S的邊緣部分將被研磨更多，而中央部卻未被如何地研磨，GBIR、SBIR的數值將惡化。所以，將Gap設為超過0且小於5 μm，並將裕度設定在5 μm以下，確認將如形狀SH3，可施行平坦的加工，且GBIR、SBIR、SFQR均將滿足。

(3)結論

由以上得知，ERO、GBIR、SBIR、SFQR均能滿足的條件，從第2圖及第3圖的結果中得知，可謂Gap超過0 μm且小於5 μm的範圍，且裕度係雙面均在5 μm以下的範圍。

所以，確認藉由依此種研磨條件施行研磨，在可製得均能滿足ERO、GBIR、SBIR、SFQR的半導體晶圓S。

1‧‧‧雙面研磨機

10‧‧‧上平板

11‧‧‧平板本體

12‧‧‧昇降機構

20‧‧‧下平板

21‧‧‧下研磨墊

30‧‧‧內齒輪

31‧‧‧齒

40‧‧‧外齒輪

41‧‧‧齒

50‧‧‧承載器

51‧‧‧齒

52‧‧‧孔

121‧‧‧軸部

S‧‧‧半導體晶圓

第1圖係本發明實施形態的雙面研磨機之概要立體示意圖。

第2圖係實施例及比較例中，賦予最佳ERO的Gap、及裕度間之關係圖。

第3圖係實施例及比較例中，賦予最佳平坦度值的Gap、及裕度間之關係圖。