CN1545723A - 半导体晶片 - Google Patents

半导体晶片 Download PDF

Info

Publication number
CN1545723A
CN1545723A CNA038008424A CN03800842A CN1545723A CN 1545723 A CN1545723 A CN 1545723A CN A038008424 A CNA038008424 A CN A038008424A CN 03800842 A CN03800842 A CN 03800842A CN 1545723 A CN1545723 A CN 1545723A
Authority
CN
China
Prior art keywords
wafer
semiconductor wafer
shape
back side
peripheral part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA038008424A
Other languages
English (en)
Inventor
宫下昭
悦
讃岐幸悦
和
佐藤正和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN1545723A publication Critical patent/CN1545723A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明是一种半导体晶片，其特征为：该半导体晶片的外周部形状是在晶片表面弯曲成凸起(翘起)，并且在晶片背面弯曲成悬垂(下垂)。由此，提供在器件制造工程中，即使光刻工程的曝光装置的晶片夹具形状具有偏差，也能够以高良品率在晶片上形成器件图形，并且于进行CMP时能以均匀的研磨量来研磨晶片的半导体晶片。

Description

半导体晶片
技术领域
本发明涉及以硅晶片为代表的半导体晶片，尤其涉及半导体晶片的形状。
背景技术
以往，例如作为半导体基板材料所使用的硅晶片的制造是在晶片厂进行的，一般而言，通过切克劳斯基(Czochralski：CZ)法或漂浮区域溶融(Floating Zone：FZ)法等生成圆筒状的半导体单晶锭料，将所生成的半导体单晶锭料切断成薄板状(切片)而制制作晶片后，对所取得的晶片进行下列的工程来制造半导体晶片：为了防止晶片破裂、缺口而将晶片外周部予以倒角的倒角工程；为了使晶片的厚度及平整度一致而进行的擦光工程；为了除去晶片的加工变形而蚀刻晶片的蚀刻工程；为了使被蚀刻处理后的晶片表面粗度及平整度更佳而将晶片表面予以镜面化的研磨工程(抛光)工程；洗净晶片而除去附着于晶片上的研磨剂或异物的洗净工程等。该半导体晶片的制造工程虽然表示主要的工程，但是也可增加其它如热处理工程等的工程，或替换工程顺序。
如此所制造出的半导体晶片，一般是在器件厂侧于晶片上形成器件，而制造出半导体器件。
在半导体器件的制造工程中，例如在半导体晶片上将氧化膜、金属膜或是多晶硅等的薄膜形成层状而形成抗蚀图形的工程一般是进行20次～30次，当以DRAM(dynamic random access memory)为例时，于现在量产所进行的64M位的DRAM，绘出线宽为0.25μm～0.20μm的抗蚀图形。然后，当在半导体晶片上进行多层地布线如此的薄膜时，则在层的表面上产生凹凸，随着层数的增加，段差(台阶)变大。为了平整该层间绝缘膜的表面，提出了对布线等进行研磨的CMP(Chemical Mechanical Polishing：化学机械研磨)技术。该CMP技术使用多层弹性研磨垫进行研磨，故可取得均匀的研磨量)。
但是，近年来，通过半导体器件技术的飞跃进步，半导体器件的高集成化被注视，随之要求电路图形更微细化，对电路图形的尺寸精度及准精度也要求更加提升。对于如此的要求，对于作为半导体器件用基板的半导体晶片的品质要求则更加严格。因此，于上述那样的以往半导体晶片的制造中的研磨方法，要满足最前端的半导体器件制造所需的平整度的规格则有困难。例如，即使在半导体晶片上仅产生些许起伏时，则在光刻工程等中对器件图形产生偏差，有引起良品率下降的问题。并且，为了有效利用半导体晶片而提升生产性，则要求至晶片主要表面的最外周附近(倒角部附近)为止都平整的晶片。
为了制造如此高平整度的半导体晶片，则晶片厂必须想各种办法。例如，为了通过研磨或平面研削等成为高度平整化后，一面保持所取得的平整度一面完成具有规定粗度的镜面研磨晶片，在研磨(抛光)工程进行取得均匀研磨量的上述CMP技术，进行使之成为平滑且无变形的镜面加工。该CMP技术的原理是，通过化学作用和机械作用进行研磨，例如一面提供将胶质硅石(二氧化硅)分散于碱性溶液中，一面通过在规定的荷重下使晶片和研磨布滑动而进行研磨。于如此通过CPM的晶片镜面研磨中，通过碱性溶液在晶片表面形成软质的硅石水膜，通过除去该水膜而进行研磨。
并且，为了制造高平坦度的半导体晶片，于近年来则有研磨晶片表、背两面的趋向。再者，因使可以至半导体晶片最外周附近(倒角部附近)为止予以平整化，故为了防止外周部过度研磨，防止外周下垂，则通过具有使用将研磨布押入至晶片外周附近的制动器(retaining)的研磨头的CMP装置来进行研磨。
于进行上述那样的研磨而制造半导体晶片时，器件制造工程中的设计规则若为0.18μm为止，则通过将半导体器件制造成在以往所使用的GBIR(Global Bank Ideal Range)、SBIR(Site BackIdeal Range)、SFQR(Site Front least-sQuares Range)等的指标中可满足半导体晶片的平整度的规格，而可以取得具有充分品质的半导体晶片。
但是，由于近年来半导体器件的更高集成化，随着设计规则变为0.15μm或0.13μm，该规格变得更严格，即使是满足上述那样的半导体晶片的平整度规格的半导体晶片，实际上若在晶片上形成器件时，也无法正确形成抗蚀图形，产生良品率下降的问题。
尤其，GBIR、SBIR及SFQR的指标虽然可以精度佳地评估晶片中心部的平整度，但是却无法正确评估晶片主表面和倒角部的边界附近的晶片形状。因此，半导体晶片的平整度即使上述指标在规格内，也有良品率下降的问题。例如，在器件制造工程中，多使用曝光装置或CMP等的处理装置，在使用如此的装置进行处理的工程中，良品率差的情形变多。
其原因之一，认为是例如在光刻工程中曝光装置所使用的晶片保持用的夹具和晶片形状的相性的问题。关于这种晶片夹具和晶片形状的相性，晶片夹具的形状和晶片的外周部形状的匹配是重要的。例如，晶片夹具的形状和晶片的外周部形状的匹配差时，则在转印抗蚀图形时，在晶片表面产生散焦，其结果导致良品率下降。因此，以可制造出与晶片保持用的夹具相性佳的半导体晶片为最佳。
但是，晶片夹具的形状和晶片外周部形状的匹配是器件厂侧的问题，在晶片厂侧无法正确确认。因此，即使器件厂侧有某程度的夹具形状的偏差，作为晶片厂也要求供给不影响良品率的形状的晶片。
再者，在器件制造工程中的通过CMP等的研磨，是在晶片面内研磨量均匀性最为重要。但是，在以往的半导体晶片的制造中，如上述那样，因无法正确评估晶片外周部的形状，故无法高精度控制晶片外周部的形状。因此，在器件工程中进行使用上述制动器的CMP时，例如半导体晶片的外周部形状下垂时，产生不研削，减少研磨量，再者，当在外周部使用平坦晶片进行CMP时，因研磨加工本身容易将晶片加工成翘起形状，故在研磨量产生偏差。其结果引起膜厚的不均匀或变色，导致良品率下降。
并且，以往的半导体晶片是在晶片制造的研磨工程时，以具有使用上述制动器的研磨头的CMP研磨装置等研磨晶片的两面时，在晶片表背两面的外周部皆成为翘起形状。再者，在研磨工程时，在不使用制动器时，通过蚀刻的影响等晶片的表背两面的外周部皆成为下垂的形状为多。即，以往的半导体晶片是翘起情形或下垂情形虽然些许不同，但是成为晶片表背两面具有相同形状的半导体晶片。
因此，在半导体器件的制造时，半导体晶片具有适宜于光刻工程中的曝光装置的形状时，当对该半导体晶片进行CMP时则有研磨量的均匀性恶化的问题。再者相反的若为具有适宜于CMP的形状的半导体晶片，则有与曝光装置的相性变差，引起良品率下降的问题。即，在以往半导体晶片中，无法使成为具有适宜于这两个工程的形状的半导体晶片。
发明内容
在此，本发明是鉴于上述问题点而所创造出的，其目的是提供一种半导体晶片，在器件制造工程中，光刻工程的曝光装置的晶片夹具的形状有偏差，也可以在晶片上高良品率地形成器件图形，并且在进行CMP时能够以均匀的研磨量来研磨晶片的。
为了达成上述目的，若依据本发明，则可提供一种半导体晶片，其特征为：该半导体晶片的外周部形状是在晶片表面弯曲成凸起(翘起)，并且在晶片背面弯曲成悬垂(下垂)。
如此一来，若为半导体晶片的外周部形状在晶片表面弯曲成凸起(翘起)，并且在晶片背面弯曲成悬垂(下垂)的半导体晶片时，则可以成为适宜于光刻工程中一般所使用的各种曝光装置的半导体晶片，并且，可以成为能够以均匀的研磨量进行CMP的半导体晶片。并且，在此，晶片表面是指形成装置等侧的半导体晶片的一主表面，另外，晶片背面是指晶片的另一主表面。
此时，上述半导体晶片的外周部的弯曲，是于测定半导体晶片的表面及背面的形状数据，根据所测定的晶片表面及背面的形状数据分别制作沿着半径方向的形状轮廓，对所制作的形状轮廓进行微分处理而算出微分轮廓时，表示晶片表面的微分轮廓在外周部凸起般的弯曲(翘起)，并表示晶片背面的微分轮廓在外周部悬垂般的弯曲(下垂)为最佳。
如此一来，半导体晶片的外周部的弯曲，是于测定半导体晶片的表面及背面的形状数据，根据所测定的晶片表面及背面的形状数据分别制作沿着半径方向的形状轮廓，对所制作的形状轮廓进行微分处理而算出微分轮廓时，表示晶片表面的微分轮廓在外周部凸起般的弯曲(翘起)，也就是说，微分轮廓的微分值(倾斜度的大小μm/mm)以“正”表示翘起时，则在负侧予以推移，并表示晶片背面的微分轮廓在外周部悬垂般的弯曲(下垂)，也就是说，微分轮廓的微分值(倾斜度的大小μm/mm)若以“负”表示下垂时则在正侧予以推移者时，则可以使在根据以往那样的晶片厚度的半导体晶片的指标中无法正确确认的晶片表面和背面形状各为不同的半导体晶片，成为定量地且正确性被规定的晶片。因此，可以成为确实上适宜于光刻工程的曝光装置，并且能够以均匀的研磨量进行CMP的半导体晶片。
此时，上述半导体晶片的表面及背面是在从半导体晶片的最外周起1mm～2mm以内的区域除外的外周部上弯曲为最佳。
半导体晶片实际上形成器件的区域上的外周部形状是重要的。供给至器件制造工程的晶片的平整度的保证区域(规格)以往为从晶片最外周端部起3mm除外的区域为多(将除掉该部分的晶片中心侧的区域称为晶片有效区域)。因此，本发明的晶片形状至少在该晶片有效区域内的外周部，晶片表面弯曲成(翘起)凸起，并且在晶片背面弯曲成悬垂(下垂)为最佳。尤其，即使保证区域设为从晶片最外周端部起3mm除外的区域，也以在从半导体晶片的最外周(端部)起2mm除外的外周部区域，或从最外周(端部)起1mm除外的范围为止弯曲为最佳。若在如此的区域形成弯曲时，则可以使保证区域内的散焦不良或依据CMP所产生的变色不良等的发生显著下降，并且，晶片的平整度的保证区域(规格)，在从晶片最外周端部起2mm或1mm除外的区域也可以对应。再者，从一般在半导体晶片的最外周上形成倒角，则如上述那样，半导体晶片的表面及背面，在从半导体晶片的最外周起1mm以内的区域除外的外周部的区域弯曲为最佳。由此，可以成为适宜于光刻工程中的曝光装置进行CMP的半导体晶片。
并且，上述半导体晶片的外周部的表面翘起开始位置(表面的回折点)及背面的下垂开始位置(背面的回折点)，是在从晶片的最外周起10mm以内的区域为最佳。
为了使与光刻工程中的曝光装置的相性或通过CMP的研磨的研磨量均匀性成为最佳，从晶片的外周部尤其晶片的外周部起10mm以内区域的晶片形状极为重要。因此，如本发明那样，半导体晶片的外周部的表面翘起开始位置(表面的回折点)及背面的下垂开始位置(背面的回折点)若在从晶片的最外周起10mm以内的区域时，则成为适宜于光刻工程的曝光装置及通过CMP的研磨的半导体晶片。
此时，上述半导体晶片的表面的翘起开始位置(表面的回折点)及背面的下垂开始位置(背面的回折点)，是在晶片半径方向位于从晶片中心起为相同距离上为最佳。
如此一来，若半导体晶片的表面的回折点和背面的回折点是在晶片半径方向位于从晶片中心起为相同距离上的半导体晶片时，即使晶片表面和背面的形状各为不同，也可以成为在制作晶片面内的器件的区域中，晶片厚度几乎成为均匀的半导体晶片。因此，例如在光刻工程中，通过使用真空夹具真空吸附晶片，可以使半导体晶片的表面成为平整的状态，故可以在晶片表面正确形成图形。
再者，上述半导体晶片的表面及背面被镜面研磨为最佳。
如此一来，若为半导体晶片的表面及背面是被镜面研磨者时，则成为更高平整度的半导体晶片。因此，可以在半导体晶片上高精度地制作装置，可以使装置制造的良品率提高。
如以上说明般，若依据本发明，则适宜于光刻工程中一般所使用的曝光装置，并且可以提供具有能够以均匀研磨量进行CMP的形状的半导体晶片。若为如此的本发明的半导体晶片时，则可以在器件制造工程中在晶片表面上正确形成器件图形，再者，即使进行CMP，也因不引起膜厚部均匀化或变色，而可以提升半导体器件制造的良品率。
附图说明
图1是模式性表示本发明的半导体晶片的形状的概略说明图。
图2是表示沿着半导体晶片的半径方向从晶片中心起120～148mm的范围的形状轮廓(profile)曲线图。
图3是表示微分处理图2的形状轮廓而算出的微分轮廓曲线图。
图4是模式性表示将本发明的半导体晶片设置于曝光装置的晶片夹具时的状态的说明图。
图5是模式性表示对本发明的半导体晶片进行CMP时的晶片状态的说明图。
图6是表示测定半导体晶片的形状数据的形状测定单元的一例的概略说明图。
图7是对依据图6的形状测定单元的移位计的晶片表背面的形状数据测定进行说明的说明图。
具体实施方式
以下，虽然针对本发明说明实施方式，但是本发明并不限定于此。
图1是表示本发明的半导体晶片的形状的概略说明图。并且，该图1为了易于了解本发明的特征而夸张记载，其尺寸或形状的比例关系与实际有所不同，本发明并不限定于此者。
如图1所示，本发明的半导体晶片1的特征是，半导体晶片的外周部形状在晶片表面弯曲成凸起(翘起)，并且在晶片背面弯曲成悬垂(下垂)。
即，本发明的半导体晶片是晶片表面和背面具有各不同的形状，在晶片外周部，具有晶片表面侧被弯曲成外周部比晶片表面中心部的晶片面的位置还凸起(称此为翘起)，再者，晶片背面侧被弯曲成外周部比晶片背面中心部的晶片面的位置还凹陷(称此为下垂)的形状。
并且，若如图1所示，晶片主表面为平整无起伏等的理想晶片形状，则虽然其外周部的形状确认为容易，但是实际上因起伏等的影响外周形状则无法正确评估。在此，本发明的半导体晶片是外周部的弯曲，是测定半导体晶片的表面及背面的形状数据，根据所测定的晶片表面及背面的形状数据起分别制作沿着半径方向的形状轮廓，将所制作的轮廓各予以微分处理而算出微分轮廓时，晶片表面的微分轮廓表示在外周部弯曲成凸起(翘起)，并且晶片背面的微分轮廓表示在外周部弯曲成悬垂(下垂)。
若如此地通过上述方法、即微分型形状评估方式规定半导体晶片的形状，则可以定量地表示晶片表面及背面具有不同形状的半导体晶片。因此，可以将半导体晶片确实地设成具有在晶片表面为翘起，在晶片背面为下垂的形状。以下，参照附图针对通过微分型形状评估方式规定本发明半导体晶片的形状的方法予以说明。
首先，测定半导体晶片的表面及背面的形状数据。
半导体晶片的形状数据的测定，例如可以使用图6所示的形状测定单元8，通过晶片支持器具9保持半导体晶片1的外周部或主表面的一部分，并通过被配置成可夹住晶片1的表面和背面的2个移位计10来扫描半导体晶片，从而测定晶片厚度方向的面的移位，求得半导体晶片表面及背面的形状数据。
此时，半导体晶片的形状数据可以通过以细小测定间隔扫描半导体晶片的表面及背面，以极优精度进行半导体晶片的形状评估。例如，可以由将扫描半导体晶片的间隔设定成1mm间隔以下，尤其以0.05mm间隔左右，由此以极优测定精度测定半导体晶片的形状。
再者，作为半导体晶片的形状数据的其它的方法，也可以通过例如在放置被测定对象物的样品台上以非吸附方式载置半导体晶片，通过使用移位计扫描半导体晶片的表面或背面，测定晶片厚度方向的表面的移位，求得形状数据。
并且此时，在求得半导体晶片形状的同时，通过半导体晶片的厚度而求得厚度数据，则可以更正确地规定半导体晶片的形状。
接着，从所测定的半导体晶片的表面及背面的形状数据，对晶片表面及背面分别制作沿着半径方向的形状轮廓。
例如，规定本发明的半导体晶片特征、即外周部的晶片形状时，制作如图2所示的晶片外周部的形状轮廓。该图2的形状轮廓表示从直径300mm的半导体晶片的晶片中心到120～148mm的范围的形状数据者。此时，从晶片最外周起2mm的区域是测定除外区域(测定外区域)。从图中可清楚地知道，只看形状轮廓(移位)，受到起伏等的影响较大，无法正确判断外周形状是翘起还是下垂或者形状变化的开始位置。
一般而言，为了防止半导体晶片的外周部晶片破片而实施倒角，故形成如图1所示的倒角部。该倒角部的宽虽然通过晶片的制造方法而不同，但是通常大约为500μm(0.5mm)。当考虑到测定精度等时，则以从包含倒角部的半导体晶片的最外周起1mm～2mm以内的区域除外的晶片中心侧的区域。即，本发明的半导体晶片的表面及背面，若为在从包含有如此的倒角部的半导体晶片的最外周起除去1mm～2mm以内的测定除外区域的区域上弯曲部分时，则可以成为既适合进行光刻工程的曝光装置、也适合进行CMP的半导体器件。
此时，用正或负表示形状轮廓(形状数据)的符号(正、负)是随意的，在规定晶片形状时，可以使晶片外周部处的晶片面的翘起或下垂方向不发生错误的方式进行规定即可。例如，此次因使用图6所示的形状测定单元8测定半导体晶片的形状数据，故通过移位计10成为图7所示，取得形状数据。因此，晶片背面的形状数据和晶片表面的形状数据的符号被相反地表示成正负。
接着，将所制作的形状轮廓(图2)，以任意位置为基准并以一定间隔进行微分，通过在中间点标绘数据，可以算出如图3所示的微分轮廓。即，在所制作的形状轮廓中，将任意位置Xi(mm)当作基准，用一定间隔(Xi+1-Xi)除以Xi+1(mm)的形状轮廓的移位的大小Yi+1(μm)与Xi(mm)的形状轮廓的移位的大小Yi(μm)之差，获得该比值作为微分值(dyi)，然后，通过在间隔(Xi+1-Xi)的中间点标绘数据可以算出微分轮廓。该微分值相当于倾斜度的大小(μm/mm)。
再者，该图3的微分轮廓由形状轮廓算出微分轮廓时，为了除去长波长成分进行最小自乘法近似，并且为了除去测定噪声，进行1～2mm左右的平均移动操作。如此一来，通过某种程度地除去歪斜(ワ一プ)等的长波长成分及测定噪声，则可以正确测定晶片形状的局部变化。
此时，进行形状轮廓微分的间隔(Xi+1-Xi)虽然可以根据作为评估对象的半导体晶片的形状而任意选择，但是通过沿着晶片半径方向以1mm间隔对形状轮廓进行微分，可以高精度地规定半导体晶片的形状。
本发明的半导体晶片如上取得微分轮廓，其中，晶片表面的微分轮廓表示在外周部凸起这样的弯曲(翘起)，即、在用正来表示翘起时微分轮廓的微分值(倾斜度的大小μm/mm)在正侧推移，并且，晶片的背面微分轮廓表示在外周部悬垂这样的弯曲(下垂)，即、在用负表示下垂时微分轮廓的微分值(倾斜度的大小μm/mm)在负侧推移。
即，本发明的半导体晶片如图3所示的微分轮廓那样，例如在晶片表面，当晶片面的倾斜度为“正”表示晶片厚度增加的倾向时，晶片表面的微分轮廓在外周部的评估区域内具有表示正的形状。另一方面，在晶片背面，例如当晶片面的倾斜度为“负”表示晶片厚度减少的倾向时，晶片背面的微分轮廓在外周部的评估区域内具有表示负的形状者。
如此通过微分型形状评估方式规定半导体晶片的形状，则可以定量地并正确地表示在根据以往那样的晶片厚度的半导体晶片的评估中无法正确确认的像本发明这样的半导体晶片形状，本法明的半导体晶片形状是晶片外周部在晶片表面翘起、在背面下垂的形状。因此，若使用该评估法规定晶片的外周部形状，则可以正确且明确定义晶片形状。
此时，本发明的半导体晶片如图1所示，若晶片表面及背面在从半导体晶片的最外周起除去1mm～2mm以内的测定除外区域的外周部区域弯曲即可，测定除外区域的半导体晶片形状可以任意设定。
因此，例如晶片表面侧的测定除外区域中的晶片形状是可以设定成从翘起的形状渐渐地下垂，持续至倒角部为止的形状。即，本发明中所谓在晶片表面弯曲成凸起，如上述那样，在晶片表面侧弯曲成外周部比晶片表面中心部的晶片面的位置还突出的形状(翘起的形状)，因外周部当然最终连接于倒角部，故所有翘起形状在外周部表面当然不存在。再者，虽然晶片背面侧的测定除外区域中的晶片形状也是任意的，但最佳的是如图1所示，即使在测定除外区域也原样地持续至倒角部，在晶片背面的测定除外区域以无翘起为最佳。
若为具有如此形状的本发明的半导体晶片，则可以成为适宜于光刻工程中一般所使用的各种曝光装置的半导体晶片，并且可以成为以均匀的研磨量进行CMP的半导体晶片。
在此，图4是模式性表示将本发明的半导体晶片设定于曝光装置的晶片夹具(真空夹具)时的状态，再者，图5是模式性表示对本发明的半导体晶片进行CMP时的状态。
如图4所示，对本发明的半导体晶片进行光刻工程时，通过用具有贯通孔3的吸附夹具2来真空吸附半导体晶片1的背面，而使半导体晶片1的背面被吸附夹具2强制性地保持，随之晶片表面的外周部的翘起部分成为平坦状态。这样一来，将抗蚀图形复制到半导体晶片表面上时，不易在晶片外周部产生散焦。其结果，可以提升装置制造时的良品率。并且，若为本发明的形状的晶片，则即使因曝光装置等的晶片夹具形状而在装置间具有误差，也可以使吸附后的晶片面到外周之前平坦，不会使装置良品率降低。
再者，在器件制造工程中对本发明的半导体晶片进行CMP时，则如图5所示，将半导体晶片1的背面通过介于中间的衬垫5保持在具有制动器6的研磨头4上，使晶片表面与研磨布7滑动接触。此时，研磨布7通过制动器6而成为被压住的状态。因此，因依据以该状态进行CMP，半导体晶片1的表面的外周部以仿效翘起形状的形式被研磨，故能够以均匀的研磨量对晶片面内进行研磨。其结果，因不产生研磨量偏差，可以防止膜厚的不均匀或变色，故可以抑制器件制造工程时的良品率下降。
如此一来，本发明的晶片可以成为这样的晶片，即，曝光装置的晶片夹具的相性佳、且进行CMP时也可以均匀地研磨。
此时，确实地使光刻工程中的曝光装置和半导体晶片的相性成为最佳，并且，为了提升CMP中的晶片研磨量的均匀性，正确地控制晶片的外周部、尤其从晶片的最外周起10mm以内的区域的晶片的外周部形状是极为重要的。因此，半导体晶片的外周部中，优选属于在晶片表面开始弯曲的位置即翘起开始位置(表面回折点)、及属于在晶片背面开始弯曲的位置即背面下垂开始位置(背面的回折点)，在从晶片的最外周起10nm以内的区域。
此时，半导体晶片的表面翘起开始位置(表面回折点)和背面下垂开始位置(背面回折点)若在晶片半径方向位于从晶片中心起相同距离时，则即使如本发明那样，晶片表面和背面的形状为不同的半导体晶片，也可以在晶片面内使晶片的厚度成为均匀。因此，如图4所示，当在光刻工程中，使用吸附夹具2真空吸附半导体晶片1时，因可以使半导体晶片的表面至测定除外区域附近为平整的状态，故可以将抗蚀图形正确形成至晶片表面的测定除外区域附近。
并且，本发明的半导体晶片是晶片的表面及背面被镜面研磨的为较佳。如此一来，本发明的半导体晶片若为两面皆被镜面研磨者，则可以使半导体晶片高度平整。因此，即使器件制造工程的设计规则严格，也可以正确在晶片表面形成器件，可以使器件工程的良品率更加提升。
并且，在本发明的半导体晶片中，晶片外周部的表面的翘起或背面的下垂的倾斜度大小并不特别限定，例如背面的下垂的倾斜度大小是可以通过曝光装置的真空吸附的强度或晶片夹具的形状等而适当决定。再者，有关针对表面翘起的倾斜度大小，也可以通过CMP的制动器的设定条件或研磨条件而适当决定。如此一来，通过将晶片外周部的表面翘起或背面下垂的倾斜度的大小配合装置制造条件而适当决定，则可以使器件制造工程的良品率更为提升。
并且，制造本发明的半导体晶片的方法并不特别限制。即，若可以制造半导体晶片成半导体晶片的外周部具有在晶片表面翘起、在晶片背面下垂的形状，则可使用任何方法。例如，作为制造本发明的半导体晶片的方法的一例，则有通过实施等离子蚀刻来加工半导体晶片的方法。
若具体说明，则首先通过CZ法拉制硅单晶，将所取得的单晶予以切片，并依序进行倒角、蚀刻、镜面研磨的各工程而制作半导体晶片。之后，通过上述微分型形状评估方式将所取得的半导体晶片的表面及背面形状各予以评估，由该评估结果，分别算出晶片表面及背面的等离子蚀刻的蚀刻区域及蚀刻量。之后，根据该算出的晶片蚀刻区域及蚀刻量，将等离子化的原料气体照射至半导体晶片上，对表背面分别进行等离子蚀刻。通过使用如此的方法，可以正确制造具有晶片表面为翘起、背面为下垂的形状的本发明的半导体晶片。
再者，作为其它的方法，则有例如于制造半导体晶片时，通过增加蚀刻工程或抛光工程、还有平面研削工程等的新工程，也可以进行晶片加工而成为本发明的晶片形状。
以下，示出实施例进一步具体说明本发明，但是本发明并不限定于此。
(实施例)
通过CZ法拉制直径300mm的硅单晶，将所取得的单晶予以切片，并依序进行倒角、蚀刻、镜面研磨的各工程而制作半导体晶片。此时，在镜面研磨工程中依据使用制动器的CMP来研磨晶片的表背两面。镜面研磨工程后的硅晶片是晶片表面及背面的外周部都成为翘起状态，几乎为相同的形状。
接着，通过微分型形状评估方式评估所取得的硅晶片的表面及背面的形状。接着，为了使硅晶片可成为在晶片外周部中具有晶片表面为翘起、晶片背面为下垂的形状，由该评估结果分别算出对晶片表面及背面进行等离子蚀刻时的蚀刻区域及蚀刻量(晶片表面侧因如上述那样，全部周边都翘起，故也可以不进行等离子蚀刻，但是为了高精度地控制表背面形状，故两面都进行等离子蚀刻)。
之后，根据该所算出的晶片表背面的各自的蚀刻区域及蚀刻量，对半导体晶片照射等离子化的原料气体，进行等离子蚀刻，制作出硅晶片。
如此制作硅晶片后，使用非接触激光移位计(2个头的方式)的测定器纳诺美达罗(ナノメトロ)(注册商标)300TT(黑田精工社制)，测定所取得的硅晶片的表面及背面的形状数据。接着，由该些所侧定的晶片表面及背面的形状数据，分别制作沿着半径方向从晶片中心起120～148mm的形状轮廓。如图2所示，表示所制作的晶片表面及背面的形状轮廓。
接着，对该图2的晶片表面及背面形状轮廓进行平均2mm移动而除去测定噪声后，以1mm间隔进行微分处理而算出微分轮廓，并依据通过最小自乘法除去长波长成分，而算出如图3所示的晶片表面及背面的微分轮廓。
通过该图3的晶片表面及背面的微分轮廓，在从晶片中心起140mm的外侧的区域(从晶片最外周起10mm的区域)中，晶片表面的微分轮廓存在于正侧(翘起方向)，再者晶片背面的微分轮廓也存在于正侧(下垂方向：背面的形状数据的符号相反，故实际上存在于负侧的区域)。从此可知进行等离子蚀刻所制作出的硅晶片所具有的形状是在晶片外周部，晶片表面为翘起、晶片背面为下垂的形状。
再者，从所算出的微分轮廓(图3)求得硅晶片的翘器及下垂的开始位置(表面和背面的回折点)及倾斜度的大小。其结果，晶片表面的翘起开始位置(表面的回折点)是在从晶片中心起141.1mm的位置上，再者，背面的下垂开始位置(背面的回折点)是在从晶片中心起140.8mm的位置上，晶片表面及背面的回折点是位于从晶片中心起几乎相同的距离上。再者，硅晶片的表面侧的翘起的倾斜度大小是从晶片中心起147mm的位置上为0.01μm/mm，再者，晶片的背面侧的下垂倾斜度大小是从晶片中心起147mm的位置上为0.03μm/mm。
之后，制作50片具有如上述那样的形状的硅晶片。
接着，通过对所制作出的所有硅晶片依序反复进行光刻工程、通过CMP的研磨工程，而在硅晶片表面上以0.15μm的设计规则形成器件。其结果，显著减少在光刻工程中因散焦而导致良品率下降。再者，在通过CMP的研磨工程中，也减少因膜厚不均而产生的变色不良。再者，是使用多个曝光装置或CMP也能减少良品率下降、即使有某程度的器件偏差也不影响良品率的形状的晶片，能够以高良品率制造高集成的器件。
并且，本发明并不限定于上述实施方式。上述实施方式是例子，如果是具有与本发明的权利要求范围中所记载的技术思想实质上相同的构成，并可达到相同的作用效果，也都包含在本发明的技术范围内。

Claims (6)

1.一种半导体晶片，其特征为：该半导体晶片的外周部形状是在晶片表面弯曲成凸起(翘起)，并且在晶片背面弯曲成悬垂(下垂)。
2.如权利要求1所记载的半导体晶片，其特征为，上述半导体晶片的外周部的弯曲，是于测定半导体晶片的表面及背面的形状数据，根据所测定的晶片表面及背面的形状数据分别制作沿着半径方向的形状轮廓，对所制作的形状轮廓进行微分处理而算出微分轮廓时，表示晶片表面的微分轮廓在外周部凸起般的弯曲(翘起)，并表示晶片背面的微分轮廓在外周部悬垂般的弯曲(下垂)。
3.如权利要求1或2所记载的半导体晶片，其特征为，上述半导体晶片的表面及背面是在将从半导体晶片的最外周起1mm～2mm以内的区域除外的外周部的区域上弯曲。
4.如权利要求1至3任一项所记载的半导体晶片，其特征为，上述半导体晶片的外周部的表面翘起开始位置(表面的回折点)及背面的下垂开始位置(背面的回折点)，在从晶片的最外周起10mm以内的区域。
5.如权利要求1至4任一项所记载的半导体晶片，其特征为，上述半导体晶片的表面的翘起开始位置(表面的回折点)及背面的下垂开始位置(背面的回折点)，位于晶片半径方向上距离晶片中心距离相同的位置。
6.如权利要求1至5任一项所记载的半导体晶片，其特征为，上述半导体晶片的表面及背面被镜面研磨。
CNA038008424A 2002-06-13 2003-06-10 半导体晶片 Pending CN1545723A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP173319/2002 2002-06-13
JP2002173319A JP2004022677A (ja) 2002-06-13 2002-06-13 半導体ウエーハ

Publications (1)

Publication Number Publication Date
CN1545723A true CN1545723A (zh) 2004-11-10

Family

ID=29727911

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA038008424A Pending CN1545723A (zh) 2002-06-13 2003-06-10 半导体晶片

Country Status (7)

Country Link
US (1) US20040195657A1 (zh)
EP (1) EP1513192A1 (zh)
JP (1) JP2004022677A (zh)
KR (1) KR20050002801A (zh)
CN (1) CN1545723A (zh)
TW (1) TW200405450A (zh)
WO (1) WO2003107402A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101670546B (zh) * 2008-09-03 2012-02-15 硅电子股份公司 抛光半导体晶圆的方法
CN111370346A (zh) * 2020-03-19 2020-07-03 长江存储科技有限责任公司 晶圆翘曲度测量装置及方法
CN111540750A (zh) * 2020-04-27 2020-08-14 长江存储科技有限责任公司 3d存储器件的制造方法
CN112020764A (zh) * 2018-04-13 2020-12-01 胜高股份有限公司 半导体晶片的评价方法和半导体晶片的制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
JP2007142181A (ja) 2005-11-18 2007-06-07 Toshiba Corp 基板処理方法及びリンス装置
NL2017860B1 (en) * 2015-12-07 2017-07-27 Ultratech Inc Systems and methods of characterizing process-induced wafer shape for process control using cgs interferometry
KR101870701B1 (ko) * 2016-08-01 2018-06-25 에스케이실트론 주식회사 폴리싱 측정 장치 및 그의 연마 시간 제어 방법, 및 그를 포함한 폴리싱 제어 시스템
JP7332398B2 (ja) 2019-09-04 2023-08-23 キオクシア株式会社 半導体ウェハ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165638A (en) * 1979-06-13 1980-12-24 Nec Kyushu Ltd Semiconductor wafer
JPS6450428U (zh) * 1987-09-24 1989-03-29
US6054372A (en) * 1995-04-03 2000-04-25 Aptek Industries, Inc. Stress-free silicon wafer and a die or chip made therefrom
JP3317330B2 (ja) * 1995-12-27 2002-08-26 信越半導体株式会社 半導体鏡面ウェーハの製造方法
KR100789205B1 (ko) * 2000-03-29 2007-12-31 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101670546B (zh) * 2008-09-03 2012-02-15 硅电子股份公司 抛光半导体晶圆的方法
CN112020764A (zh) * 2018-04-13 2020-12-01 胜高股份有限公司 半导体晶片的评价方法和半导体晶片的制造方法
CN112020764B (zh) * 2018-04-13 2024-02-20 胜高股份有限公司 半导体晶片的评价方法和半导体晶片的制造方法
CN111370346A (zh) * 2020-03-19 2020-07-03 长江存储科技有限责任公司 晶圆翘曲度测量装置及方法
CN111370346B (zh) * 2020-03-19 2023-07-21 长江存储科技有限责任公司 晶圆翘曲度测量装置及方法
CN111540750A (zh) * 2020-04-27 2020-08-14 长江存储科技有限责任公司 3d存储器件的制造方法

Also Published As

Publication number Publication date
US20040195657A1 (en) 2004-10-07
WO2003107402A1 (ja) 2003-12-24
JP2004022677A (ja) 2004-01-22
KR20050002801A (ko) 2005-01-10
TW200405450A (en) 2004-04-01
EP1513192A1 (en) 2005-03-09

Similar Documents

Publication Publication Date Title
CN100339969C (zh) 晶片形状评价法、装置及器件制造法，晶片及晶片挑选法
US7209857B2 (en) Method of evaluating shape of semiconductor wafer and apparatus for evaluating shape of semiconductor wafer
CN101804589B (zh) 加工半导体用人造石英玻璃基板的方法
EP1808887B1 (en) Production method of semiconductor wafer
CN101981664B (zh) 蚀刻硅晶片边缘的方法
CN103456321B (zh) 磁记录介质用玻璃基板
CN1367934A (zh) 用于降低半导体晶片中的波纹性的方法
US20040215418A1 (en) Wafer shape evaluating method, wafer, and wafer selecting method
CN1545723A (zh) 半导体晶片
CN1256757C (zh) 半导体衬底、其制造方法以及半导体器件的制造方法
JP2018035058A (ja) 角型ガラス基板及びその製造方法
JP6717353B2 (ja) レーザマーク付きシリコンウェーハの製造方法
CN1305112C (zh) 半导体装置的制造方法
JP3982336B2 (ja) 半導体ウエーハの加工方法及びプラズマエッチング装置
JP4400331B2 (ja) ウエーハの形状評価方法及び管理方法
CN102636953A (zh) 形成模板的衬底以及检测方法
JP2009027095A (ja) 半導体ウェハの評価方法、半導体ウェハの研削方法、及び半導体ウェハの加工方法
CN109148260A (zh) 激光标记的刻印方法、带激光标记的硅晶片及其制造方法
JP5282440B2 (ja) 評価用ウェーハ及び両面研磨の研磨代の評価方法
TWI676526B (zh) 研磨墊、研磨墊的製造方法及研磨方法
JP2010071646A (ja) プローブの加工方法
KR20090005447A (ko) 연마패드 및 그의 제조방법
KR20030042858A (ko) 실리콘 웨이퍼 연마 장치 및 제조 방법
JP2003007576A (ja) 半導体集積回路の製造方法
JPH11251273A (ja) 半導体集積回路装置の製造方法、半導体ウエハの製造方法および半導体ウエハ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication