JP2003007576A - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法

Info

Publication number
JP2003007576A
JP2003007576A JP2001186933A JP2001186933A JP2003007576A JP 2003007576 A JP2003007576 A JP 2003007576A JP 2001186933 A JP2001186933 A JP 2001186933A JP 2001186933 A JP2001186933 A JP 2001186933A JP 2003007576 A JP2003007576 A JP 2003007576A
Authority
JP
Japan
Prior art keywords
integrated circuit
wafer
chip
cut
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001186933A
Other languages
English (en)
Inventor
Satoshi Matsui
敏 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kochi University of Technology
Original Assignee
Kochi University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kochi University of Technology filed Critical Kochi University of Technology
Priority to JP2001186933A priority Critical patent/JP2003007576A/ja
Publication of JP2003007576A publication Critical patent/JP2003007576A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 高精度で高価な材料の損失が少なく、ウエハ
の直径に無関係に集積回路の製造を行うことによって製
造設備とかクリーンルーム容量等の小型化と省エネルギ
ーをはかった半導体集積回路の製造方法を得ることを目
的とする。 【解決手段】 溶融した多結晶から成長させた単結晶イ
ンゴット1を研削によって外周・OF加工処理してから
スライシング工程により切断してスライスウエハ6に加
工した後、次段のダイシング工程により前記外周・OF
加工を用いてスライスウエハ6を所定の方向に位置合わ
せした上で該スライスウエハ6を縦、横に切断して集積
回路の大きさに相当する一個一個の薄板状チップ8,8
に切り離し、この薄板状チップ8,8を集積回路の形成
工程と半導体素子の組立工程に供することを基本手段と
している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は高精度で材料の損失
が少なく、製造設備の小型化と省エネルギーをはかるこ
とができる新規な半導体集積回路の製造方法に関するも
のである。
【0002】
【従来の技術】従来から半導体集積回路は図9の製造工
程概略図により製造されている。ステップ11は鏡面ウ
エハ加工工程であり、予めチョクラルスキー法(CZ
法)により成長させたシリコン単結晶でなる単結晶イン
ゴット1からスライス加工により切り出したスライスウ
エハを研磨して鏡面ウエハ2を作製する。ステップ12
は集積回路形成工程であり、ステップ11により得られ
た鏡面ウエハ2に使用目的に応じた回路構成を有する集
積回路を形成する。3,3は夫々独立して集積回路が形
成された多数個の集積回路チップであり、後工程に備え
て集積回路チップ3は別々に切り離される。
【0003】ステップ13は回路素子組立工程であり、
上記により得られた多数個の集積回路チップ3を別々に
リードフレーム内に組み込んで樹脂もしくはセラミック
スで封印することにより半導体集積回路素子4として完
成させる。
【0004】図10は上記ステップ11における鏡面ウ
エハ2を得るまでの工程概略を示すフロー図であり、ス
テップ21は溶融した多結晶から単結晶を成長させて単
結晶インゴット1を製造する単結晶成長工程、ステップ
22は研削により単結晶インゴット1の外周及びオリエ
ンテーションフラットまたはオリエンテーションノッチ
を加工する外周・OF加工工程、ステップ23は内周刃
スライサやワイヤソーを用いて単結晶インゴット1を切
断してスライスウエハに加工するスライシング工程、ス
テップ24は研削と研磨により該スライスウエハの面取
りを行う面取り工程、ステップ25は該スライスウエハ
の両面を加工するラッピング工程、ステップ26は上記
の加工により生じた歪み層を除去するエッチング工程、
ステップ27はスライスウエハを前記鏡面ウエハ2に仕
上げる研磨工程である。一般にはシリコンウエハのメー
カによってステップ27までの各工程が行われ、鏡面ウ
エハ2が得られてから集積回路製造メーカに供給されて
いる。
【0005】図11は一般的な集積回路の形成工程概略
を示すフロー図であり、ステップ31は前記鏡面ウエハ
2上に酸化膜を形成する酸化膜形成工程、ステップ32
は得られた酸化膜の上にレジスト膜を塗布するレジスト
膜形成工程、ステップ33は縮小投影露光装置によりフ
ォトマスクに描画された回路パターンをレジスト膜に投
影露光する露光工程、ステップ34は露光されたレジス
ト膜を現像する現像工程、ステップ35は不要な部分を
エッチングにより除去するエッチング工程、ステップ3
6は残存するレジスト膜を除去するレジスト膜除去工程
である。このステップ31〜ステップ36の工程を繰り
返し行うことにより、鏡面ウエハ2の上に集積回路が形
成される。
【0006】このようにして鏡面ウエハ2の上に多数の
集積回路を形成する際に、鏡面ウエハ2の全面に集積回
路を一度で露光することはできないので、1個の集積回
路を露光すると次の集積回路を露光する位置へ鏡面ウエ
ハ2とフォトマスクを位置決めして再び露光するという
操作を行いながら、すべての集積回路の形成が終わるま
で各ステップが繰り返して行われる。
【0007】図12は一般的な半導体集積回路素子の組
立工程概略を示すフロー図であり、ステップ41は集積
回路が形成された鏡面ウエハ2の裏面を研削して集積回
路素子として必要な厚さに仕上げる裏面加工工程、ステ
ップ42は鏡面ウエハ2を粘着テープに貼り、一個一個
の集積回路チップ3に切り離すダイシング工程、ステッ
プ43は一個一個の集積回路チップ3を粘着テープから
取り出してリードフレーム上に接着するボンディング工
程、ステップ44は集積回路チップ3とリードフレーム
とを配線するワイヤボンディング工程、ステップ45は
集積回路チップ3を樹脂やセラミックスで封印する封止
工程、ステップ46はリードフレームから一個一個の集
積回路素子を切り離すリード切断成形工程である。この
ような工程をへて前記最終的な半導体集積回路素子4が
完成する。
【0008】以上説明した集積回路製造工程の中で、図
12のステップ41における裏面加工工程における加工
による割れを防止する目的でウエハを複数に分割してか
ら裏面加工を行う方法(特開平7−283179号公報
参照)が提案されているが、基本的には図11の集積回
路形成工程が終わるまではウエハ単位で製造が進めら
れ、集積回路としての形がすべて完成された後に一個一
個の集積回路チップ3に切り離すという工程で製造され
ているのが通例である。
【0009】
【発明が解決しようとする課題】半導体集積回路も初期
のICからLSI,VLSIというように大規模で集積
密度が高まるに伴い、集積回路チップ3のサイズも大き
くなる傾向があり、かつ、半導体材料の歩留まりを向上
させるためにウエハの直径も急激に大きくなってきてい
るのが現状である。初期には2インチ(50mm)程度
であったウエハの直径が、現在では8インチ(200m
m)が主流になっており、まもなく300mmのウエハ
が中心になるものと考えられている。既に直径400m
mの単結晶材料の引き上げ技術も確立されていて、図1
3の年度別のチップサイズ(mm)及び最小線幅(μ
m)予測相関図に示すように、2012年頃にはウエハ
サイズが450mmのウエハが採用されるようになると
予想されている。
【0010】通常、スライス加工等における加工精度は
被加工物の大きさと密接な関係があり、同じ加工法、加
工機械、加工条件で加工した場合には被加工物が大きく
なるほど得られる加工精度は低くなることが知られてい
る。前記シリコン単結晶でなる単結晶インゴット1から
スライス加工を経て鏡面ウエハ2を得る加工についても
同じ傾向がある。一例としてスライスウエハの精度を上
げるため、最近では図10のステップ25に示すラッピ
ングの代わりに平面研削加工を採用する試みが行われて
いる。この平面研削加工方法として、図14に示す「ウ
エハ自転研削法」という独特の研削法が採用されてい
る。この研削法はロータリーテーブル5に取り付けられ
て自転運動するスライスウエハ6に対して、カップ形砥
石7を研削面に垂直な方向に連続的に切り込ませて加工
する方法であり、原理的には平面度が0の加工ができ
る。
【0011】しかしながら、現実には研削抵抗や温度変
化などによる研削盤や砥石の変形のために、無視できな
い平面度誤差が発生する。即ち、図15(A)(B)に
示すようにスライスウエハ6の回転軸6aとカップ形砥
石7の回転軸7aの平行度に誤差が生じると、スライス
ウエハ6は中凸形状や中凹形状に加工されてしまい、平
面度が悪くなる。この原因による平面度誤差は、図16
のウエハ直径(mm)と平面度(μm)相関図に示すよ
うにスライスウエハ6の直径が大きいほど大きくなるこ
とが明らかにされている。更にこの研削法では、スライ
スウエハ6の回転周速度は該スライスウエハ6の中心が
0であり、外周に行くほど大きくなる。
【0012】このため砥石の個々の砥粒に作用する研削
抵抗を調べると、図17のウエハ中心からの距離(m
m)と砥石単位面積当たり法線抵抗(N)相関図に示す
ように、スライスウエハ6の外周に行くほど法線抵抗が
大きくなることが明らかにされている。これによりスラ
イスウエハ6の外周に近い部分ほど砥粒の弾性変位量が
大きくなり、スライスウエハ6は図18のウエハ中心か
らの距離(mm)とウエハの厚さ(μm)相関図に示す
ように外周側が厚く加工されて中凹形状になる。従って
スライスウエハ6の直径が大きいほど中凹の高さは大き
くなり、平面度は悪くなる。
【0013】一方、スライスウエハ6の回転周速度が半
径位置により異なることにより、該スライスウエハ6面
内の表面粗さにもばらつきが生じる。図19のウエハ中
心からの距離(mm)と表面粗さ(μm)相関図に示す
ように、スライスウエハ6の外周に行くほど表面粗さが
大きくなっている。従ってスライスウエハ6の直径が大
きくなるほど該スライスウエハ6面内の表面粗さのばら
つきは大きくなる。
【0014】図20は従来から一般に行われているカッ
プ形砥石7によるクリープフィード正面研削法の概略図
であり、この研削法の場合でもスライスウエハ6の直径
が大きくなることによって研削精度は悪くなる。図21
はカップ形砥石7によるクリープフィード正面研削でス
ライスウエハ6を研削した場合の仕上面の形状を測定し
た例である。この場合には、同図(A)に示すように研
削幅(mm)、即ち距離xで示すカップ形砥石7とスラ
イスウエハ6の接触弧の長さA−Bが時々刻々と変化す
る。また、研削抵抗(N)は研削幅に比例するため、同
図(B)に示したように研削抵抗(N)がスライスウエ
ハ6の位置により変化する。このため、同図(C)の仕
上面の形状(μm)と研削位置(×mm)相関図に示し
たように、スライスウエハ6の仕上面の形状は中凸形状
になる。該スライスウエハ6の直径が大きいほど研削抵
抗(N)の変化も大きくなるから、スライスウエハ6の
中凸の高さも大きくなり、平面度誤差は大きくなる。
【0015】更にスライスウエハ6の直径が大きくなる
と、必然的に使用する砥石の直径も大きくなるのが通例
である。即ち、一般にスライスウエハ6の研削にはダイ
ヤモンド砥石を使用し、ツルーイングと呼ばれる操作で
砥石の表面を高精度に成形しながら加工を行うのが普通
であるが、この砥石の成形精度がスライスウエハ6の加
工精度に直接影響し、特に砥石の直径が大きくなると、
非常に加工しにくいダイヤモンド砥石を高精度に成形す
ることは極めて困難であって、成形に多くの時間を要す
ることになるとともに高精度に加工することが困難にな
るという課題がある。
【0016】上記の説明では、スライスウエハ6の平面
研削加工を例にとって該スライスウエハ6の直径が大き
くなると高精度な加工を行うことが困難になることを示
したが、平面研削加工以外の加工においても同様であ
る。
【0017】上述したように、スライスウエハ6の直径
が大きくなるほど加工精度を確保することが困難になる
が、一方において集積回路はますます高集積化、高密度
化の傾向にあり、前記の図13に示したように、200
6年頃には0.1μmを切るような回路線幅になること
が予想されている。これに伴って鏡面ウエハ2の加工に
対してもサイト平坦度で0.1μm/□30mm以下と
いうような高精度が要求されるようになってきている。
ウエハが大口径化する中で、従来の加工法ではこのよう
な超精密な加工を実現することは困難になりつつある。
【0018】また、鏡面ウエハ2の精度だけでなく、前
記図11で説明した集積回路の形成工程の中でも精度的
な問題が出てきている。上述したように従来の集積回路
の形成工程では鏡面ウエハ2とフォトマスクを繰り返し
位置決めして集積回路を形成するが、一般に位置決めの
範囲が広くなるほど位置決め精度は悪くなる。このた
め、鏡面ウエハ2が大口径化するに伴って、必要な位置
決め精度を確保することも困難になる。
【0019】更に最近では回路の多層化により、前記集
積回路の形成工程の中で層間を平坦化する加工が必要に
なっている。この加工は主としてCMP(Chemical Mec
hanical Polishing)により行われているが、この加工
もスライスウエハ6の研削加工と同様にウエハが大口径
化するのに伴って要求される精度を達成することが困難
になってきている。
【0020】一方、ウエハは割れやすいので、工程途中
での破損を防ぐために集積回路として必要な厚さよりも
厚い状態で工程を進め、前記ステップ41の裏面加工の
工程で集積回路として必要な厚さに仕上げるという作業
を行っている。同じ厚さのウエハを用いた場合には、ウ
エハの直径が大きいほど強度が低下するので、ウエハの
強度を確保するためにウエハの直径が大きくなるほど、
この余分な厚さを大きくしている。従って従来の製造方
法ではウエハが大口径化すると裏面加工で無駄に除去さ
れる材料が増えるという問題もある。
【0021】更に従来の製造方法ではウエハの直径が大
きくなり続けると、直径が変わる度に生産設備を更新し
なければならないため、莫大な設備投資が必要になると
いう難点がある。また、大口径のウエハに合わせて生産
設備そのものも肥大化するため、消費するエネルギーが
激増し、工場面積や高価なクリーンルームの容量も拡大
しなければならないという課題も存在する。
【0022】本発明は上記した従来の各種課題を解消し
て、半導体単結晶から1個の半導体集積回路に相当する
大きさの薄板状チップを切り出して以後の集積回路の形
成工程と半導体素子の組立工程に供することにより、高
精度であるとともに高価な材料の損失が少なく、ウエハ
の直径に無関係に集積回路の製造を行うことによって製
造設備とかクリーンルーム容量等の小型化と省エネルギ
ーをはかることができる新規な半導体集積回路の製造方
法を提供することを目的としている。
【0023】
【課題を解決するための手段】本発明は上記目的を達成
するために、半導体単結晶成長工程終了後から集積回路
形成工程開始前の工程の中で、半導体単結晶から1個の
半導体集積回路に相当する大きさの薄板状チップを切り
出し、この薄板状チップを集積回路の形成工程と半導体
素子の組立工程に供することを基本手段としている。
【0024】具体的には、溶融した多結晶から成長させ
た単結晶インゴットを研削によって外周・OF加工処理
してからスライシング工程により該単結晶インゴットを
切断してスライスウエハに加工した後、次段のダイシン
グ工程により前記外周・OF加工を用いてスライスウエ
ハを所定の方向に位置合わせした上で該スライスウエハ
を縦、横に切断して集積回路の大きさに相当する一個一
個の薄板状チップに切り離し、この薄板状チップを集積
回路の形成工程と半導体素子の組立工程に供して半導体
集積回路を製造する。
【0025】更に溶融した多結晶から成長させた単結晶
インゴットを研削によって外周・OF加工処理してから
スライシング工程により該単結晶インゴットを切断して
スライスウエハに加工した後、面取り工程、ラッピング
工程又は研削工程によって該スライスウエハの両面を加
工し、エッチング工程により加工時に生じた歪み層を除
去してから研磨工程によってラッピング又は研削された
ウエハを鏡面ウエハに仕上げ、次段のダイシング工程に
より前記外周・OF加工を用いて鏡面ウエハを所定の方
向に位置合わせした上で該鏡面ウエハを縦、横に切断し
て集積回路の大きさに相当する一個一個の薄板状チップ
に切り離し、この薄板状チップを集積回路の形成工程と
半導体素子の組立工程に供する半導体集積回路の製造方
法を提供する。
【0026】前記ダイシング工程によって薄板状のチッ
プの結晶方位を識別できるようにするための一方法とし
て、該チップを長方形に切り出す。切り出す方法とし
て、ダイシング工程時に横溝のピッチと縦溝のピッチを
変えるか、横溝と縦溝の溝幅の寸法を変える方法を用い
る。更に前記ダイシング工程時に、横溝を切断する砥石
の幅と縦溝を切断する砥石の幅を変えてチップを長方形
に切り出す方法もある。
【0027】かかる半導体集積回路の製造方法によれ
ば、半導体単結晶から1個の半導体集積回路に相当する
大きさの薄板状チップを切り出して、以後の集積回路の
形成工程と半導体素子の組立工程をチップ単位で遂行す
ることによって、単結晶インゴットから切断されたスラ
イスウエハの直径は以後の工程で全く関係がなくなり、
従ってウエハが大口径化しても高精度で、かつ、集積回
路を形成する際に従来技術で必要としたウエハとフォト
マスクの各集積回路間の位置決め操作は不要になる。
【0028】又、チップ単位で集積回路の形成工程と半
導体素子の組立工程を遂行することによって加工時の面
積が小さくなり、材料強度が向上する。従って当初から
チップを薄くすることによって裏面加工での研削代を少
なくして高価な材料の損失を少なくすることができる。
更にチップを切り出す前のウエハの直径には関係なく製
造工程を進めることができるので、ウエハの直径の大小
に関わらず同じ設備を使用した生産が可能となり、生産
設備を格段に小型化できるとともにエネルギー消費も少
なくなり、製造設備とかクリーンルーム容量等の小型化
と省エネルギーをはかることができる。
【0029】
【発明の実施の形態】以下図面に基づいて本発明にかか
る半導体集積回路の製造方法の具体的な実施形態を説明
する。図1は本発明の第1の実施例における半導体チッ
プの製造工程を示すフロー図であり、図2は同製造工程
概略図である。先ずステップ51の単結晶成長工程によ
り、溶融した多結晶から単結晶を成長させて図2のステ
ップ61に示す単結晶インゴット1を製造する。次にス
テップ52の外周・OF加工工程での研削によって単結
晶インゴット1の外周及びオリエンテーションフラット
またはオリエンテーションノッチを加工する。
【0030】次にステップ53のスライシング工程によ
り内周刃スライサやワイヤソーを用いて単結晶インゴッ
ト1を切断し、図2のステップ62に示すスライスウエ
ハ6に加工する。尚、上記ステップ51,52,53に
よる単結晶成長工程からスライスウエハ6の加工工程ま
では、図10により説明した従来方法のステップ21〜
ステップ23と同一である。
【0031】次にステップ54のダイシング工程によ
り、前記オリエンテーションフラットまたはオリエンテ
ーションノッチを用いてスライスウエハ6を所定の方向
に位置合わせした上で、図2のステップ63のように該
スライスウエハ6を縦、横に切断して集積回路の大きさ
に相当する一個一個の薄板状チップ8に切り離す。この
作業時には、薄板状チップ8の結晶方位を識別できるよ
うにするための一方法として、図3に示すように該薄板
状チップ8を長方形に切り出す。図3では薄板状チップ
8の縦の長さaと横の長さbの違いを誇張して示してい
るが、長方形の縦と横の寸法は目視で確認できるほど明
確な差を設ける必要はなく、測定器で識別できる程度の
差があれば、百分の数ミリメートル程度あるいはそれ以
下の差であってもよい。
【0032】薄板状チップ8を長方形に切り出すには、
図4(B)に示すようにダイシング工程の時に横溝9,
9のピッチcと縦溝10,10のピッチdを変えるか横
溝9,9と縦溝10,10の溝幅wの寸法を変えても良
い。または図4(C)に示すように横溝9,9を切断す
る砥石の幅uと縦溝10,10を切断する砥石の幅vを
変えてもよい。勿論薄板状チップ8の結晶方位を識別す
る方法はこれに限定されるものではなく、図5に示すよ
うに砥石11の形状を工夫して薄板状チップ8の特定の
辺にのみ面取りを施すようにしてもよい。
【0033】図6は薄板状チップ8の結晶方位を識別す
る他の方法を示しており、後述する集積回路の製造工程
において、方向印12を印刷した粘着テープ13などに
薄板状チップ8または鏡面チップを保持することにより
結晶方位を識別したり、薄板状チップ8または鏡面チッ
プの表面にマーキングすることにより識別するなどの方
法を用いることもできる。
【0034】次に図1に示すステップ55の面取り工程
により、一個一個に切り離された薄板状チップ8に対し
て研削と研磨を行って面取りを行う。次にステップ56
のラッピング工程又は研削工程によって該薄板状チップ
8の両面を加工し、ステップ57のエッチング工程によ
り上記各加工時に生じた歪み層を除去してからステップ
58の研磨工程によって薄板状チップ8を鏡面チップに
仕上げる。そして得られた多数個の鏡面チップを、前記
図11で説明した集積回路の製造工程と、図12で説明
した半導体素子の組立工程に供する。
【0035】上記ステップ55〜ステップ58の工程
は、図10により説明した従来工程におけるステップ2
4〜ステップ27と基本的に一致しており、本発明では
ステップ55〜ステップ58の面取り工程〜研磨工程を
従来のスライスウエハ単位ではなく、薄板状チップ8単
位で行っていることに特徴がある。尚、必要に応じてス
テップ55〜ステップ58の面取り工程〜研磨工程の順
序を入れ換えたり、他の工程の追加及び削除、あるいは
他の加工法との置換などを行うケースもある。
【0036】図7は本発明の第2の実施例における半導
体チップの製造工程を示すフロー図であり、図8は同製
造工程概略図である。第2の実施例におけるステップ7
1の単結晶成長工程からステップ73のスライシング工
程は前記第1の実施例のステップ51〜ステップ53と
同一であり、ステップ71の単結晶成長工程により、溶
融した多結晶から単結晶を成長させて図8のステップ8
1に示す単結晶インゴット1を製造する。次にステップ
72の外周・OF加工工程での研削によって単結晶イン
ゴット1の外周及びオリエンテーションフラットまたは
オリエンテーションノッチを加工し、ステップ73のス
ライシング工程により単結晶インゴット1を切断し、図
2のステップ62に示したスライスウエハ6に加工す
る。
【0037】次にステップ74では第1の実施例で行っ
たダイシング工程に代えてスライスウエハの面取り工程
を行い、更にステップ75のラッピング工程又は研削工
程によってスライスウエハの両面を加工し、ステップ7
6のエッチング工程により加工時に生じた歪み層を除去
してからステップ77の研磨工程によってスライスウエ
ハ6を図8のステップ82に示す鏡面ウエハ2に仕上げ
る。そしてステップ78のダイシング工程により、前記
オリエンテーションフラットまたはオリエンテーション
ノッチを用いて鏡面ウエハ2を所定の方向に位置合わせ
した上で、図8のステップ83に示したように該鏡面ウ
エハ2を縦、横に切断して集積回路の大きさに相当する
一個一個の鏡面チップ14に切り離し、第1の実施例と
同様に得られた多数個の鏡面チップ14を用いて集積回
路の形成工程と半導体素子の組立工程に供する。従って
第2の実施例においても集積回路の形成はチップ単位で
行われ、集積回路を形成する際に従来技術で必要とした
鏡面ウエハとフォトマスクの各集積回路間の位置決めを
するという操作は不要になる。
【0038】上記ステップ78のダイシング工程時に
は、第1の実施例と同様に鏡面チップ14の結晶方位を
識別できるようにするための一方法として該鏡面チップ
14を長方形に切り出す。その方法は前記図4(B)
(C)で説明したように、ダイシング工程の時に横溝
9,9のピッチcと縦溝10,10のピッチdを変える
か、横溝9,9と縦溝10,10の溝幅wの寸法を変え
たり、または横溝9,9を切断する砥石の幅uと縦溝1
0,10を切断する砥石の幅vを変えて行えば良い。
【0039】鏡面チップ14を用いた集積回路の形成工
程及び半導体素子の組立工程は、第1及び第2の実施例
ともにステップ42のダイシング工程が不要になる外は
基本的には図11及び図12により説明した従来方法と
同一である。但し半導体チップ製造工程と同様に従来は
ウエハ単位で製造していたのに対して、本発明ではチッ
プ単位で集積回路を形成することが両者間の大きな相違
点でもあり、集積回路を形成する際に従来技術で必要と
したウエハとフォトマスクの各集積回路間の位置決めを
行うという操作は不要になる。又、集積回路の形成工程
や半導体素子の組立工程の順序を変更したり、それぞれ
の工程における順序を変更することも可能である。
【0040】特に露光工程時にウエハとフォトマスクの
位置合わせを行う際の位置決め精度を確保することは、
位置決めする距離が長くなるほど困難になることが知ら
れており、本発明ではチップ単位で製造するようにした
ので、集積回路を形成する際にウエハとフォトマスクを
位置決めする距離は、直径が300mmウエハを加工す
る場合に比較して1/20〜1/25でよい。従って位
置決め精度を確保することが容易になり、高精度な集積
回路を形成することが可能になる。
【0041】又、集積回路の形成工程及び半導体素子の
組立工程をチップ単位で遂行することにより、半導体単
結晶材料から切り出したスライスウエハ6の直径には関
係がなく工程を進行させることができる。例えば図13
のチップサイズ(mm)及び最小線幅(μm)相関図
によれば、直径が300mmウエハの面積は70,65
0mmであるのに対して本発明で用いているチップの
面積は略140〜220mmであるから、チップ単位
で加工すればウエハ単位で加工する場合に比べて1/3
21〜1/505の極めて狭い面積を加工すればよいこ
とになる。従ってウエハ単位で加工する場合に較べて格
段に高精度な加工を行うことが可能になる。
【0042】又、チップの一辺の長さはおよそ12〜1
5mmであり、平面研削加工で使用するダイヤモンド砥
石に必要な大きさは、同じ研削方法で加工する場合は略
研削幅に比例するので、300mmスライスウエハを加
工する場合に比較してチップ単位で加工する場合の砥石
の大きさは1/20〜1/25の大きさでよい。従って
ダイヤモンド砥石を高精度に成形することが容易にな
り、この点からもより高精度な加工を可能にすることが
できる。尚、薄板状チップ8単位で平面研削加工するこ
とで概略正方形の材料を加工することになるので、図2
1で説明したようなスライスウエハが円形であることに
起因する平面度誤差の発生を排除できるので、この点か
らもウエハ単位で加工する場合に比べて、高精度な加工
が可能になる。
【0043】更にチップ単位で製造するようにしたの
で、材料の面積が小さくなることにより、材料強度が向
上して工程途中で破損する確率が少なくなる。従ってウ
エハ単位で製造する場合に比べて、最初から材料を薄く
できることにより、裏面加工での研削代を少なくするこ
とができて、高価な材料を有効に使用することができ
る。
【0044】上記第1,第2の実施例では薄板状チップ
8又は鏡面チップ14を用いて集積回路の形成工程と半
導体素子の組立工程に供すると説明したが、必ずしも全
ての工程でチップ単位の処理で行う必要はなく、複数の
チップをまとめてバッチ処理しても良い。又、上記各実
施例では大口径の半導体単結晶インゴットから1個の半
導体集積回路に相当する大きさの薄板状チップ8又は鏡
面チップ14を切り出すケースを示したが、1個の半導
体集積回路の大きさに略等しい断面積を有する半導体単
結晶インゴットを育成して、この単結晶インゴットから
薄板状チップ8又は鏡面チップ14を切り出すことも可
能である。
【0045】
【発明の効果】以上詳細に説明したように、本発明によ
れば半導体単結晶から1個の半導体集積回路に相当する
大きさの薄板状チップを切り出して、以後の集積回路の
形成工程と半導体素子の組立工程をチップ単位で進める
ようにしたことにより、半導体単結晶材料から切り出し
たスライスウエハの面積に較べてチップの面積が大幅に
小さくなり、それに伴って該チップ自体のラッピング加
工とか平面研削加工、研磨加工における加工精度を格段
に向上させることができる。更に最近の回路の多層化に
よって集積回路の形成工程の中で層間を平坦化する加工
が必要になっているが、CMP加工を用いる場合でも加
工面積が減少するため、高精度な加工が行えるという効
果がある。
【0046】又、チップ単位で集積回路の形成工程と半
導体素子の組立工程を進めることにより、スライスウエ
ハの面積に較べてチップの面積が小さいことにより材料
強度が高められて工程途中でのチップ破損を防止し、特
に従来のウエハが割れやすい問題に対処して集積回路と
して必要な厚さよりも厚い状態で工程を進めてから裏面
加工工程で集積回路として必要な厚さに仕上げるという
作業で無駄に除去される材料をなくすとともに当初から
材料を薄くできることによって裏面加工での研削代を少
なくすることができて、高価な材料を有効に使用できる
という効果がある。
【0047】本発明によればチップ単位で集積回路を製
造することにより、半導体単結晶材料から切り出したス
ライスウエハの直径は以後の工程で全く関係がなくな
り、集積回路を形成する際の露光工程時に従来のように
ウエハ上に形成する多数の集積回路の間でウエハとフォ
トマスクの位置決めを行う操作が不要になり、1チップ
内だけの位置決めですむため位置決め精度が格段に向上
してチップ上に微細な集積回路を形成することが容易に
なる。
【0048】更に本発明では製造の対象が従来のウエハ
からチップへと大幅に小さくなるため、従来のウエハを
対象としたラッピング工程とかエッチング工程、研磨工
程などで使用する加工設備を大幅に小型化することが可
能であり、特にチップサイズは高々現状の十数ミリメー
トル角から15年後の二十数ミリメートル角程度にしか
大きくならないため、従来のようにウエハの直径が大き
く変わる毎に大口径のウエハに合わせて生産設備を肥大
化する必要性がなくなるとともに消費するエネルギーを
低減させ、チップを切り出す前の半導体単結晶材料の直
径には関係なく同じ設備を使用して生産を行うことが可
能であるため、工場面積や高価なクリーンルームの容量
拡大に伴う生産設備を更新する必要がなくなり、設備投
資額が抑制されて集積回路の生産コストを引き下げると
いう効果が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施例における半導体チップの
製造工程を示すフロー図。
【図2】第1の実施例における製造工程概略図。
【図3】半導体チップの結晶方位を識別するための形状
を示す平面図。
【図4】半導体チップの結晶方位を識別するための方法
を示す要部拡大平面図。
【図5】半導体チップの結晶方位を識別するための他の
方法を示す要部拡大図。
【図6】半導体チップの結晶方位を識別するための他の
方法を示す要部拡大図。
【図7】本発明の第2の実施例における半導体チップの
製造工程を示すフロー図。
【図8】第2の実施例における製造工程概略図。
【図9】従来の半導体集積回路の製造工程概略図。
【図10】図9における鏡面ウエハ加工処理のフロー
図。
【図11】一般的な集積回路の形成工程概略を示すフロ
ー図。
【図12】一般的な半導体集積回路素子の組立工程概略
を示すフロー図。
【図13】年度別のチップサイズと最小線幅の予測相関
図。
【図14】ウエハ自転研削法の一例を示す概要図。
【図15】ウエハ自転研削法による平面度誤差発生原因
を示す概要図。
【図16】ウエハ自転研削法によるウエハ直径と平面度
の相関図。
【図17】ウエハ自転研削法によるウエハ中心からの距
離と砥石単位面積当たり法線抵抗相関図。
【図18】ウエハ自転研削法によるウエハ中心からの距
離とウエハの厚さ相関図。
【図19】ウエハ自転研削法によるウエハ中心からの距
離と表面粗さの相関図。
【図20】従来のカップ形砥石によるクリープフィード
正面研削法の概略図。
【図21】クリープフィード正面研削法における研削位
置と研削幅、研削抵抗、仕上面の形状の相関を示すグラ
フ。
【符号の説明】
1…単結晶インゴット 6…スライスウエハ 8…薄板状チップ 9…横溝 10…縦溝 11…砥石 12…方向印 14…鏡面チップ 整理番号 P3296

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体単結晶成長工程終了後から集積回
    路形成工程開始前の工程の中で、半導体単結晶から1個
    の半導体集積回路に相当する大きさの薄板状チップを切
    り出し、この薄板状チップを集積回路の形成工程と半導
    体素子の組立工程に供することを特徴とする半導体集積
    回路の製造方法。
  2. 【請求項2】 溶融した多結晶から成長させた単結晶イ
    ンゴットを研削によって外周・OF加工処理してからス
    ライシング工程により該単結晶インゴットを切断してス
    ライスウエハに加工した後、次段のダイシング工程によ
    り前記外周・OF加工を用いてスライスウエハを所定の
    方向に位置合わせした上で該スライスウエハを縦、横に
    切断して集積回路の大きさに相当する一個一個の薄板状
    チップに切り離し、この薄板状チップを集積回路の形成
    工程と半導体素子の組立工程に供することを特徴とする
    半導体集積回路の製造方法。
  3. 【請求項3】 溶融した多結晶から成長させた単結晶イ
    ンゴットを研削によって外周及びオリエンテーションフ
    ラットまたはオリエンテーションノッチを加工してから
    スライシング工程により内周刃スライサやワイヤソーを
    用いて単結晶インゴットを切断してスライスウエハに加
    工した後、次段のダイシング工程により、前記オリエン
    テーションフラットまたはオリエンテーションノッチを
    用いてスライスウエハを所定の方向に位置合わせした上
    で該スライスウエハを縦、横に切断して集積回路の大き
    さに相当する一個一個の薄板状チップに切り離し、この
    薄板状チップを用いて集積回路の形成工程と半導体素子
    の組立工程に供することを特徴とする半導体集積回路の
    製造方法。
  4. 【請求項4】 溶融した多結晶から成長させた単結晶イ
    ンゴットを研削によって外周・OF加工処理してからス
    ライシング工程により該単結晶インゴットを切断してス
    ライスウエハに加工した後、面取り工程、ラッピング工
    程又は研削工程によって該スライスウエハの両面を加工
    し、エッチング工程により加工時に生じた歪み層を除去
    してから研磨工程によってラッピング又は研削されたウ
    エハを鏡面ウエハに仕上げ、次段のダイシング工程によ
    り前記外周・OF加工を用いて鏡面ウエハを所定の方向
    に位置合わせした上で該鏡面ウエハを縦、横に切断して
    集積回路の大きさに相当する一個一個の薄板状チップに
    切り離し、この薄板状チップを集積回路の形成工程と半
    導体素子の組立工程に供することを特徴とする半導体集
    積回路の製造方法。
  5. 【請求項5】 前記ダイシング工程によって薄板状のチ
    ップの結晶方位を識別できるように該チップを長方形に
    切り出すようにした請求項1,2,3又は4に記載の半
    導体集積回路の製造方法。
  6. 【請求項6】 前記ダイシング工程時に横溝のピッチと
    縦溝のピッチを変えるか、横溝と縦溝の溝幅の寸法を変
    えてチップを長方形に切り出すようにした請求項1,
    2,3,4又は5に記載の半導体集積回路の製造方法。
  7. 【請求項7】 前記ダイシング工程時に、横溝を切断す
    る砥石の幅と縦溝を切断する砥石の幅を変えてチップを
    長方形に切り出すようにした請求項1,2,3,4又は
    5に記載の半導体集積回路の製造方法。
JP2001186933A 2001-06-20 2001-06-20 半導体集積回路の製造方法 Pending JP2003007576A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001186933A JP2003007576A (ja) 2001-06-20 2001-06-20 半導体集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001186933A JP2003007576A (ja) 2001-06-20 2001-06-20 半導体集積回路の製造方法

Publications (1)

Publication Number Publication Date
JP2003007576A true JP2003007576A (ja) 2003-01-10

Family

ID=19026301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001186933A Pending JP2003007576A (ja) 2001-06-20 2001-06-20 半導体集積回路の製造方法

Country Status (1)

Country Link
JP (1) JP2003007576A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009011152A1 (ja) * 2007-07-13 2010-09-16 国立大学法人東北大学 Soi基板およびsoi基板を用いた半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009011152A1 (ja) * 2007-07-13 2010-09-16 国立大学法人東北大学 Soi基板およびsoi基板を用いた半導体装置

Similar Documents

Publication Publication Date Title
US7462094B2 (en) Wafer grinding method
KR20010092732A (ko) 배면 손상을 형성하는 반도체 웨이퍼 처리방법
JP3328193B2 (ja) 半導体ウエーハの製造方法
EP0221454B1 (en) Method of producing wafers
US20090311863A1 (en) Method for producing semiconductor wafer
US6753256B2 (en) Method of manufacturing semiconductor wafer
JP2007306000A (ja) 異形成形されたエッジを備えた半導体ウェーハを製作するための方法
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
US20020052169A1 (en) Systems and methods to significantly reduce the grinding marks in surface grinding of semiconductor wafers
JPH0947947A (ja) 研削装置、並びに研削方法、並びに半導体装置及び半導体基板の製造方法
JPH11111653A (ja) 半導体ウェーハの製造方法
JP2010021394A (ja) 半導体ウェーハの製造方法
JP2000260738A (ja) 半導体基板の研削加工方法ならびに半導体装置および半導体装置の製造方法
JP4224871B2 (ja) 半導体基板の製造方法
JP2003007576A (ja) 半導体集積回路の製造方法
JP2009027095A (ja) 半導体ウェハの評価方法、半導体ウェハの研削方法、及び半導体ウェハの加工方法
JP3528166B2 (ja) 高平坦度ウェーハの製造方法
CN114667594A (zh) 晶片的研磨方法及硅晶片
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
US20010023082A1 (en) Grind and single wafer etch process to remove metallic contamination in silicon wafers
JP2908915B2 (ja) ウェハの切断方法および装置
JP2003179019A (ja) シリコン半導体ウエハの製造方法
JP2002022901A (ja) 熱遮蔽素子とその製造方法
JPH1131670A (ja) 半導体基板の製造方法
JP2004087523A (ja) 半導体ウェーハの製造方法