CN1367934A - 用于降低半导体晶片中的波纹性的方法 - Google Patents

用于降低半导体晶片中的波纹性的方法 Download PDF

Info

Publication number
CN1367934A
CN1367934A CN00811228A CN00811228A CN1367934A CN 1367934 A CN1367934 A CN 1367934A CN 00811228 A CN00811228 A CN 00811228A CN 00811228 A CN00811228 A CN 00811228A CN 1367934 A CN1367934 A CN 1367934A
Authority
CN
China
Prior art keywords
wafer
respect
wafer surface
height
front wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00811228A
Other languages
English (en)
Inventor
R·万德姆
A·德赛
D·维特
辛运标
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Publication of CN1367934A publication Critical patent/CN1367934A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种利用等离子体辅助化学蚀刻技术降低半导体晶片的波纹性的方法。该方法包括在晶片的一个表面上的不连续点处独立于其相对表面测量表面轮廓、根据所测得的表面轮廓计算一个停留时间相对于位置的图以及利用等离子体辅助化学蚀刻技术从晶片的每一个表面上选择性地去除材料以降低晶片的波纹性。

Description

用于降低半导体晶片中的波纹性的方法
本发明的背景技术
本发明涉及一种用于降低半导体晶片中的波纹性的方法。本发明特别涉及一种利用等离子体辅助化学蚀刻技术从半导体晶片的正面和/或背面独立于相对的表面选择性地局部去除材料以降低晶片中的波纹性的方法。
半导体晶片(诸如硅晶片)通常是通过对单晶锭在一个垂直于晶锭轴线的方向上切片得到的以生产薄的晶片，对晶片进行磨削以使它们的正面和背面平面化，对平面化的晶片进行蚀刻以去除由切片和磨削所产生的损伤，以及对经蚀刻的表面进行抛光。由于这些成形操作，晶片可具有表面粗糙性、波纹性或整体弯曲性中的一个或多个。通常，表面粗糙性表现为参差不齐的表面不规则性，表面波纹性表现为具有一定周期性的波动表面不规则性，其周期通常大于5毫米并小于30毫米(它可在整个晶片表面上变化)，其相对于一个理想平表面的波动幅值在大约0.5微米至5微米之间，以及整体弯曲性也表现为具有一定周期性的波动表面不规则性，其周期通常大于30毫米，并且其波动幅值可能远大于波纹性所表现的幅值。图1(a)至图1(f)中示意性地示出了表面粗糙性、波纹性和整体弯曲性之间的差异。
图1(a)示意性地示出了一种完美的平晶片的横截面，其中正面1和背面2都是理想的平表面，它们垂直于晶片的轴线3并平行于处于晶片的正面1和背面2之间的中点处的中间表面4。
图1(b)示意性地示出了一个具有波纹性的横截面，其中一个理想平表面5垂直于晶片的轴线3并且与波纹的波谷6相切。波纹的幅值等于与波谷6相邻的波峰7到理想平表面5的距离(即，从波峰到波谷的垂直距离)。波长等于从任何一点到下一个同相波特征的点之间的距离(例如，波长等于从一个波峰到一个相邻的波峰之间的距离或者从一个波谷到相邻的波谷之间的距离)。具有5毫米至30毫米的波长并且在晶片表面上的幅值在大约0.5微米至5微米之间的波动的晶片被认为具有波纹性。幅值和波长可在晶片表面上改变。
如图1(b)中所示，波纹性直接影响晶片的平直性，这是由于正面1和理想平表面5之间的距离在晶片表面上是变化的。另外，正面1的波峰和波谷无需与背面2的波峰和波谷对齐，从而产生厚度变化，其中从晶片的正面1上的任何一个位置到晶片的背面2的相对应的位置之间的垂直距离可作为厚度被测量。
晶片的表面也可表现为粗糙性，粗糙性表现为在晶片的正面1和/或背面2上的参差不齐的不规则性。图1(c)示意性地示出了具有粗糙性的晶片的横截面。与波纹性相比，微粗糙性的特征在于，波峰和波峰之间的距离小于100微米并且幅值或者从波峰到波谷之间的垂直距离小于5微米。另外，锯线在晶片表面上留下了明显的粗糙性，其波长在0.2毫米至1.5毫米之间并且幅值在1.0微米至50微米之间。
通常，利用常规的晶片成形操作所生产的晶片也可具有整体弯曲性，其中中间表面是具有一定周期性的波动表面，其周期通常大于30毫米，并且其幅值远大于波纹性或粗糙性所表现的幅值。图1(d)示意性地示出了一个具有整体弯曲性的晶片，其中中间表面4不是一个理想的平表面。
除了具有波纹性、粗糙性或整体弯曲性以外，一个晶片的表面可能具有任何不规则性的组合形式或所有的不规则性。这些不同波长的不规则性相互叠加形成了一种在经历线状锯切片后的常规晶片形貌。例如，图1(e)示意性地示出了具有波纹性和粗糙性的晶片的横截面以及图1(f)示意性地示出了具有粗糙性、波纹性和整体弯曲性的晶片的横截面。
晶片的平直度受到粗糙性、波纹性和整体弯曲性的影响。常规的成形方法诸如磨削、化学蚀刻和抛光可用于改善粗糙性和整体弯曲性，但是不能消除波纹性。另外，仅具有整体弯曲性的晶片可在真空卡盘上进行下拉(draw down)以使中间表面成为平表面，对于设备制造产生足够平的表面。通过利用真空卡盘暂时去除弯曲性，设备制造者能够毫不困难地对这些晶片进行处理。但是，真空卡盘不能去除晶片表面的波纹性。因此，当一个具有波纹性的晶片被下拉以暂时消除整体弯曲性时，晶片的正面对于设备制造来说是不够平的。这样，设备制造者要求晶片不能具有波纹性。可利用一种“魔镜”检测工具揭示波纹性，其中光从晶片反射到一种成像设备上。该成像设备产生关于反射光的黑白图像，并且波纹性在图像中表现为黑暗带或特征。设备制造者确定无特征的晶片(即，没有波纹性的晶片)。因此，具有波纹性的半导体晶片在最终的检测中被排斥，从而造成生产率损失。
欧洲专利申请EP 0 798405 A2披露了一种在切片后和在研磨前降低切割的晶片的“具有0.5至30毫米的周期的不平度或隆起度(swelling)”方法，其中使用一种蜡或类似的粘结剂以将背面固定在一个夹具底板上，从而吸收隆起并使正面保持地平。另外，EP 0 798405 A2披露了一种两面磨削方法，其中晶片的两个表面都同时经过磨削处理以降低不平度或隆起度并提高晶片的平直度。但是上述每一种手段都依赖于用于降低厚度和平直度变化的机械和/或化学机械方法，这会在表面上留下杂质并且对基片的部分表面造成损伤。
或者，EP 0 798405 A2提出了第三个实施例，其中根据总的厚度变化利用一种常规的等离子体辅助化学蚀刻(PACE)方法从晶片表面去除原料以降低不平度或膨胀度并提高半导体晶片的平直度。但是，常规的利用厚度测量的PACE方法不能恰当地去除波纹性。
在该PACE方法中，等离子体从一种气体(诸如六氟化硫)中产生一种化学性反应物，并且朝向等离子体蚀刻电极的基片表面被蚀刻以在限定的区域表面处去除材料，从而提高厚度的均匀性并形成具有平行的相对表面的晶片。
尽管常规的PACE方法相对于其它的基片薄化或平整方法具有一些以被认可的优点，但并不是无限制的。常规的PACE方法通常利用一种电容探针在整个晶片表面上的不连续的位置处测量晶片的厚度(即，正面和背面之间的距离)。一种用于具有波纹背面的晶片的常规的PACE方法可能会形成平行于背面的正面，它具有与晶片背面相同的程度的波纹性，因此晶片厚度更均匀。因此，利用一种常规的PACE方法不能有效地消除由线锯在晶片的两个表面上产生的波纹性。
本发明的概述
因此，在本发明的几个目的中，应该注意的是，提供一种能够降低半导体晶片的波纹性的方法；提供一种在较低的生产成本的情况下提高半导体生产率的方法；提供一种能够利用PACE技术对半导体进行平整并且降低波纹性的方法，其中从晶片的每一个表面独立地去除材料以提供两个没有由线锯所产生的波纹性的平行表面。
因此，简要地讲，本发明所涉及的方法利用一种材料去除工具，最好为PACE，根据正面和背面的各自的测量结果独立地从晶片的正面和背面去除材料以降低波纹性并提高半导体晶片生产的生产率和/或生产量。
本发明还涉及这样一种方法，其中利用一种材料去除工具，最好为PACE，根据晶片的一个表面独立的测量结果从该表面去除材料并接着根据常规的厚度测量从相对的表面上去除材料。
本发明还涉及这样一种方法，其中包括利用常规技术(诸如磨削和/或研磨)对晶片进行平整，根据正面和背面的各自的测量结果独立地从晶片的正面和背面去除材料，以及利用常规的抛光技术对所述晶片进行抛光。
从下面的描述中可以看出本发明的其它目的和特征。
附图的简要说明
图1(a)示出了一个晶片的横截面，其中正面和背面都是理想的平表面。
图1(b)示出了具有波纹性的晶片的一个横截面。
图1(c)示出了具有粗糙性的晶片的一个横截面。
图1(d)示出了具有整体弯曲性的晶片的一个横截面。
图1(e)示出了具有波纹性和粗糙性的晶片的一个横截面。
图1(f)示出了具有粗糙性、波纹性和整体弯曲性的晶片的一个横截面。
优选实施例的详细描述
根据本发明，现已发现，在常规的半导体晶片成形方法中加入一个附加的材料去除步骤能够改善半导体晶片的波纹性和质量。令人惊异的是，利用一种被设计成能够独立测量每一个单独表面的形貌的计量设备通过等离子体辅助化学蚀刻技术从半导体晶片的正面和/或背面选择性地去除材料接着分别地从每一侧独立地去除原料并消除由前道处理步骤所产生的波纹性，这样，能够制造波纹性较小的晶片。
本发明所涉及的方法被设计成利用独立的表面测量使每一个表面独立地成形的形式。利用本发明所涉及的方法制造的晶片具有减小的波纹性。另外，利用本发明所涉及的方法无需常规的化学蚀刻技术即可生产晶片。
硅是一种用于晶片的优选材料，其电导类型和电阻率不是重要的。晶片可具有适于半导体应用的任何直径和目标厚度。例如，直径可从大约100毫米至大约300毫米或更大，厚度可从大约475微米至大约900微米或更大，通常厚度是随着直径的增大而增大。晶片也可具有任何的晶体取向。但是，晶片的晶体取向通常为<100>或<111>。
本发明所涉及的方法使用一种半导体晶片作为原材料，所述半导体晶片可利用本领域普通技术人员所知的任何装置(诸如内径切片设备或线状锯切片设备)从单晶锭上切得。从晶锭上切下晶片的装置对于本发明不是重要的，但是在一个优选实施例中，利用一种线状锯切片设备从晶锭上切下晶片，对于所述线状锯切片设备，例如，包括碳化硅和乙二醇的混合浆的密度在1.63g/cc至1.7g/cc之间，最大的线速在10m/sec至15m/sec之间，总循环长度大约在250米至700米之间，后/前比(back/forth ratio)大约在3/5至4/5之间。
在将晶片从单晶锭上切下后，晶片接着经受一种常规的磨削处理以减少在切片过程中所产生的非均匀损伤并提高晶片的平行度和平直度。这样的磨削处理对于本领域普通技术人员是公知的。尽管磨削步骤对于本发明不是重要的，但是在本发明的一个优选实施例中，利用一种树脂粘合剂通过磨削处理从每一个表面上去除大约20微米至30微米的原料以粗略地提高平直度，在磨削处理中，1200至6000目的网轮以大约2000RPM至4000RPM的转速工作并且进给速度大约在10mic/min至100mic/min之间。
在初始的平整步骤后，利用一种测量设备在晶片的正面上的多个不连续的位置处测量表面高度并绘出高度与晶片正面的位置之间的函数关系，从而形成一种表面轮廓图。横跨晶片的表面以范围在0.1毫米至5毫米内的间隔测量表面高度，间隔在0.5毫米至3毫米范围内较好，间隔最好在1毫米至2毫米范围内，这样直径为200毫米的晶片可以在整个晶片表面例如在超过17,000个点处或者以1.8毫米的间隔进行测量。
相对于一个预定的参考平面进行高度测量。该参考平面例如可是一个垂直于晶片轴线并且与在晶片表面的上方或下方的测量设备的传感器保持固定距离的理想平面。或者，该参考表面例如可是由在前生产的晶片所确定的晶片中间表面。最好，参考平面是一个垂直于晶片轴线并位于表面测量设备的传感器处的平面。
用于测量单独的表面形貌的工具可是任何计量设备，例如一种能相对于一个参考平面独立于相对的表面(apposing surface)测量表面高度的设备。但是，最好利用一种由IPEC Precision，Inc.(Bethel，Connecticut)出售的AcuFlat 300HT光学激光测量设备测量表面。晶片垂直地放置在AcuFlat 300HT中并且穿过以固定的距离设置在晶片的每一侧上的光学激光传感器。AcuFlat 300测量在均匀地分布在表面上的大约4,400个不连续的点或更多的点处从每一个光学激光传感器到晶片的相应表面的距离以提供在两个表面上的表面轮廓数据。表面轮廓数据表示晶片表面相对于一个垂直于晶片的轴线并以与电-光传感器和晶片之间的距离相等的距离位于晶片表面上方的预定参考表面的逐点高度。
本领域普通技术人员可对这里所披露的实施例进行改进以利用本领域普通技术人员所知的其它计量设备取代这样的光学测量工具并且可基于不同于所述光学测量工具所用的那些参考平面测量表面轮廓。
接着，确定一个目标表面高度，该目标表面表示在晶片的表面下方所需深度处平滑表面。所述表面例如可选择为表示一个大致垂直于晶片轴线并与参考平面保持固定高度的平表面。在图1(b)中所示垂直于轴线3的理想平面5可被选为目标表面。或者，可利用一个表示一个近似于在去除原料后的任何所要求的表面形状的表面的数学等式表示所述目标表面，其中该数学等式确定了目标高度与沿着晶片表面的位置之间的函数关系。最好通过对表面轮廓数据进行数学建模来选择目标表面以得到一个表示如图1(f)中所示的基本上平行于中间表面4的表面8的等式，此时晶片具有整体弯曲性(global warp)、波纹性和表面粗糙性。另外，表面8应该被选择为与在最靠近中间表面的晶片实际表面上的点9相切的表面以使被去除的原料量达到最少。可使用任何能够对表面轮廓数据进行数学建模的工具，这样的工具包括(但不限于)为对三维表面进行模拟而设计的计算机软件程序。本领域普通技术人员应该认识到，这样的计算机软件程序适于进行三维模拟。例如，由The MathWorks Inc.，Natick，MA所出售的Matlab软件适于进行三维数学模拟。
可利用一种根据所测量的高度数据和目标表面高度而作用的计算方法计算在每一个不连续的点处被去除的原料量。例如，可在每一个不连续的点处通过利用目标表面模型计算目标高度并从实际表面高度减去目标高度来确定被去除的原料量。两个数值之间的差值确定了为了达到目标表面而必须在晶片正面的每一个不连续的点处去除的原料量。
在确定了从晶片的每一个位置去除的材料量后，对该信息进行处理并将其转变成停留时间相对于位置的图，该图用于在原料去除步骤中控制原料去除工具。可利用任何能够从晶片正面的小区域中局部地且精确地去除原料的工具执行该原料去除步骤。该工具例如可是一种具有微型抛光头的化学/机械抛光工具。但是，它最好是在美国专利US 4,668,366、US5,254,830、US 5,291,415、US 5,375,064、US 5,376,224和US 5,491,571中所述类型的PACE去除工具，这种类型的PACE去除工具是由IPEC/Precision，Inc.所出售的商标为PWS-200的工具。接着，停留时间相对于位置的图控制等离子体去除电极在基片正面上的每一个特定位置处必须停留的时间量以去除足够多的材料来达到目标高度。
在从晶片正面上的每一个不连续位置处去除所需量的原料后，接着以与正面类似的方式对基本上平行于正面但与其相对的表面(晶片的背面)进行测量以得到一个关于晶片背面的形貌图，最好利用Acuflat光学激光测量设备。由于背面是独立于正面被测量的，因此或者可在从正面去除原料之前对背面进行测量。
可利用一种与前面所述的正面类似的方式计算在背面上的每一个不连续的点处被去除的原料量。
或者，可利用一种电容工具(capacitance tool)(诸如由ADECorporation(Newton，MA)出售的商标为ADE 9700)或其它本领域普通技术人员所知的厚度测量工具测量在波纹性已经先被消除的正面和背面之间的距离。利用一种根据厚度轮廓数据和晶片的目标厚度值起作用的计算方法计算厚度的减少量。例如，在每一个不连续的位置处可利用从厚度轮廓数据中减去目标厚度来确定被去除的材料量。两个数值之间的差值确定了为了达到目标厚度而必须在晶片正面的每一个位置处去除的原料量。
在确定了从晶片背面上的每一个位置去除的材料量后，对该信息进行处理并将其转变成停留时间相对于位置的图，该图用于控制一个原料去除工具，该原料去除工具最好是上述PACE类型的去除工具。接着，停留时间相对于位置的图控制等离子体去除电极在基片背面上的每一个特定位置处必须停留的时间量以生产所需的表面。
最好，本发明所涉及的PACE步骤从半导体晶片的每一个表面上去除平均值在大约1微米至4微米之间的材料以降低波纹性。对于200毫米的半导体基片来说，常规的PACE方法的正常去除速度一般在每分钟1微米至每分钟2微米，对于300毫米的半导体基片来说，常规的PACE方法的正常去除速度一般在每分钟0.5微米至每分钟1微米。但是，本领域普通技术人员应该认识到，去除速度可根据PACE设备的特定条件而改变。
在从两侧去除原料前和/或后，可有选择地对晶片进行清洁以去除诸如在初始平整步骤中所引入的浆料颗粒和金属以及在去除原料过程中通过等离子体在晶片表面上沉积的硫等杂质。可利用任何适合的不会在材料方面影响晶片的厚度轮廓或平直度的清洁工艺对晶片进行清洁。这样的清洁工艺对于本领域普通技术人员是公知的，例如包括RCA方法(在F.Shimura，Semiconductor Silicon Crystal Technology(Academic Press 1989)，pp.189-191中所描述的)或一种适合的水漂洗工艺。
在原料去除步骤后，晶片经受一种两面抛光处理以再去除5微米至15微米并粗略地对晶片的两个表面进行抛光。两面抛光处理可是在本领域中已知的任何一种两面抛光处理方法，例如可是在美国专利US 5,422,316中所描述的处理方法。在两面抛光步骤后，晶片可以经历一个精整抛光步骤以在RMS方面降低表面微粗糙性。独立地对每一个表面进行蚀刻的等离子体降低了表面的波纹性，但是被称为粗糙性的表面不均匀性比被称为波纹性的表面波动小几个数量级并且可持续地存在于晶片表面中。另外，等离子体蚀刻方法通常会在硅晶片表面上形成大量的表面粗糙性(rms)，这例如可利用一种原子力显微镜(Atomic Force Microscope)(AFM)测得。这样，最好使经等离子体蚀刻的晶片表面的粗糙度减小到低于一个粗糙度标准的数值。最好，粗糙度，RMS，在1毫米×1毫米的面积上被减小至一个大约为0.3纳米的数值，在1毫米×1毫米的面积上被减小至一个大约为0.2纳米的数值。
精整抛光步骤能够以非镜面地减小反射光(模糊(haze))并且提高晶片表面的镜面效果。一个未经抛光的晶片的表面上包括高频粗糙度成份和低频粗糙度成份。高频粗糙度成份会由于模糊产生从表面的高的光散射。精整抛光能够使高频表面粗糙度和低频表面粗糙度达到最小并且降低模糊度。确定去除量的计算算法如下：(1)确定经等离子体蚀刻的表面的最大粗糙度(“p”)和最小粗糙度(“v”)，r(p-v)；(2)设计抛光方法以利用精整型浆料(例如经过稀释的Glanzox)去除大约3r(p-v)至4r(p-v)；以及(3)常规的RCA类型的清洁。去除这种少量的硅通常不会降低晶片的平直度。
通常，在该抛光步骤中仅去除大约0.1微米至0.2微米的硅。例如可利用一种经过稀释氨水稳定的胶态硅石浆和常规的抛光设备在一个化学/机械抛光过程中进行所述精整抛光。一种优选的经过稀释氨水稳定的胶态硅石浆为Glanzox 3900，它是由Fujimi Incorporated of Aichi Pref.452，Japan出售的。Glanzox 3900中的二氧化硅含量在8％至10％之间并且其颗粒尺寸大约在0.025微米至0.035微米之间。
p+-型晶片的抛光时间通常为300秒，接着经历淬硬(quench)阶段。对于p--型晶片的精整抛光时间通常为240秒。在精整抛光后，可使基片经历一个适合的清洁工艺，例如使用一种标准清洁溶液，例如H2O-H2O2-NH4OH。
通过如上所述，可以看出，能够达到本发明的几个目的。
可在不脱离本发明的保护范围的基础上对上述半导体基片平整方法进行多种变型，上述说明书中所包含的内容应被解释为是说明性的而不是限定性的。

Claims (11)

1.一种利用等离子体辅助化学蚀刻技术降低具有正面和背面的半导体晶片的波纹性的方法，所述方法包括：
在晶片正面上的不连续位置处相对于一个除背面以外的参考平面测量初始高度，以产生一个独立于背面的晶片正面轮廓图；
根据一种所需的表面轮廓选择每一个不连续位置相对于所述参考平面的目标高度；
确定在晶片正面上的每一个所述不连续的点处被去除的原料量以将初始高度降至目标高度，所述确定的方式包括利用一种按照初始高度和目标高度起作用的计算方法并且计算关于晶片正面的停留时间相对于位置的图以确定等离子体电极必须对晶片正面进行蚀刻的时间长度；以及
根据停留时间相对于位置的图利用等离子体辅助化学蚀刻技术选择性地从晶片正面去除材料以使晶片正面成形到目标高度。
2.如权利要求1所述的方法，其特征在于，从晶片正面去除的材料在0.1微米至15微米之间。
3.一种利用等离子体辅助化学蚀刻技术降低具有正面和背面的半导体晶片的波纹性的方法，所述方法包括：
在晶片正面上的不连续位置处相对于一个参考平面测量初始高度，以产生一个独立于背面的晶片正面轮廓图；
根据在原料去除后所需的表面轮廓相对于所述参考平面选择每一个不连续位置的目标高度；
确定在晶片正面上的每一个所述不连续的点处被去除的原料量以将初始高度降至目标高度，所述确定的方式包括利用一种根据初始高度和目标高度起作用的计算方法并且计算关于晶片正面的停留时间相对于位置的图以确定等离子体电极必须对晶片正面进行蚀刻的时间长度；
根据停留时间相对于位置的图利用等离子体辅助化学蚀刻技术选择性地从晶片正面去除材料以使晶片正面成形到目标高度；
在晶片背面上的不连续位置处相对于一个参考平面测量初始高度，以产生一个独立于正面的晶片背面轮廓图；
根据在原料去除后所需的表面轮廓相对于所述参考平面选择每一个不连续位置的目标高度；
确定在晶片背面上的每一个所述不连续的点处被去除的原料量以将高度降至目标高度，所述确定的方式包括利用一种按照初始高度和目标高度起作用的计算方法并且计算关于晶片背面的停留时间相对于位置的图以确定等离子体电极必须对晶片背面进行蚀刻的时间长度；
根据停留时间相对于位置的图利用等离子体辅助化学蚀刻技术选择性地从晶片背面去除材料以使晶片背面成形到目标高度。
4.如权利要求1或3所述的方法，其特征在于，通过对表面轮廓数据进行数学建模以产生一个表示基本上平行于晶片的整体弯曲的表面的等式来确定所述目标表面高度。
5.一种利用等离子体辅助化学蚀刻技术降低具有正面和背面的半导体晶片的波纹性的方法，所述方法包括：
在晶片正面上的不连续位置处相对于一个参考平面测量初始高度，以产生一个独立于背面的晶片正面轮廓图；
根据在原料去除后所需的表面轮廓相对于所述参考平面选择每一个不连续位置的目标高度；
确定在晶片正面上的每一个所述不连续的点处被去除的原料量以将初始高度降至目标高度，所述确定的方式包括利用一种根据初始高度和目标高度起作用的计算方法并且计算关于晶片正面的停留时间相对于位置的图以确定等离子体电极必须对晶片正面进行蚀刻的时间长度；
根据停留时间相对于位置的图利用等离子体辅助化学蚀刻技术选择性地从晶片正面去除材料以将晶片正面平整至目标高度；
使用前面作为参考平面在晶片背面上的不连续位置处测量半导体晶片的厚度；
确定在晶片背面上的每一个所述不连续的点处被去除的原料量以将厚度降至目标厚度并且计算关于基片背面的停留时间相对于位置的图以确定等离子体电极必须对晶片背面进行蚀刻的时间长度；以及
根据停留时间相对于位置的图利用等离子体辅助化学蚀刻技术选择性地从基片正面去除材料以使将晶片背面相对于正面平整至所需厚度。
6.如权利要求3或5所述的方法，其特征在于，从晶片正面去除的材料在1微米至4微米之间。
7.如权利要求3或5所述的方法，其特征在于，从晶片背面去除的材料在1微米至4微米之间。
8.如权利要求1、3或5所述的方法，其特征在于，所述晶片是一种硅晶片。
9.如权利要求1、3或5所述的方法，其特征在于，接着对所述晶片进行精整抛光以从正面去除0.1微米至2微米之间的材料。
10.如权利要求1、3或5所述的方法，其特征在于，接着对所述晶片进行粗抛光以从表面去除5微米至15微米之间的材料。
11.如权利要求10所述的方法，其特征在于，接着对所述晶片进行精整抛光以从正面去除0.1微米至2微米之间的材料。
CN00811228A 1999-08-04 2000-07-19 用于降低半导体晶片中的波纹性的方法 Pending CN1367934A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/366,815 US6200908B1 (en) 1999-08-04 1999-08-04 Process for reducing waviness in semiconductor wafers
US09/366,815 1999-08-04

Publications (1)

Publication Number Publication Date
CN1367934A true CN1367934A (zh) 2002-09-04

Family

ID=23444651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00811228A Pending CN1367934A (zh) 1999-08-04 2000-07-19 用于降低半导体晶片中的波纹性的方法

Country Status (6)

Country Link
US (1) US6200908B1 (zh)
EP (1) EP1218932A1 (zh)
JP (1) JP2003506894A (zh)
KR (1) KR20020027519A (zh)
CN (1) CN1367934A (zh)
WO (1) WO2001011671A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107251422A (zh) * 2015-03-30 2017-10-13 京瓷株式会社 元件制造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3525836B2 (ja) * 1999-12-21 2004-05-10 三菱住友シリコン株式会社 高平坦度半導体ウェーハの製造方法及び高平坦度半導体ウェーハ
JP2002195819A (ja) * 2000-12-27 2002-07-10 Nikon Corp 形状測定方法、形状測定装置、露光方法、露光装置、及びデバイス製造方法
US7510664B2 (en) 2001-01-30 2009-03-31 Rapt Industries, Inc. Apparatus and method for atmospheric pressure reactive atom plasma processing for shaping of damage free surfaces
US7591957B2 (en) * 2001-01-30 2009-09-22 Rapt Industries, Inc. Method for atmospheric pressure reactive atom plasma processing for surface modification
JP2002231665A (ja) * 2001-02-06 2002-08-16 Sumitomo Metal Ind Ltd エピタキシャル膜付き半導体ウエーハの製造方法
JP4947754B2 (ja) 2001-03-27 2012-06-06 日本板硝子株式会社 情報記録媒体用基板及びその製造方法、情報記録媒体、並びにガラス素板
US6842659B2 (en) * 2001-08-24 2005-01-11 Applied Materials Inc. Method and apparatus for providing intra-tool monitoring and control
US6660177B2 (en) * 2001-11-07 2003-12-09 Rapt Industries Inc. Apparatus and method for reactive atom plasma processing for material deposition
US7416674B2 (en) * 2001-11-08 2008-08-26 Axsun Technologies, Inc. Method for fabricating micro optical elements using CMP
US20080011332A1 (en) * 2002-04-26 2008-01-17 Accretech Usa, Inc. Method and apparatus for cleaning a wafer substrate
US20080190558A1 (en) * 2002-04-26 2008-08-14 Accretech Usa, Inc. Wafer processing apparatus and method
US20080017316A1 (en) * 2002-04-26 2008-01-24 Accretech Usa, Inc. Clean ignition system for wafer substrate processing
JP4037197B2 (ja) * 2002-07-17 2008-01-23 富士フイルム株式会社 半導体撮像装置実装構造体の製造方法
US7371992B2 (en) 2003-03-07 2008-05-13 Rapt Industries, Inc. Method for non-contact cleaning of a surface
US7304263B2 (en) * 2003-08-14 2007-12-04 Rapt Industries, Inc. Systems and methods utilizing an aperture with a reactive atom plasma torch
US7297892B2 (en) * 2003-08-14 2007-11-20 Rapt Industries, Inc. Systems and methods for laser-assisted plasma processing
US7429544B2 (en) * 2004-04-16 2008-09-30 Owens Corning Intellectual Capital, Llc Coated facer
US8653409B1 (en) 2004-06-23 2014-02-18 Board Of Governors For Higher Education, State Of Rhode Island And Providence Plantations Selective surface smoothing using lasers
JP4820108B2 (ja) * 2005-04-25 2011-11-24 コマツＮｔｃ株式会社 半導体ウエーハの製造方法およびワークのスライス方法ならびにそれらに用いられるワイヤソー
KR100811101B1 (ko) * 2006-07-05 2008-03-06 인하대학교 산학협력단 박막표면 특성패턴의 웨이브릿 변환을 이용한 플라즈마공정감시방법
KR20100009625A (ko) * 2008-05-30 2010-01-28 캐논 아네르바 가부시키가이샤 규소 화합물 형성 방법 및 이의 시스템
NL2009962C2 (en) * 2012-12-11 2014-06-12 Draka Comteq Bv Method for activating an inner surface of a hollow glass substrate tube for the manufacturing of an optical fiber preform.
CN103484024B (zh) * 2013-09-13 2014-10-15 上海新安纳电子科技有限公司 一种二氧化硅介电材料用化学机械抛光液及其制备方法
CN115674003A (zh) * 2021-07-29 2023-02-03 环球晶圆股份有限公司 碳化硅晶片的加工方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202734A (en) 1981-06-09 1982-12-11 Matsushita Electric Ind Co Ltd Method and device for manufacturing of semiconductor
US4668366A (en) 1984-08-02 1987-05-26 The Perkin-Elmer Corporation Optical figuring by plasma assisted chemical transport and etching apparatus therefor
US4877479A (en) 1987-03-20 1989-10-31 University Of New Mexico Method and apparatus for ion deposition and etching
JPH04226031A (ja) 1990-05-18 1992-08-14 Fujitsu Ltd 半導体ウエハの製造方法および該ウエハから成る半導体装置の製造方法
US5254830A (en) 1991-05-07 1993-10-19 Hughes Aircraft Company System for removing material from semiconductor wafers using a contained plasma
US5290382A (en) 1991-12-13 1994-03-01 Hughes Aircraft Company Methods and apparatus for generating a plasma for "downstream" rapid shaping of surfaces of substrates and films
US5291415A (en) 1991-12-13 1994-03-01 Hughes Aircraft Company Method to determine tool paths for thinning and correcting errors in thickness profiles of films
US5336355A (en) 1991-12-13 1994-08-09 Hughes Aircraft Company Methods and apparatus for confinement of a plasma etch region for precision shaping of surfaces of substances and films
US5238532A (en) 1992-02-27 1993-08-24 Hughes Aircraft Company Method and apparatus for removal of subsurface damage in semiconductor materials by plasma etching
US5376224A (en) 1992-02-27 1994-12-27 Hughes Aircraft Company Method and apparatus for non-contact plasma polishing and smoothing of uniformly thinned substrates
US5292400A (en) 1992-03-23 1994-03-08 Hughes Aircraft Company Method and apparatus for producing variable spatial frequency control in plasma assisted chemical etching
JPH06140365A (ja) * 1992-10-23 1994-05-20 Shin Etsu Handotai Co Ltd Ｓｏｉ基板におけるｓｏｉ膜厚均一化方法
JP2554432B2 (ja) 1992-11-20 1996-11-13 住友シチックス株式会社 半導体ウエーハの外周面加工装置
US5491571A (en) 1993-01-19 1996-02-13 Hughes Aircraft Company Liquid crystal display including electrodes and driver devices integrally formed in monocrystalline semiconductor layer
US5382551A (en) * 1993-04-09 1995-01-17 Micron Semiconductor, Inc. Method for reducing the effects of semiconductor substrate deformities
IL109589A0 (en) 1993-05-14 1994-08-26 Hughes Aircraft Co Apparatus and method for performing high spatial resolution thin film layer thickness metrology
US5372674A (en) 1993-05-14 1994-12-13 Hughes Aircraft Company Electrode for use in a plasma assisted chemical etching process
US5474647A (en) 1993-11-15 1995-12-12 Hughes Aircraft Company Wafer flow architecture for production wafer processing
US5419803A (en) 1993-11-17 1995-05-30 Hughes Aircraft Company Method of planarizing microstructures
US5375064A (en) 1993-12-02 1994-12-20 Hughes Aircraft Company Method and apparatus for moving a material removal tool with low tool accelerations
EP0668614A3 (en) 1994-02-18 1996-03-27 Hughes Aircraft Co Method for improving the variation of the thickness of a wafer.
US5449638A (en) 1994-06-06 1995-09-12 United Microelectronics Corporation Process on thickness control for silicon-on-insulator technology
US5563709A (en) 1994-09-13 1996-10-08 Integrated Process Equipment Corp. Apparatus for measuring, thinning and flattening silicon structures
US5795493A (en) 1995-05-01 1998-08-18 Motorola, Inc. Laser assisted plasma chemical etching method
JP2891187B2 (ja) 1995-06-22 1999-05-17 信越半導体株式会社 ワイヤーソー装置及び切断方法
JP3169120B2 (ja) 1995-07-21 2001-05-21 信越半導体株式会社 半導体鏡面ウェーハの製造方法
JP3620554B2 (ja) 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
JP3252702B2 (ja) 1996-03-28 2002-02-04 信越半導体株式会社 気相エッチング工程を含む半導体単結晶鏡面ウエーハの製造方法およびこの方法で製造される半導体単結晶鏡面ウエーハ
KR20010029456A (ko) 1996-09-04 2001-04-06 시본드 엘.엘.씨 본딩된 반도체 기판에 대한 평탄화 공정
TW432518B (en) 1997-04-03 2001-05-01 Memc Electronic Materials Spa Flattening process for semiconductor wafers
MY133868A (en) 1997-04-03 2007-11-30 Memc Electronic Materials Flattening process for epitaxial semiconductor wafers
US5953578A (en) * 1998-09-08 1999-09-14 Winbond Electronics Corp. Global planarization method using plasma etching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107251422A (zh) * 2015-03-30 2017-10-13 京瓷株式会社 元件制造方法

Also Published As

Publication number Publication date
KR20020027519A (ko) 2002-04-13
JP2003506894A (ja) 2003-02-18
EP1218932A1 (en) 2002-07-03
US6200908B1 (en) 2001-03-13
WO2001011671A1 (en) 2001-02-15

Similar Documents

Publication Publication Date Title
CN1367934A (zh) 用于降低半导体晶片中的波纹性的方法
EP1335420B1 (en) Wafer shape evaluating method and device and device producing method, wafer and wafer selecting method
KR100792774B1 (ko) 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼
Pei A study on surface grinding of 300 mm silicon wafers
CN109968186B (zh) 基于光谱的化学机械抛光在线终点检测方法
US7767470B2 (en) Semiconductor wafers with highly precise edge profile and method for producing them
Wang et al. Research on the machinability of A-plane sapphire under diamond wire sawing in different sawing directions
CN1744285A (zh) 制造系统
KR20010075093A (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
CN86107119A (zh) 晶片的生产方法
US6074947A (en) Process for improving uniform thickness of semiconductor substrates using plasma assisted chemical etching
US6530822B1 (en) Method for controlling polishing time in chemical-mechanical polishing process
WO2006109502A1 (ja) 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法
Chidambaram et al. Fine grinding of silicon wafers: a mathematical model for the chuck shape
Li et al. Influence of acid slurries on surface quality of LBO crystal in fixed abrasive CMP
JP3884163B2 (ja) 半導体基板の表面形状計測装置及び半導体基板の表面形状判定方法
JP2004022676A (ja) 半導体ウエーハの加工方法及びプラズマエッチング装置
CN1545723A (zh) 半导体晶片
Sopori et al. Surface damage introduced by diamond wire sawing of Si wafers: Measuring in-depth and the lateral distributions for different cutting parameters
CN1649103A (zh) 半导体晶片的制造方法
Pei et al. Fine grinding of silicon wafers: grinding marks
Lu et al. Improving monocrystalline silicon surface quality with chemical mechanical polishing using the slurry with the additive of isopropanol
JP3525836B2 (ja) 高平坦度半導体ウェーハの製造方法及び高平坦度半導体ウェーハ
Liu et al. Fractal analysis on the surface topography of Monocrystalline silicon wafers sawn by diamond wire
CN118106825B (zh) 晶圆损伤层去除方法及设备

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication