JPH06140365A - Ｓｏｉ基板におけるｓｏｉ膜厚均一化方法 - Google Patents
Ｓｏｉ基板におけるｓｏｉ膜厚均一化方法Info
- Publication number
- JPH06140365A JPH06140365A JP4285784A JP28578492A JPH06140365A JP H06140365 A JPH06140365 A JP H06140365A JP 4285784 A JP4285784 A JP 4285784A JP 28578492 A JP28578492 A JP 28578492A JP H06140365 A JPH06140365 A JP H06140365A
- Authority
- JP
- Japan
- Prior art keywords
- film thickness
- soi
- soi substrate
- section
- optical fiber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 93
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 46
- 239000013307 optical fiber Substances 0.000 claims abstract description 43
- 238000001312 dry etching Methods 0.000 claims abstract description 37
- 238000011282 treatment Methods 0.000 claims abstract description 6
- 238000005305 interferometry Methods 0.000 claims description 8
- 239000006185 dispersion Substances 0.000 abstract 2
- 230000003595 spectral effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 112
- 238000012545 processing Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 8
- 239000012495 reaction gas Substances 0.000 description 8
- 238000005259 measurement Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
- G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
- G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
- G01B11/0683—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating measurement during deposition or removal of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- ing And Chemical Polishing (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 ＳＯＩ膜厚が１μｍ以上１０μｍ以下のＳＯ
Ｉ基板においても、ＳＯＩ膜厚のバラツキを基板全面に
亘って±０．３μｍ以下に抑えることができるＳＯＩ基
板におけるＳＯＩ膜厚均一化方法を提供すること。 【構成】 ＳＯＩ基板１１面内を複数に区画し、光ファ
イバー３０を用いた分光干渉法によってＳＯＩ基板の各
区画Ｗｉ（ｉ＝１〜ｎ）毎にＳＯＩ膜厚を測定しなが
ら、同時にドライエッチング装置４０によってＳＯＩ膜
を所定厚さになるまでエッチング処理することによっ
て、ＳＯＩ膜厚が所望の値及びバラツキ（±０．３μ
ｍ）以下となるようにする（第１実施例）。
Ｉ基板においても、ＳＯＩ膜厚のバラツキを基板全面に
亘って±０．３μｍ以下に抑えることができるＳＯＩ基
板におけるＳＯＩ膜厚均一化方法を提供すること。 【構成】 ＳＯＩ基板１１面内を複数に区画し、光ファ
イバー３０を用いた分光干渉法によってＳＯＩ基板の各
区画Ｗｉ（ｉ＝１〜ｎ）毎にＳＯＩ膜厚を測定しなが
ら、同時にドライエッチング装置４０によってＳＯＩ膜
を所定厚さになるまでエッチング処理することによっ
て、ＳＯＩ膜厚が所望の値及びバラツキ（±０．３μ
ｍ）以下となるようにする（第１実施例）。
Description
【０００１】
【産業上の利用分野】本発明は、ＳＯＩ膜厚をＳＯＩ基
板全面に亘って均一化する方法に関する。
板全面に亘って均一化する方法に関する。
【０００２】
【従来の技術】従来、誘電体基板上に１μｍ以上の厚さ
を有する単結晶半導体薄膜を形成する方法としては、単
結晶サファイア基板上に単結晶シリコン膜等をエピタキ
シャル成長させる技術が良く知られているが、この技術
においては、誘電体基板と気相成長されるシリコン単結
晶との間に格子定数の不一致があるため、シリコン気相
成長層に多数の結晶欠陥が発生し、このために該技術は
実用性に乏しい。
を有する単結晶半導体薄膜を形成する方法としては、単
結晶サファイア基板上に単結晶シリコン膜等をエピタキ
シャル成長させる技術が良く知られているが、この技術
においては、誘電体基板と気相成長されるシリコン単結
晶との間に格子定数の不一致があるため、シリコン気相
成長層に多数の結晶欠陥が発生し、このために該技術は
実用性に乏しい。
【０００３】そこで、近年、ＳＯＩ（ Si On Insulato
r）構造の接合ウエーハ（以下、ＳＯＩ基板と称す）が
特に注目されるに至った。このＳＯＩ基板は、例えば２
枚の半導体基板の少なくとも一方を酸化処理してその基
板の少なくとも一方の表面に酸化膜を形成し、これら２
枚の半導体基板を前記酸化膜が中間層になるようにして
重ね合わせた後、これらを所定温度に加熱して接着し、
その一方の半導体基板を平面研削した後、更に研磨して
これを薄膜化し、単結晶シリコン薄膜（以下、ＳＯＩ膜
と称す）とすることによって得られる。
r）構造の接合ウエーハ（以下、ＳＯＩ基板と称す）が
特に注目されるに至った。このＳＯＩ基板は、例えば２
枚の半導体基板の少なくとも一方を酸化処理してその基
板の少なくとも一方の表面に酸化膜を形成し、これら２
枚の半導体基板を前記酸化膜が中間層になるようにして
重ね合わせた後、これらを所定温度に加熱して接着し、
その一方の半導体基板を平面研削した後、更に研磨して
これを薄膜化し、単結晶シリコン薄膜（以下、ＳＯＩ膜
と称す）とすることによって得られる。
【０００４】ところで、厚さが５μｍ以上の比較的厚い
ＳＯＩ膜であっても、その厚さのバラツキが可能な限り
小さいこと（具体的には、±０．３μｍ以下）が望まれ
ている。
ＳＯＩ膜であっても、その厚さのバラツキが可能な限り
小さいこと（具体的には、±０．３μｍ以下）が望まれ
ている。
【０００５】
【発明が解決しようとする課題】しかしながら、現行の
研磨における管理方法の下では、ＳＯＩ膜厚の均一化に
は限界があり、ＳＯＩ膜厚をバラツキ±０．３μｍ以下
に抑えて均一化することは困難であった。
研磨における管理方法の下では、ＳＯＩ膜厚の均一化に
は限界があり、ＳＯＩ膜厚をバラツキ±０．３μｍ以下
に抑えて均一化することは困難であった。
【０００６】本発明は上記問題に鑑みてなされたもの
で、その目的とする処は、ＳＯＩ膜厚が１μｍ以上１０
μｍ以下のＳＯＩ基板においても、ＳＯＩ膜厚のバラツ
キを基板全面に亘って±０．３μｍ以下に抑えることが
できるＳＯＩ基板におけるＳＯＩ膜厚均一化方法を提供
することにある。
で、その目的とする処は、ＳＯＩ膜厚が１μｍ以上１０
μｍ以下のＳＯＩ基板においても、ＳＯＩ膜厚のバラツ
キを基板全面に亘って±０．３μｍ以下に抑えることが
できるＳＯＩ基板におけるＳＯＩ膜厚均一化方法を提供
することにある。
【０００７】
【課題を解決するための手段】上記目的を達成すべく本
発明は、ＳＯＩ基板面内を複数に区画し、光ファイバー
を用いた可視光分光干渉法によって各区画毎にＳＯＩ膜
厚を測定しながら、同時にドライエッチング装置によっ
てＳＯＩ膜を所定厚さになるまでエッチング処理するこ
とをその特徴とする。
発明は、ＳＯＩ基板面内を複数に区画し、光ファイバー
を用いた可視光分光干渉法によって各区画毎にＳＯＩ膜
厚を測定しながら、同時にドライエッチング装置によっ
てＳＯＩ膜を所定厚さになるまでエッチング処理するこ
とをその特徴とする。
【０００８】
【作用】本発明によれば、ＳＯＩ基板の各区画毎にＳＯ
Ｉ膜厚を測定しながら、これと同時にエッチング処理を
行なうという作業が全区画に対して連続的になされるた
め、ＳＯＩ膜厚が均一化されてそのバラツキが±０．３
μｍ以下に抑えられる。
Ｉ膜厚を測定しながら、これと同時にエッチング処理を
行なうという作業が全区画に対して連続的になされるた
め、ＳＯＩ膜厚が均一化されてそのバラツキが±０．３
μｍ以下に抑えられる。
【０００９】又、本発明によれば、ＳＯＩ膜厚を単独で
測定する時間を省くことができるため、１枚のＳＯＩ基
板の処理時間を短縮することができる。
測定する時間を省くことができるため、１枚のＳＯＩ基
板の処理時間を短縮することができる。
【００１０】
【実施例】［第１実施例］以下に本発明の第１実施例を
添付図面に基づいて説明する。
添付図面に基づいて説明する。
【００１１】本実施例においては、図１に示すように、
先ずＳＯＩ基板１１が複数の区画Ｗ１，Ｗ２…Ｗｎに分
割され、該ＳＯＩ基板１１は図２に示すように反応室２
０内にセットされ、光ファイバー３０を用いた可視光分
光干渉法によって各区画Ｗ１，Ｗ２…Ｗｎ毎にＳＯＩ膜
厚が測定されながら、同時にドライエッチング装置４０
によってエッチング処理が施される。
先ずＳＯＩ基板１１が複数の区画Ｗ１，Ｗ２…Ｗｎに分
割され、該ＳＯＩ基板１１は図２に示すように反応室２
０内にセットされ、光ファイバー３０を用いた可視光分
光干渉法によって各区画Ｗ１，Ｗ２…Ｗｎ毎にＳＯＩ膜
厚が測定されながら、同時にドライエッチング装置４０
によってエッチング処理が施される。
【００１２】上記ドライエッチング装置４０は、８×８
〜１４×１４ｍｍ2 の方形領域のみをエッチング可能な
装置であって、これは四角柱状の上部電極４１と円板状
の下部電極４２及び両電極４１，４２に接続された高周
波電源４３を含んで構成されており、下部電極４２はＸ
−Ｙ平面（水平面）内を移動し得るＸ−Ｙテーブル５０
上に固定されている。又、上部電極４１には前記光ファ
イバー３０が埋め込まれて固定されており、該光ファイ
バー３０は上部電極４１の下面からＳＯＩ基板１１の上
面に向かって開口している。
〜１４×１４ｍｍ2 の方形領域のみをエッチング可能な
装置であって、これは四角柱状の上部電極４１と円板状
の下部電極４２及び両電極４１，４２に接続された高周
波電源４３を含んで構成されており、下部電極４２はＸ
−Ｙ平面（水平面）内を移動し得るＸ−Ｙテーブル５０
上に固定されている。又、上部電極４１には前記光ファ
イバー３０が埋め込まれて固定されており、該光ファイ
バー３０は上部電極４１の下面からＳＯＩ基板１１の上
面に向かって開口している。
【００１３】而して、図２に示すように、ＳＯＩ基板１
１が反応室２０内の下部電極４２上に固定され、反応室
２０内には反応ガス（ＳＦ6 ／Ｏ2 ガス）が供給され
る。
１が反応室２０内の下部電極４２上に固定され、反応室
２０内には反応ガス（ＳＦ6 ／Ｏ2 ガス）が供給され
る。
【００１４】その後、Ｘ−Ｙテーブル５０が駆動されて
ドライエッチング装置４０の上部電極４１及び該上部電
極４１に埋め込まれた光ファイバー３０がＳＯＩ基板１
１上を区画Ｗ１，Ｗ２…Ｗｎの順に間欠的に移動する
が、各区画Ｗ１，Ｗ２…Ｗｎにおいては、光ファイバー
３０を用いた可視光分光干渉法によってＳＯＩ膜厚が測
定されながら、同時にドライエッチング装置４０による
エッチング処理が施され、ＳＯＩ膜厚を確認しながら、
これが所望値になるまでエッチング処理が続けられる。
尚、ここで使用されるドライエッチング装置４０は、高
周波プラズマを応用したエッチング装置である。
ドライエッチング装置４０の上部電極４１及び該上部電
極４１に埋め込まれた光ファイバー３０がＳＯＩ基板１
１上を区画Ｗ１，Ｗ２…Ｗｎの順に間欠的に移動する
が、各区画Ｗ１，Ｗ２…Ｗｎにおいては、光ファイバー
３０を用いた可視光分光干渉法によってＳＯＩ膜厚が測
定されながら、同時にドライエッチング装置４０による
エッチング処理が施され、ＳＯＩ膜厚を確認しながら、
これが所望値になるまでエッチング処理が続けられる。
尚、ここで使用されるドライエッチング装置４０は、高
周波プラズマを応用したエッチング装置である。
【００１５】そして、或る区画（例えば、Ｗ１）につい
ての上記処理（ＳＯＩ膜厚を測定しながらのエッチング
処理）が終了すると、次の区画（Ｗ２）について同様の
処理がなされ、これらの処理が全区画Ｗ１〜Ｗｎに対し
て行なわれると、ＳＯＩ膜厚は所望の値及び所望のバラ
ツキ（±０．３μｍ）以下となってＳＯＩ基板１１の全
面に亘って均一化される。
ての上記処理（ＳＯＩ膜厚を測定しながらのエッチング
処理）が終了すると、次の区画（Ｗ２）について同様の
処理がなされ、これらの処理が全区画Ｗ１〜Ｗｎに対し
て行なわれると、ＳＯＩ膜厚は所望の値及び所望のバラ
ツキ（±０．３μｍ）以下となってＳＯＩ基板１１の全
面に亘って均一化される。
【００１６】以上のように、本発明によれば、ＳＯＩ基
板１１の各区画Ｗ１，Ｗ２…Ｗｎ毎にＳＯＩ膜厚を測定
しながら、その値が所望値になるまでＳＯＩ膜がエッチ
ング処理されるため、前述のようにＳＯＩ膜厚が均一化
されると共に、ＳＯＩ膜厚を単独で測定する時間が省か
れ、１枚のＳＯＩ基板１１の処理時間が短縮されて効率
化が図られる。
板１１の各区画Ｗ１，Ｗ２…Ｗｎ毎にＳＯＩ膜厚を測定
しながら、その値が所望値になるまでＳＯＩ膜がエッチ
ング処理されるため、前述のようにＳＯＩ膜厚が均一化
されると共に、ＳＯＩ膜厚を単独で測定する時間が省か
れ、１枚のＳＯＩ基板１１の処理時間が短縮されて効率
化が図られる。
【００１７】＜具体例＞ここで、具体例について説明す
る。
る。
【００１８】ＳＯＩ膜厚の所望値が８．０μｍである場
合、５”Ｎ型＜１００＞、中央の厚さが９．３μｍであ
るＳＯＩ膜を有するＳＯＩ基板に対して第１実施例方法
を適用した。
合、５”Ｎ型＜１００＞、中央の厚さが９．３μｍであ
るＳＯＩ膜を有するＳＯＩ基板に対して第１実施例方法
を適用した。
【００１９】先ず、ＳＯＩ基板を全面に亘って１２ｍｍ
方眼に区画し、上部電極に埋め込まれた直径３ｍｍφの
光ファイバーを用いた可視光分光干渉法によって各区画
毎にＳＯＩ膜をその膜厚が所望の値になるまでエッチン
グして薄層化した。エッチング処理中、低波長可視光及
び紫外光が発生するが、これらの光の影響を避けるため
に、膜厚測定はフィルターによって波長５００ｎｍ以上
の光のみを利用して行なった。
方眼に区画し、上部電極に埋め込まれた直径３ｍｍφの
光ファイバーを用いた可視光分光干渉法によって各区画
毎にＳＯＩ膜をその膜厚が所望の値になるまでエッチン
グして薄層化した。エッチング処理中、低波長可視光及
び紫外光が発生するが、これらの光の影響を避けるため
に、膜厚測定はフィルターによって波長５００ｎｍ以上
の光のみを利用して行なった。
【００２０】尚、エッチング処理には、８×８ｍｍ2 の
上部電極と直径２００ｍｍφの下部電極を用い、両者の
間隔を８ｍｍ、上部電極とＳＯＩ基板との距離を７ｍｍ
にそれぞれ設定し、反応室内に反応ガス（ＳＦ6 ／Ｏ2
ガス）を４５／５ｃｃ／ｍｉｎの割合で供給しながら、
両電極に周波数１３．５６ＭＨｚ、電力０．２５Ｗの高
周波電圧を印加した。このとき、電極下部のＳＯＩ膜は
１２×１２ｍｍ2 の略方形の領域でエッチングを受け
た。又、ＳＯＩ膜の深さ方向のエッチング速度は０．０
６μｍ／ｍｉｎであった。
上部電極と直径２００ｍｍφの下部電極を用い、両者の
間隔を８ｍｍ、上部電極とＳＯＩ基板との距離を７ｍｍ
にそれぞれ設定し、反応室内に反応ガス（ＳＦ6 ／Ｏ2
ガス）を４５／５ｃｃ／ｍｉｎの割合で供給しながら、
両電極に周波数１３．５６ＭＨｚ、電力０．２５Ｗの高
周波電圧を印加した。このとき、電極下部のＳＯＩ膜は
１２×１２ｍｍ2 の略方形の領域でエッチングを受け
た。又、ＳＯＩ膜の深さ方向のエッチング速度は０．０
６μｍ／ｍｉｎであった。
【００２１】而して、エッチング後のＳＯＩ膜厚分布と
しては、８．２±０．２９μｍという結果が得られ、Ｓ
ＯＩ膜厚はそのバラツキが±０．３μｍ以下に抑えられ
て均一化された。 ［第２実施例］次に、本発明の第２実施例を図３及び図
４に基づいて説明する。
しては、８．２±０．２９μｍという結果が得られ、Ｓ
ＯＩ膜厚はそのバラツキが±０．３μｍ以下に抑えられ
て均一化された。 ［第２実施例］次に、本発明の第２実施例を図３及び図
４に基づいて説明する。
【００２２】前記第１実施例においては、或る区画Ｗｉ
（ｉ番目の区画）のＳＯＩ膜厚を測定しながら、同時に
その区画Ｗｉをエッチング処理したが、本実施例方法
は、或る区画ＷｉのＳＯＩ膜厚を測定しながら、これに
隣接する区画（既に膜厚が測定された区画）Ｗｉ−１の
ＳＯＩ膜を膜厚測定値に基づいてエッチング処理する方
法である。
（ｉ番目の区画）のＳＯＩ膜厚を測定しながら、同時に
その区画Ｗｉをエッチング処理したが、本実施例方法
は、或る区画ＷｉのＳＯＩ膜厚を測定しながら、これに
隣接する区画（既に膜厚が測定された区画）Ｗｉ−１の
ＳＯＩ膜を膜厚測定値に基づいてエッチング処理する方
法である。
【００２３】即ち、本実施例においては、前記第１実施
例と同様に、先ずＳＯＩ基板１１が図３に示すように複
数の区画Ｗ１，Ｗ２…Ｗｎに分割される。そして、この
ＳＯＩ基板１１は図４に示すように反応室２０内にセッ
トされ、光ファイバー３０を用いた可視光分光干渉法に
よって先ず区画Ｗ１においてＳＯＩ膜厚が測定される。
次に、区画Ｗ２においてＳＯＩ膜厚が測定されると同時
に、既にＳＯＩ膜厚が測定された区画Ｗ１がドライエッ
チング装置４０によってエッチング処理される。
例と同様に、先ずＳＯＩ基板１１が図３に示すように複
数の区画Ｗ１，Ｗ２…Ｗｎに分割される。そして、この
ＳＯＩ基板１１は図４に示すように反応室２０内にセッ
トされ、光ファイバー３０を用いた可視光分光干渉法に
よって先ず区画Ｗ１においてＳＯＩ膜厚が測定される。
次に、区画Ｗ２においてＳＯＩ膜厚が測定されると同時
に、既にＳＯＩ膜厚が測定された区画Ｗ１がドライエッ
チング装置４０によってエッチング処理される。
【００２４】以下同様にして、Ｗｉをｉ番目の区画とす
ると、区画ＷｉでＳＯＩ膜厚が測定されながら、同時に
区画Ｗｉ−１においてエッチング処理が施される。但
し、エッチング処理はＳＯＩ基板１１において各行毎に
行なわれる。従って、例えば図３において１行目の端に
位置する区画Ｗ５についてエッチングがなされていると
き、次の２行目の区画Ｗ６についての膜厚測定は行なわ
れず、区画Ｗ５についてのエッチング処理が終了した後
に行を変えて２行目の区画Ｗ６についての膜厚測定がな
され、以後、区画Ｗ７についての膜厚測定と同時に区画
Ｗ６についてのエッチング処理がなされる。
ると、区画ＷｉでＳＯＩ膜厚が測定されながら、同時に
区画Ｗｉ−１においてエッチング処理が施される。但
し、エッチング処理はＳＯＩ基板１１において各行毎に
行なわれる。従って、例えば図３において１行目の端に
位置する区画Ｗ５についてエッチングがなされていると
き、次の２行目の区画Ｗ６についての膜厚測定は行なわ
れず、区画Ｗ５についてのエッチング処理が終了した後
に行を変えて２行目の区画Ｗ６についての膜厚測定がな
され、以後、区画Ｗ７についての膜厚測定と同時に区画
Ｗ６についてのエッチング処理がなされる。
【００２５】上記ドライエッチング装置４０は、８×８
〜１４×１４ｍｍ2 の方形領域のみをエッチング可能な
装置であって、これは四角柱状の上部電極４１と円板状
の下部電極４２及び両電極４１，４２に接続された高周
波電源４３を含んで構成されており、下部電極４２はＸ
−Ｙ平面（水平面）内を移動し得るＸ−Ｙテーブル５０
上に固定されている。又、上部電極４１の中心線より１
区画（ＳＯＩ基板１１の１区画（図３参照））の長さ分
だけ離れた位置には前記光ファイバー３０が固定されて
おり、該光ファイバー３０はＳＯＩ基板１１の上方３ｍ
ｍ位置でＳＯＩ基板１１の上面に向かって開口してい
る。
〜１４×１４ｍｍ2 の方形領域のみをエッチング可能な
装置であって、これは四角柱状の上部電極４１と円板状
の下部電極４２及び両電極４１，４２に接続された高周
波電源４３を含んで構成されており、下部電極４２はＸ
−Ｙ平面（水平面）内を移動し得るＸ−Ｙテーブル５０
上に固定されている。又、上部電極４１の中心線より１
区画（ＳＯＩ基板１１の１区画（図３参照））の長さ分
だけ離れた位置には前記光ファイバー３０が固定されて
おり、該光ファイバー３０はＳＯＩ基板１１の上方３ｍ
ｍ位置でＳＯＩ基板１１の上面に向かって開口してい
る。
【００２６】而して、図４に示すように、ＳＯＩ基板１
１が反応室２０内の下部電極４２上に固定され、反応室
２０内には反応ガス（ＳＦ6 ／Ｏ2 ガス）が供給され
る。
１が反応室２０内の下部電極４２上に固定され、反応室
２０内には反応ガス（ＳＦ6 ／Ｏ2 ガス）が供給され
る。
【００２７】その後、Ｘ−Ｙテーブル５０が駆動されて
ドライエッチング装置４０の上部電極４１と光ファイバ
ー３０がＳＯＩ基板１１上を区画Ｗ１，Ｗ２…Ｗｎの順
に間欠的に移動するが、各区画Ｗｉにおいて光ファイバ
ー３０を用いた可視光分光干渉法によってＳＯＩ膜厚が
測定されながら、区画Ｗｉに隣接する区画Ｗｉ−１にお
いて同時にドライエッチング装置４０によるエッチング
処理が施され、これらの処理が全区画Ｗ１〜Ｗｎに対し
て行なわれると、ＳＯＩ膜厚は所望の値及び所望のバラ
ツキ（±０．３μｍ）以下となってＳＯＩ基板１１の全
面に亘って均一化される。
ドライエッチング装置４０の上部電極４１と光ファイバ
ー３０がＳＯＩ基板１１上を区画Ｗ１，Ｗ２…Ｗｎの順
に間欠的に移動するが、各区画Ｗｉにおいて光ファイバ
ー３０を用いた可視光分光干渉法によってＳＯＩ膜厚が
測定されながら、区画Ｗｉに隣接する区画Ｗｉ−１にお
いて同時にドライエッチング装置４０によるエッチング
処理が施され、これらの処理が全区画Ｗ１〜Ｗｎに対し
て行なわれると、ＳＯＩ膜厚は所望の値及び所望のバラ
ツキ（±０．３μｍ）以下となってＳＯＩ基板１１の全
面に亘って均一化される。
【００２８】以上のように、本実施例によれば、ＳＯＩ
基板１１の各区画ＷｉのＳＯＩ膜厚を測定しながら、こ
れに隣接する区画Ｗｉ−１がエッチング処理されるた
め、前述のようにＳＯＩ膜厚が均一化されると共に、Ｓ
ＯＩ膜厚を単独で測定する時間が省かれ、１枚のＳＯＩ
基板１１の処理時間が短縮されて効率化が図られる。
基板１１の各区画ＷｉのＳＯＩ膜厚を測定しながら、こ
れに隣接する区画Ｗｉ−１がエッチング処理されるた
め、前述のようにＳＯＩ膜厚が均一化されると共に、Ｓ
ＯＩ膜厚を単独で測定する時間が省かれ、１枚のＳＯＩ
基板１１の処理時間が短縮されて効率化が図られる。
【００２９】＜具体例＞ここで、具体例について説明す
る。
る。
【００３０】ＳＯＩ膜厚の所望値が８．０μｍである場
合、５”Ｎ型＜１００＞、中央の厚さが９．３μｍであ
るＳＯＩ膜を有するＳＯＩ基板に対して本実施例方法を
適用した。
合、５”Ｎ型＜１００＞、中央の厚さが９．３μｍであ
るＳＯＩ膜を有するＳＯＩ基板に対して本実施例方法を
適用した。
【００３１】先ず、ＳＯＩ基板を全面に亘って１２ｍｍ
方眼に区画し、上部電極の中心線より１２ｍｍ離れた位
置に固定された直径３ｍｍφの光ファイバーを用い、可
視光分光干渉法によって各区画のＳＯＩ膜を測定しなが
ら、測定中の区画に隣接する区画（既にＳＯＩ膜厚の測
定の終了した区画）についてのエッチングを実施してＳ
ＯＩ膜を薄層化した。エッチング処理中、低波長可視光
及び紫外光が発生するが、これらの光の影響を避けるた
めに、膜厚測定はフィルターによって波長５００ｎｍ以
上の光のみを利用して行なった。
方眼に区画し、上部電極の中心線より１２ｍｍ離れた位
置に固定された直径３ｍｍφの光ファイバーを用い、可
視光分光干渉法によって各区画のＳＯＩ膜を測定しなが
ら、測定中の区画に隣接する区画（既にＳＯＩ膜厚の測
定の終了した区画）についてのエッチングを実施してＳ
ＯＩ膜を薄層化した。エッチング処理中、低波長可視光
及び紫外光が発生するが、これらの光の影響を避けるた
めに、膜厚測定はフィルターによって波長５００ｎｍ以
上の光のみを利用して行なった。
【００３２】尚、エッチング処理には、８×８ｍｍ2 の
上部電極と直径２００ｍｍφの下部電極を用い、両者の
間隔を８ｍｍ、上部電極とＳＯＩ基板との距離を７ｍｍ
にそれぞれ設定し、反応室内に反応ガス（ＳＦ6 ／Ｏ2
ガス）を４５／５ｃｃ／ｍｉｎの割合で供給しながら、
両電極に周波数１３．５６ＭＨｚ、電力０．２５Ｗの高
周波電圧を印加した。このとき、電極下部のＳＯＩ膜は
１２×１２ｍｍ2 の略方形の領域でエッチングを受け
た。又、ＳＯＩ膜の深さ方向のエッチング速度は０．０
６μｍ／ｍｉｎであった。
上部電極と直径２００ｍｍφの下部電極を用い、両者の
間隔を８ｍｍ、上部電極とＳＯＩ基板との距離を７ｍｍ
にそれぞれ設定し、反応室内に反応ガス（ＳＦ6 ／Ｏ2
ガス）を４５／５ｃｃ／ｍｉｎの割合で供給しながら、
両電極に周波数１３．５６ＭＨｚ、電力０．２５Ｗの高
周波電圧を印加した。このとき、電極下部のＳＯＩ膜は
１２×１２ｍｍ2 の略方形の領域でエッチングを受け
た。又、ＳＯＩ膜の深さ方向のエッチング速度は０．０
６μｍ／ｍｉｎであった。
【００３３】而して、エッチング後のＳＯＩ膜厚分布と
しては、８．１±０．２５μｍという結果が得られ、Ｓ
ＯＩ膜厚はそのバラツキが±０．３μｍ以下に抑えられ
て均一化された。 ［第３実施例］次に、本発明の第３実施例を添付図面に
基づいて説明する。
しては、８．１±０．２５μｍという結果が得られ、Ｓ
ＯＩ膜厚はそのバラツキが±０．３μｍ以下に抑えられ
て均一化された。 ［第３実施例］次に、本発明の第３実施例を添付図面に
基づいて説明する。
【００３４】前記第１、第２実施例では、光ファイバー
をＳＯＩ基板の各区画間を間欠的に移動させて各区画毎
のＳＯＩ膜厚を測定したが、本実施例では、光ファイバ
ー及びドライエッチング装置はＳＯＩ基板上を所定の速
度で連続的に走査し、その過程でＳＯＩ膜厚が所定の時
間間隔で測定されると共に、ドライエッチング装置は膜
厚が現在測定されている領域をエッチング処理する。
をＳＯＩ基板の各区画間を間欠的に移動させて各区画毎
のＳＯＩ膜厚を測定したが、本実施例では、光ファイバ
ー及びドライエッチング装置はＳＯＩ基板上を所定の速
度で連続的に走査し、その過程でＳＯＩ膜厚が所定の時
間間隔で測定されると共に、ドライエッチング装置は膜
厚が現在測定されている領域をエッチング処理する。
【００３５】即ち、本実施例においては、図５に示すよ
うに、ＳＯＩ基板１１が複数の区画Ｗ１，Ｗ２…Ｗｎに
分割され、該ＳＯＩ基板１１は図２に示すように反応室
２０内にセットされ、光ファイバー３０を用いた可視光
分光干渉法によって各区画Ｗ１，Ｗ２…Ｗｎ毎にＳＯＩ
膜厚が所定の時間間隔（タイミング）で測定されなが
ら、同時にドライエッチング装置４０によってその測定
されている領域がエッチング処理される。
うに、ＳＯＩ基板１１が複数の区画Ｗ１，Ｗ２…Ｗｎに
分割され、該ＳＯＩ基板１１は図２に示すように反応室
２０内にセットされ、光ファイバー３０を用いた可視光
分光干渉法によって各区画Ｗ１，Ｗ２…Ｗｎ毎にＳＯＩ
膜厚が所定の時間間隔（タイミング）で測定されなが
ら、同時にドライエッチング装置４０によってその測定
されている領域がエッチング処理される。
【００３６】上記ドライエッチング装置４０は、８〜１
４ｍｍφの領域のみをエッチング可能な装置であって、
これは図２に示すように円柱状の上部電極４１と円板状
の下部電極４２及び両電極４１，４２に接続された高周
波電源４３を含んで構成されており、下部電極４２はＸ
−Ｙ平面（水平面）内を移動し得るＸ−Ｙテーブル５０
上に固定されている。又、上部電極４１には前記光ファ
イバー３０が埋め込まれて固定されており、該光ファイ
バー３０は上部電極４１の下面からＳＯＩ基板１１の上
面に向かって開口している。
４ｍｍφの領域のみをエッチング可能な装置であって、
これは図２に示すように円柱状の上部電極４１と円板状
の下部電極４２及び両電極４１，４２に接続された高周
波電源４３を含んで構成されており、下部電極４２はＸ
−Ｙ平面（水平面）内を移動し得るＸ−Ｙテーブル５０
上に固定されている。又、上部電極４１には前記光ファ
イバー３０が埋め込まれて固定されており、該光ファイ
バー３０は上部電極４１の下面からＳＯＩ基板１１の上
面に向かって開口している。
【００３７】而して、図２に示すように、ＳＯＩ基板１
１が反応室２０内の下部電極４２上に固定され、反応室
２０内には反応ガス（ＳＦ6 ／Ｏ2 ガス）が供給され
る。その後、Ｘ−Ｙテーブル５０が駆動されてドライエ
ッチング装置４０の上部電極４１及び該上部電極４１に
埋め込まれた光ファイバー３０がＳＯＩ基板１１上を区
画Ｗ１，Ｗ２…Ｗｎの順に連続的に走査され、光ファイ
バー３０を用いた可視光分光干渉法によってＳＯＩ膜厚
が所定の時間間隔で測定されながら、同時にドライエッ
チング装置４０によって現在測定されている領域がエッ
チング処理される。尚、ＳＯＩ膜厚の測定は３〜６０ｓ
ｅｃ毎に１回行なわれ、その都度走査速度の見直しが行
なわれる。
１が反応室２０内の下部電極４２上に固定され、反応室
２０内には反応ガス（ＳＦ6 ／Ｏ2 ガス）が供給され
る。その後、Ｘ−Ｙテーブル５０が駆動されてドライエ
ッチング装置４０の上部電極４１及び該上部電極４１に
埋め込まれた光ファイバー３０がＳＯＩ基板１１上を区
画Ｗ１，Ｗ２…Ｗｎの順に連続的に走査され、光ファイ
バー３０を用いた可視光分光干渉法によってＳＯＩ膜厚
が所定の時間間隔で測定されながら、同時にドライエッ
チング装置４０によって現在測定されている領域がエッ
チング処理される。尚、ＳＯＩ膜厚の測定は３〜６０ｓ
ｅｃ毎に１回行なわれ、その都度走査速度の見直しが行
なわれる。
【００３８】而して、本実施例によれば、ＳＯＩ基板１
１のＳＯＩ膜厚が所定の時間間隔で測定されながら、膜
厚が現在測定されている領域が同時にエッチング処理さ
れるため、ＳＯＩ膜厚が均一化されると共に、ＳＯＩ膜
厚を単独で測定する時間が省かれ、１枚のＳＯＩ基板１
１の処理時間が短縮されて効率化が図られる。
１のＳＯＩ膜厚が所定の時間間隔で測定されながら、膜
厚が現在測定されている領域が同時にエッチング処理さ
れるため、ＳＯＩ膜厚が均一化されると共に、ＳＯＩ膜
厚を単独で測定する時間が省かれ、１枚のＳＯＩ基板１
１の処理時間が短縮されて効率化が図られる。
【００３９】＜具体例＞ここで、具体例について説明す
る。
る。
【００４０】ＳＯＩ膜厚の所望値が８．０μｍである場
合、５”Ｎ型＜１００＞、中央の厚さが９．３μｍであ
るＳＯＩ膜を有するＳＯＩ基板に対して本実施例方法を
適用した。
合、５”Ｎ型＜１００＞、中央の厚さが９．３μｍであ
るＳＯＩ膜を有するＳＯＩ基板に対して本実施例方法を
適用した。
【００４１】先ず、ＳＯＩ基板を図５に示すように１２
ｍｍ幅に区画し、直径３ｍｍφの光ファイバーと直径８
ｍｍφの上部電極でＳＯＩ基板上を連続的に走査しなが
ら可視光分光干渉法によってＳＯＩ膜厚を１０ｓｅｃに
１回の割合で測定すると同時に、測定されている領域を
エッチング処理した。エッチング処理中、低波長可視光
及び紫外光が発生するが、これらの光の影響を避けるた
めに、膜厚測定はフィルターによって波長５００ｎｍ以
上の光のみを利用して行なった。
ｍｍ幅に区画し、直径３ｍｍφの光ファイバーと直径８
ｍｍφの上部電極でＳＯＩ基板上を連続的に走査しなが
ら可視光分光干渉法によってＳＯＩ膜厚を１０ｓｅｃに
１回の割合で測定すると同時に、測定されている領域を
エッチング処理した。エッチング処理中、低波長可視光
及び紫外光が発生するが、これらの光の影響を避けるた
めに、膜厚測定はフィルターによって波長５００ｎｍ以
上の光のみを利用して行なった。
【００４２】尚、エッチング処理には、直径８ｍｍφの
前記上部電極と直径２００ｍｍφの下部電極を用い、両
者の間隔を８ｍｍ、上部電極とＳＯＩ基板との距離を７
ｍｍにそれぞれ設定し、反応室内に反応ガス（ＳＦ6 ／
Ｏ2 ガス）を４５／５ｃｃ／ｍｉｎの割合で供給しなが
ら、両電極に周波数１３．５６ＭＨｚ、電力０．２５Ｗ
の高周波電圧を印加した。又、光ファイバー及びドライ
エッチング装置の走査速度Ｖ（ｍｍ／ｍｉｎ）は、Ｖ＝
８×０．０６／（Ｘ−８．０）によって求められる。こ
こに、８は上部電極の直径（ｍｍ）、０．０６はエッチ
ング速度（μｍ／ｍｉｎ）、Ｘ，８はそれぞれ実際の膜
厚（μｍ）、目標膜厚（μｍ）である。
前記上部電極と直径２００ｍｍφの下部電極を用い、両
者の間隔を８ｍｍ、上部電極とＳＯＩ基板との距離を７
ｍｍにそれぞれ設定し、反応室内に反応ガス（ＳＦ6 ／
Ｏ2 ガス）を４５／５ｃｃ／ｍｉｎの割合で供給しなが
ら、両電極に周波数１３．５６ＭＨｚ、電力０．２５Ｗ
の高周波電圧を印加した。又、光ファイバー及びドライ
エッチング装置の走査速度Ｖ（ｍｍ／ｍｉｎ）は、Ｖ＝
８×０．０６／（Ｘ−８．０）によって求められる。こ
こに、８は上部電極の直径（ｍｍ）、０．０６はエッチ
ング速度（μｍ／ｍｉｎ）、Ｘ，８はそれぞれ実際の膜
厚（μｍ）、目標膜厚（μｍ）である。
【００４３】而して、エッチング後のＳＯＩ膜厚分布と
しては、８．１±０．２５μｍという結果が得られ、Ｓ
ＯＩ膜厚はそのバラツキが±０．３μｍ以下に抑えられ
て均一化された。 ［第４実施例］次に、本発明の第４実施例を添付図面に
基づいて説明する。
しては、８．１±０．２５μｍという結果が得られ、Ｓ
ＯＩ膜厚はそのバラツキが±０．３μｍ以下に抑えられ
て均一化された。 ［第４実施例］次に、本発明の第４実施例を添付図面に
基づいて説明する。
【００４４】本実施例では、前記第３実施例と同様に、
光ファイバー及びドライエッチング装置はＳＯＩ基板上
を所定の速度で連続的に走査し、その過程でＳＯＩ膜厚
が所定の時間間隔で測定されると共に、ドライエッチン
グ装置は、前記第２実施例と同様に、現在膜厚測定が行
なわれているＳＯＩ基板上の区画に隣接する区画につい
てエッチング処理する。
光ファイバー及びドライエッチング装置はＳＯＩ基板上
を所定の速度で連続的に走査し、その過程でＳＯＩ膜厚
が所定の時間間隔で測定されると共に、ドライエッチン
グ装置は、前記第２実施例と同様に、現在膜厚測定が行
なわれているＳＯＩ基板上の区画に隣接する区画につい
てエッチング処理する。
【００４５】即ち、本実施例においては、前記第２実施
例と同様に、先ずＳＯＩ基板１１が図３に示すように複
数の区画Ｗ１，Ｗ２…Ｗｎに分割される。そして、この
ＳＯＩ基板１１は図４に示すように反応室２０内にセッ
トされ、光ファイバー３０及びドライエッチング装置４
０はＳＯＩ基板１１上を区画Ｗ１からＷｎに向かって連
続的に走査する。
例と同様に、先ずＳＯＩ基板１１が図３に示すように複
数の区画Ｗ１，Ｗ２…Ｗｎに分割される。そして、この
ＳＯＩ基板１１は図４に示すように反応室２０内にセッ
トされ、光ファイバー３０及びドライエッチング装置４
０はＳＯＩ基板１１上を区画Ｗ１からＷｎに向かって連
続的に走査する。
【００４６】上述のように光ファイバー３０の連続的な
走査が行なわれると、光ファイバー３０を用いた可視光
分光干渉法によって先ず区画Ｗ１においてＳＯＩ膜厚が
測定される。次に、区画Ｗ２においてＳＯＩ膜厚が測定
されると同時に、既にＳＯＩ膜厚が測定された区画Ｗ１
がドライエッチング装置４０によってエッチング処理さ
れる。
走査が行なわれると、光ファイバー３０を用いた可視光
分光干渉法によって先ず区画Ｗ１においてＳＯＩ膜厚が
測定される。次に、区画Ｗ２においてＳＯＩ膜厚が測定
されると同時に、既にＳＯＩ膜厚が測定された区画Ｗ１
がドライエッチング装置４０によってエッチング処理さ
れる。
【００４７】以下同様にして、Ｗｉをｉ番目の区画とす
ると、区画ＷｉでＳＯＩ膜厚が測定されながら、同時に
区画Ｗｉ−１においてエッチング処理が施される。但
し、エッチング処理はＳＯＩ基板１１において各行毎に
行なわれる。従って、例えば図３において１行目の端に
位置する区画Ｗ５ついてエッチングがなされていると
き、次の２行目の区画Ｗ６についての膜厚測定は行なわ
れず、区画Ｗ５についてのエッチング処理が終了した後
に行を変えて２行目の区画Ｗ６についての膜厚測定がな
され、以後、区画Ｗ７についての膜厚測定と同時に区画
Ｗ６についてのエッチング処理がなされる。
ると、区画ＷｉでＳＯＩ膜厚が測定されながら、同時に
区画Ｗｉ−１においてエッチング処理が施される。但
し、エッチング処理はＳＯＩ基板１１において各行毎に
行なわれる。従って、例えば図３において１行目の端に
位置する区画Ｗ５ついてエッチングがなされていると
き、次の２行目の区画Ｗ６についての膜厚測定は行なわ
れず、区画Ｗ５についてのエッチング処理が終了した後
に行を変えて２行目の区画Ｗ６についての膜厚測定がな
され、以後、区画Ｗ７についての膜厚測定と同時に区画
Ｗ６についてのエッチング処理がなされる。
【００４８】上記ドライエッチング装置４０は、直径８
〜１４ｍｍφの領域のみをエッチング可能な装置であっ
て、これは円柱状の上部電極４１と円板状の下部電極４
２及び両電極４１，４２に接続された高周波電源４３を
含んで構成されており、下部電極４２はＸ−Ｙ平面（水
平面）内を移動し得るＸ−Ｙテーブル５０上に固定され
ている。又、上部電極４１の中心線より１区画（ＳＯＩ
基板１１の１区画（図３参照））の長さ分だけ離れた位
置には前記光ファイバー３０が固定されており、該光フ
ァイバー３０はＳＯＩ基板１１の上方３ｍｍ位置でＳＯ
Ｉ基板１１の上面に向かって開口している。
〜１４ｍｍφの領域のみをエッチング可能な装置であっ
て、これは円柱状の上部電極４１と円板状の下部電極４
２及び両電極４１，４２に接続された高周波電源４３を
含んで構成されており、下部電極４２はＸ−Ｙ平面（水
平面）内を移動し得るＸ−Ｙテーブル５０上に固定され
ている。又、上部電極４１の中心線より１区画（ＳＯＩ
基板１１の１区画（図３参照））の長さ分だけ離れた位
置には前記光ファイバー３０が固定されており、該光フ
ァイバー３０はＳＯＩ基板１１の上方３ｍｍ位置でＳＯ
Ｉ基板１１の上面に向かって開口している。
【００４９】而して、図４に示すように、ＳＯＩ基板１
１が反応室２０内の下部電極４２上に固定され、反応室
２０内には反応ガス（ＳＦ6 ／Ｏ2 ガス）が供給され
る。
１が反応室２０内の下部電極４２上に固定され、反応室
２０内には反応ガス（ＳＦ6 ／Ｏ2 ガス）が供給され
る。
【００５０】その後、Ｘ−Ｙテーブル５０が駆動されて
ドライエッチング装置４０の上部電極４１と光ファイバ
ー３０がＳＯＩ基板１１上を区画Ｗ１，Ｗ２…Ｗｎの順
に連続的に走査するが、各区画Ｗｉにおいて光ファイバ
ー３０を用いた可視光分光干渉法によってＳＯＩ膜厚が
測定されながら、区画Ｗｉに隣接する区画Ｗｉ−１にお
いて同時にドライエッチング装置４０によるエッチング
処理が施され、これらの処理が全区画Ｗ１〜Ｗｎに対し
て行なわれると、ＳＯＩ膜厚は所望の値及び所望のバラ
ツキ（±０．３μｍ）以下となってＳＯＩ基板１１の全
面に亘って均一化される。
ドライエッチング装置４０の上部電極４１と光ファイバ
ー３０がＳＯＩ基板１１上を区画Ｗ１，Ｗ２…Ｗｎの順
に連続的に走査するが、各区画Ｗｉにおいて光ファイバ
ー３０を用いた可視光分光干渉法によってＳＯＩ膜厚が
測定されながら、区画Ｗｉに隣接する区画Ｗｉ−１にお
いて同時にドライエッチング装置４０によるエッチング
処理が施され、これらの処理が全区画Ｗ１〜Ｗｎに対し
て行なわれると、ＳＯＩ膜厚は所望の値及び所望のバラ
ツキ（±０．３μｍ）以下となってＳＯＩ基板１１の全
面に亘って均一化される。
【００５１】尚、光ファイバー３０及びドライエッチン
グ装置４０の走査速度は次の要領で決定される。 光ファイバー３０がＳＯＩ基板１１上の区画Ｗｉの中
央に来た時に膜厚が測定され、その値はコンピュータに
記憶される。又、ドライエッチング装置４０の上部電極
４１が区画Ｗｉ−１に来た時の走査速度が計算される。
尚、このとき、上部電極４１は区画Ｗｉ−２にあって、
そこをエッチングしている。 そして、上部電極４１の端が区画Ｗｉ−１に入ると、
で計算された走査速度が適用される。 上部電極４１の中心が区画Ｗｉ−１の中央に来た時、
即ち、光ファイバー３０の中心が区画Ｗｉの中央に来た
時、区画Ｗｉの膜厚が測定され、走査速度が計算され
る。膜厚の測定は、計算を含めて１ｓｅｃ以内で終了す
る。 上部電極４１の端が区画Ｗｉに入ると、で計算され
た走査速度が適用される。
グ装置４０の走査速度は次の要領で決定される。 光ファイバー３０がＳＯＩ基板１１上の区画Ｗｉの中
央に来た時に膜厚が測定され、その値はコンピュータに
記憶される。又、ドライエッチング装置４０の上部電極
４１が区画Ｗｉ−１に来た時の走査速度が計算される。
尚、このとき、上部電極４１は区画Ｗｉ−２にあって、
そこをエッチングしている。 そして、上部電極４１の端が区画Ｗｉ−１に入ると、
で計算された走査速度が適用される。 上部電極４１の中心が区画Ｗｉ−１の中央に来た時、
即ち、光ファイバー３０の中心が区画Ｗｉの中央に来た
時、区画Ｗｉの膜厚が測定され、走査速度が計算され
る。膜厚の測定は、計算を含めて１ｓｅｃ以内で終了す
る。 上部電極４１の端が区画Ｗｉに入ると、で計算され
た走査速度が適用される。
【００５２】以上のように、本実施例によれば、ＳＯＩ
基板１１の各区画ＷｉのＳＯＩ膜厚を測定しながら、こ
れに隣接する区画Ｗｉ−１が同時にエッチング処理され
るため、ＳＯＩ膜厚が均一化されると共に、ＳＯＩ膜厚
を単独で測定する時間が省かれ、１枚のＳＯＩ基板１１
の処理時間が短縮されて効率化が図られる。
基板１１の各区画ＷｉのＳＯＩ膜厚を測定しながら、こ
れに隣接する区画Ｗｉ−１が同時にエッチング処理され
るため、ＳＯＩ膜厚が均一化されると共に、ＳＯＩ膜厚
を単独で測定する時間が省かれ、１枚のＳＯＩ基板１１
の処理時間が短縮されて効率化が図られる。
【００５３】＜具体例＞ここで、具体例について説明す
る。
る。
【００５４】ＳＯＩ膜厚の所望値が８．０μｍである場
合、５”Ｎ型＜１００＞、中央の厚さが９．３μｍであ
るＳＯＩ膜を有するＳＯＩ基板に対して本実施例方法を
適用した。
合、５”Ｎ型＜１００＞、中央の厚さが９．３μｍであ
るＳＯＩ膜を有するＳＯＩ基板に対して本実施例方法を
適用した。
【００５５】先ず、ＳＯＩ基板を全面に亘って１２ｍｍ
方眼に区画し、上部電極の中心線より１２ｍｍ離れた位
置に固定された直径３ｍｍφの光ファイバーを用い、可
視光分光干渉法によって各区画のＳＯＩ膜を測定しなが
ら、測定中の区画に隣接する区画（既にＳＯＩ膜厚の測
定の終了した区画）についてのエッチングを実施してＳ
ＯＩ膜を薄層化した。エッチング処理中、低波長可視光
及び紫外光が発生するが、これらの光の影響を避けるた
めに、膜厚測定はフィルターによって波長５００ｎｍ以
上の光のみを利用して行なった。
方眼に区画し、上部電極の中心線より１２ｍｍ離れた位
置に固定された直径３ｍｍφの光ファイバーを用い、可
視光分光干渉法によって各区画のＳＯＩ膜を測定しなが
ら、測定中の区画に隣接する区画（既にＳＯＩ膜厚の測
定の終了した区画）についてのエッチングを実施してＳ
ＯＩ膜を薄層化した。エッチング処理中、低波長可視光
及び紫外光が発生するが、これらの光の影響を避けるた
めに、膜厚測定はフィルターによって波長５００ｎｍ以
上の光のみを利用して行なった。
【００５６】尚、エッチング処理には、直径８ｍｍφの
上部電極と直径２００ｍｍφの下部電極を用い、両者の
間隔を８ｍｍ、上部電極とＳＯＩ基板との距離を７ｍｍ
にそれぞれ設定し、反応室内に反応ガス（ＳＦ6 ／Ｏ2
ガス）を４５／５ｃｃ／ｍｉｎの割合で供給しながら、
両電極に周波数１３．５６ＭＨｚ、電力０．２Ｗの高周
波電圧を印加した。尚、光ファイバー及びドライエッチ
ング装置の走査速度Ｖ（ｍｍ／ｍｉｎ）は、Ｖ＝８×
０．０６／（Ｘ−８．０）によって求められる。ここ
に、８は上部電極の直径（ｍｍ）、０．０６はエッチン
グ速度（μｍ／ｍｉｎ）、Ｘ，８はそれぞれ実際の膜厚
（μｍ）、目標膜厚（μｍ）である。
上部電極と直径２００ｍｍφの下部電極を用い、両者の
間隔を８ｍｍ、上部電極とＳＯＩ基板との距離を７ｍｍ
にそれぞれ設定し、反応室内に反応ガス（ＳＦ6 ／Ｏ2
ガス）を４５／５ｃｃ／ｍｉｎの割合で供給しながら、
両電極に周波数１３．５６ＭＨｚ、電力０．２Ｗの高周
波電圧を印加した。尚、光ファイバー及びドライエッチ
ング装置の走査速度Ｖ（ｍｍ／ｍｉｎ）は、Ｖ＝８×
０．０６／（Ｘ−８．０）によって求められる。ここ
に、８は上部電極の直径（ｍｍ）、０．０６はエッチン
グ速度（μｍ／ｍｉｎ）、Ｘ，８はそれぞれ実際の膜厚
（μｍ）、目標膜厚（μｍ）である。
【００５７】而して、エッチング後のＳＯＩ膜厚分布と
しては、８．１±０．２５μｍという結果が得られ、Ｓ
ＯＩ膜厚はそのバラツキが±０．３μｍ以下に抑えられ
て均一化された。
しては、８．１±０．２５μｍという結果が得られ、Ｓ
ＯＩ膜厚はそのバラツキが±０．３μｍ以下に抑えられ
て均一化された。
【００５８】
【発明の効果】以上の説明で明らかな如く、本発明によ
れば、ＳＯＩ基板面内を複数に区画し、光ファイバーを
用いた可視光分光干渉法によって各区画毎にＳＯＩ膜厚
を測定しながら、同時にドライエッチング装置によって
ＳＯＩ膜を所定厚さになるまでエッチング処理するよう
にしたため、ＳＯＩ膜厚が１μｍ以上１０ｍ以下のＳＯ
Ｉ基板においても、ＳＯＩ膜厚を±０．３μｍ以下のバ
ラツキに抑えて均一化することができるという効果が得
られる。
れば、ＳＯＩ基板面内を複数に区画し、光ファイバーを
用いた可視光分光干渉法によって各区画毎にＳＯＩ膜厚
を測定しながら、同時にドライエッチング装置によって
ＳＯＩ膜を所定厚さになるまでエッチング処理するよう
にしたため、ＳＯＩ膜厚が１μｍ以上１０ｍ以下のＳＯ
Ｉ基板においても、ＳＯＩ膜厚を±０．３μｍ以下のバ
ラツキに抑えて均一化することができるという効果が得
られる。
【図１】本発明の第１実施例及び第４実施例が適用され
るＳＯＩ基板の平面図である。
るＳＯＩ基板の平面図である。
【図２】本発明の第１実施例及び第３実施例を実施する
ための装置の構成図である。
ための装置の構成図である。
【図３】本発明の第２実施例が適用されるＳＯＩ基板の
平面図である。
平面図である。
【図４】本発明の第２実施例及び第４実施例を実施する
ための装置の構成図である。
ための装置の構成図である。
【図５】本発明の第３実施例が適用されるＳＯＩ基板の
平面図である。
平面図である。
１１ ＳＯＩ基板 ３０ 光ファイバー ４０ ドライエッチング装置 ４１ 上部電極 ４２ 下部電極 ４３ 高周波電源
Claims (5)
- 【請求項１】 ＳＯＩ基板面内を複数に区画し、光ファ
イバーを用いた可視光分光干渉法によって各区画毎にＳ
ＯＩ膜厚を測定しながら、同時にドライエッチング装置
によってＳＯＩ膜を所定厚さになるまでエッチング処理
することを特徴とするＳＯＩ基板におけるＳＯＩ膜厚均
一化方法。 - 【請求項２】 前記光ファイバー及びドライエッチング
装置はＳＯＩ基板の各区画間を間欠的に移動すると共
に、ドライエッチング装置は膜厚が現在測定されている
区画若しくは膜厚が現在測定されている区画に隣接する
区画をエッチング処理することを特徴とする請求項１記
載のＳＯＩ基板におけるＳＯＩ膜厚均一化方法。 - 【請求項３】 前記光ファイバー及びドライエッチング
装置はＳＯＩ基板上を所定の速度で連続的に走査し、そ
の過程でＳＯＩ膜厚が所定の時間間隔で測定されると共
に、ドライエッチング装置は膜厚が現在測定されている
領域若しくは膜厚が現在測定されている区画に隣接する
区画をエッチング処理することを特徴とする請求項１記
載のＳＯＩ基板におけるＳＯＩ膜厚均一化方法。 - 【請求項４】 前記光ファイバー及びドライエッチング
装置の走査速度は、ＳＯＩ基板面の各区画におけるエッ
チング代とエッチング速度等から決められることを特徴
とする請求項３記載のＳＯＩ基板におけるＳＯＩ膜厚均
一化方法。 - 【請求項５】 前記ドライエッチング装置は、ＳＯＩ基
板の上下に配された上部、下部電極と、該電極に高周波
電圧を印加する高周波電源を含んで構成され、前記光フ
ァイバーは上部電極に埋め込まれて一体化され、或いは
上部電極から所定距離だけ離れた位置に配されることを
特徴とする請求項２又は３記載のＳＯＩ基板におけるＳ
ＯＩ膜厚均一化方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4285784A JPH06140365A (ja) | 1992-10-23 | 1992-10-23 | Ｓｏｉ基板におけるｓｏｉ膜厚均一化方法 |
| EP93117173A EP0594206A3 (en) | 1992-10-23 | 1993-10-22 | Method of making a soi film having a more uniform thickness in a soi substrate |
| US08/139,849 US5393370A (en) | 1992-10-23 | 1993-10-22 | Method of making a SOI film having a more uniform thickness in a SOI substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4285784A JPH06140365A (ja) | 1992-10-23 | 1992-10-23 | Ｓｏｉ基板におけるｓｏｉ膜厚均一化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140365A true JPH06140365A (ja) | 1994-05-20 |
Family
ID=17696028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4285784A Pending JPH06140365A (ja) | 1992-10-23 | 1992-10-23 | Ｓｏｉ基板におけるｓｏｉ膜厚均一化方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5393370A (ja) |
| EP (1) | EP0594206A3 (ja) |
| JP (1) | JPH06140365A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018098322A (ja) * | 2016-12-12 | 2018-06-21 | 三菱電機株式会社 | 半導体装置の製造方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563709A (en) * | 1994-09-13 | 1996-10-08 | Integrated Process Equipment Corp. | Apparatus for measuring, thinning and flattening silicon structures |
| US5795493A (en) * | 1995-05-01 | 1998-08-18 | Motorola, Inc. | Laser assisted plasma chemical etching method |
| US5976959A (en) * | 1997-05-01 | 1999-11-02 | Industrial Technology Research Institute | Method for forming large area or selective area SOI |
| US6278809B1 (en) | 1997-05-30 | 2001-08-21 | Ion Optics, Inc. | Fiber optic reflectance apparatus for in situ characterization of thin films |
| JP3450651B2 (ja) * | 1997-06-10 | 2003-09-29 | キヤノン株式会社 | 研磨方法及びそれを用いた研磨装置 |
| KR100258096B1 (ko) * | 1997-12-01 | 2000-06-01 | 정선종 | 에스오아이(soi) 기판 제조방법 |
| JP2000173976A (ja) * | 1998-12-02 | 2000-06-23 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6200908B1 (en) * | 1999-08-04 | 2001-03-13 | Memc Electronic Materials, Inc. | Process for reducing waviness in semiconductor wafers |
| JP2003243662A (ja) * | 2002-02-14 | 2003-08-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法、半導体ウェハ |
| US7256104B2 (en) * | 2003-05-21 | 2007-08-14 | Canon Kabushiki Kaisha | Substrate manufacturing method and substrate processing apparatus |
| KR100741110B1 (ko) * | 2006-02-15 | 2007-07-19 | 삼성에스디아이 주식회사 | 광 파이버 및 플라즈마 디스플레이 패널의 전극 형성 방법 |
| JP5590828B2 (ja) * | 2008-07-28 | 2014-09-17 | キヤノン株式会社 | 光学素子の製造方法および光学素子 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0834198B2 (ja) * | 1990-11-28 | 1996-03-29 | 信越半導体株式会社 | Ｓｏｉ基板における単結晶薄膜層の膜厚制御方法 |
| JPH0817166B2 (ja) * | 1991-04-27 | 1996-02-21 | 信越半導体株式会社 | 超薄膜ｓｏｉ基板の製造方法及び製造装置 |
| US5254830A (en) * | 1991-05-07 | 1993-10-19 | Hughes Aircraft Company | System for removing material from semiconductor wafers using a contained plasma |
| US5213657A (en) * | 1991-07-31 | 1993-05-25 | Shin-Etsu Handotai Kabushiki Kaisha | Method for making uniform the thickness of a si single crystal thin film |
-
1992
- 1992-10-23 JP JP4285784A patent/JPH06140365A/ja active Pending
-
1993
- 1993-10-22 US US08/139,849 patent/US5393370A/en not_active Expired - Fee Related
- 1993-10-22 EP EP93117173A patent/EP0594206A3/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018098322A (ja) * | 2016-12-12 | 2018-06-21 | 三菱電機株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5393370A (en) | 1995-02-28 |
| EP0594206A3 (en) | 1996-11-06 |
| EP0594206A2 (en) | 1994-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100474594C (zh) | Soi基板及其制造方法 | |
| JPH06140365A (ja) | Ｓｏｉ基板におけるｓｏｉ膜厚均一化方法 | |
| US5885881A (en) | Planar wave guide cladding | |
| JPS6376330A (ja) | 半導体装置の製造方法 | |
| CN111740008B (zh) | 一种提高离子束剥离薄膜厚度均匀性的方法 | |
| US4018626A (en) | Impact sound stressing for semiconductor devices | |
| JPH04132220A (ja) | プラズマテーパエッチング方法 | |
| JP2970217B2 (ja) | Ｓｏｉ基板におけるｓｏｉ膜厚均一化方法 | |
| KR100549257B1 (ko) | 에스오아이 웨이퍼의 표면 정밀 가공 방법 | |
| JPH07201822A (ja) | ドライエッチング装置 | |
| JPH11177122A (ja) | 半導体光検出器及びその製造方法 | |
| JPH11214368A (ja) | ウェーハの平坦化方法とその装置 | |
| JPH07161690A (ja) | 炭化珪素体のエッチング方法 | |
| JPS58190899A (ja) | 単結晶シリコン膜形成法 | |
| JPS6359531B2 (ja) | ||
| JPH05109693A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2001085406A (ja) | プラズマエッチング方法 | |
| JPH07211602A (ja) | 半導体基体の製造方法 | |
| JP2003332868A (ja) | 高周波水晶振動子の製造方法及びこれに用いるエッチング装置 | |
| JPS58158989A (ja) | 分布帰還半導体レ−ザ | |
| JPH0513327A (ja) | 単結晶シリコン膜の形成方法 | |
| JP3018345B2 (ja) | 半導体装置の製造方法 | |
| JPH04307735A (ja) | 半導体装置の製造方法 | |
| JPS62243314A (ja) | 半導体装置の製造方法 | |
| KR100361525B1 (ko) | 반도체기판형성방법 |