KR100361525B1 - 반도체기판형성방법 - Google Patents

반도체기판형성방법 Download PDF

Info

Publication number
KR100361525B1
KR100361525B1 KR1019950046245A KR19950046245A KR100361525B1 KR 100361525 B1 KR100361525 B1 KR 100361525B1 KR 1019950046245 A KR1019950046245 A KR 1019950046245A KR 19950046245 A KR19950046245 A KR 19950046245A KR 100361525 B1 KR100361525 B1 KR 100361525B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor substrate
epitaxial silicon
silicon layer
cell region
Prior art date
Application number
KR1019950046245A
Other languages
English (en)
Other versions
KR970052779A (ko
Inventor
황준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950046245A priority Critical patent/KR100361525B1/ko
Publication of KR970052779A publication Critical patent/KR970052779A/ko
Application granted granted Critical
Publication of KR100361525B1 publication Critical patent/KR100361525B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 원은 반도체 기판 형성방법을 제시한다. 제시된 본 발명은 SOI 기판상의 반도체 기판 형성방법에 있어서, 실리콘 기판상에 후막의 산화막 및 실리콘층을 순차적으로 형성하는 단계; 상기 실리콘층 상부에 박막의 산화막을 형성하는 단계; 상기 전체 구조 상부를 에피택셜 성장하여 에피택셜 실리콘층을 형성하는 단계; 상기 에피택셜 실리콘층 상에 셀 영역이 노출되도록 마스크 패턴을 형성하는 단계; 상기 마스크 패턴의 형태로 하부의 에피택셜 실리콘층을 식각하는 단계; 및 상기 마스크 패턴을 제거하는 단계를 포함하고, 본 발명에 따르면 SOI 기판 상부를 소정 깊이로 에피택셜 성장한다음, 셀 영역을 식각하여 소자를 형성하기 이전, 주변 영역과 셀 영역의 간에 큰 단차를 두어 이후의 금속 배선 또는 층간 절연막의 증착시 표면 토폴로지에 의한 결함을 배제하여 소자의 신뢰성 및 수율을 개선할 수 있는 효과가 있다.

Description

반도체 기판 형성방법
본 발명은 반도체 기판 형성방법에 관한 것으로, 보다 구체적으로는 SOI 기판상에 형성되는 소자의 제조시 셀 영역과 주변 영역간의 단차를 최소화할 수 있는 반도체 기판 형성방법에 관한 것이다.
일반적으로 SOI(silicon on insulator)라 함은 실리콘 기판상에 절연막이 구비되고, 그 절연막의 상부에는 소자가 형성될 수 있는 실리콘층의 형성됨을 말한다. 이 SOI 기판은 고집적화에 유리하고, 소자간을 분리시키는데 탁월한 능력을 구비하여 차세대 회로 기판으로 각광받고 있는 추세이다.
이러한 SOI 기판은 실리콘 웨이퍼 상부에 산소 원자를 이온 주입하여 실리콘 웨이퍼의 일정 깊이 내부로 산소 원자가 침투하여, 어닐링 공정을 진행하면, 실리콘 기판의 표면으로 부터 소정 깊이 내측에 산화막이 형성되므로써 SOI 기판을 형성한다. 또한 다른 방법으로는, 실리콘 웨이퍼상에 절연막을 형성하고, 다시 실리콘 판을 본딩하는 방법으로 기판을 형성한다.
그러나, 상기 SOI 기판 또한 마찬가지로, 반도체 소자를 구성하기 위하여는 주된 회로 패턴의 형성되는 셀 영역과 주변회로가 구성되는 주변 영역으로 구성되어, 상기 두 영역은 집적된 정도에 따라 표면 단차에 발생하게 된다. 이에 따라, 하부의 기본 전극 구성후 진행되는 금속 배선 공정 또는 층간 절연막의 증착시 증착 결함등에 의하여 소자의 신뢰성 및 수율을 감소시키게 되는 문제점이 대두되었다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출된 것으로, SOI 기판상에 형성되는 반도체 소자의 셀 영역 및 주변 영역의 단차를 최소로 줄이므로써, 표면 단차에 의하여 발생하는 배선 결함을 감소하여 반도체 소자의 신뢰성 및 수율을 개선할 수 있는 반도체 기판 형성방법을 제공하는 것을 목적으로 한다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 SOI 기판 상의 반도체 기판 형성방법에 있어서, 상기 반도체 기판에 셀영역과 주변영역을 정의한 후, 상기 반도체 기판 전면에 제 1 산화막 및 SOI층을 순차적으로 형성하는 단계: 상기 SOI층상에 제 2 산화막을 형성하는 단계, 상기 제 2 산화막상에 에피택셜 성장하여 에피택셜 실리콘층을 형성하는 단계, 상기 에피텍셜 실리콘층 상에 셀 영역이 노출되도록 마스크 패턴을 형성하는 단계, 상기 마스크 패턴을 이용하여 상기 셀영역이 노출되도록 상기 에피택셜 실리콘층을 식각하는 단계 및 상기 마스크 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 본 발명의 실시예를 자세히 설명하기로 한다.
첨부한 도면 제 1 도 (가) 내지 (다)는 본 발명의 일실시예에 따른 반도체 기판 형성방법을 설명하기 위한 도면이다.
먼저, 제 1 도 (가)에 도시된 바와 같이, SOI 기판 즉, SOI를 구성하는 실리콘 기판(1)상에 제 1 산화막(2)과 실질적인 회로가 구성되는 SOI층(3)을 형성한 후, 상기 SOI층(3)상에 박막의 제 2 산화막(4)을 50 내지 100Å 정도 형성한다.
이어서, 제 1 도 (나)에 도시된 바와 같이, 상기 전체 구조를 에피택셜 성장하여 에피택셜 실리콘층(5)을 형성한다. 이때, 상기 에피택셜 성장된 에피택셜 실리콘층의 높이는 약 1 내지 3㎛ 정도가 되도록 함이 바람직하다. 그리고나서, 상기 에피택셜 실리콘층(5) 상부에 셀 영역이 노출되도록 마스크 패턴(6)을 형성한다. 이는 상기 셀 영역과 주변 영역간의 표면 단차를 줄이기 위하여 셀 영역의 에피택셜층을 소정 깊이로 식각한다.
그런다음, 제 1 도 (다)에 도시된 바와 같이, 상기 마스크 패턴(6)의 형태로 하부의 에피택셜 실리콘층을 식각한다. 이때, 상기 에피택셜 실리콘층의 식각 방식은 플라즈마 식각 방식에 의하여 에피택셜 실리콘층의 측벽이 경사가 이루어지도록 한다. 그런다음, 상기 마스크 패턴을 제거하고, 상기 식각이 이루어진 셀 영역에 고집적 반도체 소자를 형성하여 주변 영역과의 표면 단차를 최소화 한다.
이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, SOI 기판 상부를 소정 깊이로 에피택셜 성장한다음, 셀 영역을 식각하여 소자를 형성하기 이전, 주변영역과 셀 영역 간에 큰 단차를 두어 이후의 금속 배선 또는 층간 절연막의 증착시 표면 토폴로지에 의한 결함을 배제하여 소자의 신뢰성 및 수율을 개선할 수 있는 효과가 있다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 이 기술에 속하는 당업자에게 자명할 뿐만 아니라 용이하게 발명해낼 수 있다. 따라서 여기에 첨부된 청구범위는 앞서 설명된 것에 한정하지 않고, 상기의 청구범위는 이 발명에 내제되어 있는 특허성 있는 신규한 모든 것을 포함하며, 아울러 이 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
제 1 도 (가) 내지 (다)는 본 발명에 따른 반도체 기판 형성방법을 설명하기 위한 도면
*도면의 주요 부분에 대한 부호의 설명*
1 : 실리콘 기판 2 : 산화막
3 : SOI층 4 : 박막의 산화막
5 : 에피택셜 실리콘층 6 : 마스크 패턴

Claims (4)

  1. SOI 기판 상의 반도체 기판 형성방법에 있어서,
    상기 반도체 기판이 셀영역과 주변영역을 정의한 후, 상기 반도체 기판 전면에 제 1 산화막 및 SOI층을 순차적으로 형성하는 단계;
    상기 SOI층상에 제 2 산화막을 형성하는 단계;
    상기 제 2 산화막상에 에피택셜 성장하여 에피택셜 실리콘층을 형성하는 단계;
    상기 에피택셜 실리콘층 상에 셀 영역이 노출되도록 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 이용하여 상기 셀영역이 노출되도록 상기 에피택셜 실리콘층을 식각하는 단계 및 상기 마스크 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 기판 형성방법.
  2. 제 1 항에 있어서, 상기 제 2 산화막의 두께는 50 내지 100Å인 것을 특징으로 하는 반도체 기판 형성방법.
  3. 제 1 항에 있어서, 상기 에피택셜 실리콘층의 높이는 1 내지 3 ㎛인 것을 특징으로 하는 반도체 기판 형성방법.
  4. 제 1 항에 있어서, 상기 에피택셜 실리콘층의 식각은 플라즈마 식각 방식에 의하여 측벽부가 경사지도록 형성하는 것을 특징으로 하는 반도체 기판 형성방법.
KR1019950046245A 1995-12-02 1995-12-02 반도체기판형성방법 KR100361525B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950046245A KR100361525B1 (ko) 1995-12-02 1995-12-02 반도체기판형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046245A KR100361525B1 (ko) 1995-12-02 1995-12-02 반도체기판형성방법

Publications (2)

Publication Number Publication Date
KR970052779A KR970052779A (ko) 1997-07-29
KR100361525B1 true KR100361525B1 (ko) 2003-02-05

Family

ID=37490649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046245A KR100361525B1 (ko) 1995-12-02 1995-12-02 반도체기판형성방법

Country Status (1)

Country Link
KR (1) KR100361525B1 (ko)

Also Published As

Publication number Publication date
KR970052779A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
EP0223694B1 (en) Submerged wall isolation of silicon islands
US4834809A (en) Three dimensional semiconductor on insulator substrate
GB2071911A (en) Forming oxide isolation regions in silicon
US4891092A (en) Method for making a silicon-on-insulator substrate
US5185286A (en) Process for producing laminated semiconductor substrate
US4444605A (en) Planar field oxide for semiconductor devices
US4704186A (en) Recessed oxide method for making a silicon-on-insulator substrate
US7071073B2 (en) Process for manufacturing low-cost and high-quality SOI substrates
KR100361525B1 (ko) 반도체기판형성방법
WO1997037377A1 (en) Manufacture of a semiconductor device with an epitaxial semiconductor zone
JPS59182538A (ja) 半導体装置およびその製造方法
KR20000073800A (ko) 반도체 장치의 분리구조 형성방법
KR100444310B1 (ko) 반도체소자의소자분리막제조방법
KR20030069303A (ko) 반도체 장치 제조방법
KR910006446B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
KR890004878B1 (ko) 산화물 분리방법
KR20000020414A (ko) 트렌치 구조의 반도체장치의 소자 분리 방법
KR950001302B1 (ko) 반도체 소자분리방법
JPH02220435A (ja) ドライエッチング装置
KR0157888B1 (ko) 반도체 장치의 소자분리방법
KR19990039740A (ko) 접촉홀 형성방법
JPS595644A (ja) 半導体装置の製造方法
KR100257062B1 (ko) 플러그 형성방법
KR100190364B1 (ko) 반도체 소자 분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee