KR19990039740A - 접촉홀 형성방법 - Google Patents
접촉홀 형성방법 Download PDFInfo
- Publication number
- KR19990039740A KR19990039740A KR1019970059935A KR19970059935A KR19990039740A KR 19990039740 A KR19990039740 A KR 19990039740A KR 1019970059935 A KR1019970059935 A KR 1019970059935A KR 19970059935 A KR19970059935 A KR 19970059935A KR 19990039740 A KR19990039740 A KR 19990039740A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- interlayer insulating
- sidewall
- contact hole
- insulating layer
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 접촉홀 형성방법에 관한 것으로서 기판 상에 층간절연층을 형성하고 상기 층간절연층 상에 소정 부분을 노출시키는 마스크층을 형성하는 공정과, 상기 마스크층의 측면에 제 1 측벽을 형성하고 상기 제 1 측벽의 측면에 상기 층간절연층과 식각선택비가 큰 물질로 제 2 측벽을 형성하는 공정과, 상기 마스크층과 제 1 및 제 2 측벽을 마스크로 사용하여 상기 층간절연층을 식각하여 상기 기판의 소정 부분을 노출시킨는 접촉홀을 형성하는 공정을 구비한다. 따라서, 접촉홀의 크기가 증가되는 것을 방지하여 소자의 집적도를 향상시킬 수 있다.
Description
본 발명은 반도체장치의 접촉홀 형성방법에 관한 것으로서, 특히, 버퍼층을 사용하여 미세한 크기를 갖도록 형성하여 소자의 집적도를 향상시킬 수 있는 접촉홀 형성방법에 관한 것이다.
도 1a 내지 도 1c는 종래 기술에 따른 접촉홀 형성방법을 도시하는 공정도이다.
도 1a를 참조하면, 기판(11) 상에 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 산화실리콘을 증착하여 층간절연층(13)을 형성한다. 상기에서 기판(11)은 불순물영역이 확산된 반도체기판이거나, 또는, 하부 배선층일 수도 있다.
층간절연층(13) 상에 다결정실리콘을 증착하여 마스크층(15)을 형성하고, 이 마스크층(15) 상의 소정 부분을 노출시키는 포토레지스트 패턴(17)을 형성한다. 이 때, 마스크층(15)의 노출된 부분은 반도체기판의 불순물영역, 또는, 하부 배선층과 대응한다.
포토레지스트 패턴(17)을 마스크로 사용하여 마스크층(15)을 패터닝하여 층간절연층(13)을 노출시킨다.
도 1b를 참조하면, 마스크층(15) 상에 잔류하는 포토레지스트 패턴(17)을 제거한다. 그리고, 마스크층(15) 상에 기판(11)의 노출된 부분을 덮도록 다결정실리콘을 증착한 후 에치백하여 마스크층(15)의 측면에 측벽(18)을 형성한다. 상기에서 측벽(18)에 의해 층간절연막(13)의 노출면이 감소된다.
도 1c를 참조하면, 마스크층(15) 및 측벽(18)을 마스크로 사용하여 층간절연층(13)의 노출된 부분을 플라즈마 식각 또는 반응성 이온식각 등의 이방성 식각방법으로 제거하여 기판(11)을 노출시키는 접촉홀(19)을 형성한다.
그러나, 상술한 종래 기술에 따른 접촉홀 형성방법은 층간절연막을 식각하여 접촉홀을 형성할 때 측벽의 얇은 부분도 식각되므로 접촉홀의 크기가 증가되어 소자의 집적도가 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 접촉홀의 크기가 증가되는 것을 방지할 수 있는 접촉홀 형성방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 접촉홀 형성방법은 기판 상에 층간절연층을 형성하고 상기 층간절연층 상에 소정 부분을 노출시키는 마스크층을 형성하는 공정과, 상기 마스크층의 측면에 제 1 측벽을 형성하고 상기 제 1 측벽의 측면에 상기 층간절연층과 식각선택비가 큰 물질로 제 2 측벽을 형성하는 공정과, 상기 마스크층과 제 1 및 제 2 측벽을 마스크로 사용하여 상기 층간절연층을 식각하여 상기 기판의 소정 부분을 노출시킨는 접촉홀을 형성하는 공정을 구비한다.
도 1a 내지 도 1c는 종래 기술에 따른 접촉홀 형성방법을 도시하는 공정도
도 2a 내지 도 2d는 본 발명에 따른 접촉홀 형성방법을 도시하는 공정도
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 따른 접촉홀 형성방법을 도시하는 공정도이다.
도 2a를 참조하면, 기판(21) 상에 CVD 방법으로 산화실리콘 등의 절연물질을 두껍게 증착하여 층간절연층(23)을 형성한다. 상기에서 기판(21)은 불순물영역이 확산된 반도체기판이거나, 또는, 하부 배선층일 수도 있다.
층간절연층(23) 상에 다결정실리콘을 증착하여 마스크층(25)을 형성하고, 이 마스크층(25) 상의 소정 부분을 노출시키는 포토레지스트 패턴(27)을 형성한다. 이 때, 마스크층(25)의 노출된 부분은 반도체기판의 불순물영역, 또는, 하부 배선층과 대응한다.
포토레지스트 패턴(27)을 마스크로 사용하여 마스크층(25)을 패터닝하여 층간절연층(23)을 노출시킨다.
도 2b를 참조하면, 마스크층(25) 상에 잔류하는 포토레지스트 패턴(27)을 제거한다. 그리고, 마스크층(25) 상에 기판(21)의 노출된 부분을 덮도록 다결정실리콘을 증착한 후 에치백하여 마스크층(25)의 측면에 제 1 측벽(29)을 형성한다. 상기에서 제 1 측벽(29)에 의해 층간절연막(23)의 노출면이 감소된다.
도 2c를 참조하면, 마스크층(25) 및 제 1 측벽(29) 상에 기판(21)의 노출된 부분을 덮도록 질화실리콘을 증착한 후 에치백하여 제 1 측벽(29)의 측면에 제 2 측벽(31)을 형성한다.
도 2d를 참조하면, 마스크층(25)과 제 1 및 제 2 측벽(29)(31)을 마스크로 사용하여 층간절연층(33)의 노출된 부분을 플라즈마 식각 또는 반응성 이온식각 등의 이방성 식각방법으로 제거하여 기판(31)을 노출시키는 접촉홀(33)을 형성한다. 이 때, 제 2 측벽(31)은 층간절연층(33)과 식각선택비가 매우 크므로 접촉홀(33)을 형성할 때 제거되지 않는다. 그러므로, 접촉홀(33)의 크기가 증가되는 것을 방지할 수 있다.
따라서, 본 발명은 접촉홀의 크기가 증가되는 것을 방지하여 소자의 집적도를 향상시킬 수 있다.
Claims (2)
- 기판 상에 층간절연층을 형성하고 상기 층간절연층 상에 소정 부분을 노출시키는 마스크층을 형성하는 공정과,상기 마스크층의 측면에 제 1 측벽을 형성하고 상기 제 1 측벽의 측면에 상기 층간절연층과 식각선택비가 큰 물질로 제 2 측벽을 형성하는 공정과,상기 마스크층과 제 1 및 제 2 측벽을 마스크로 사용하여 상기 층간절연층을 식각하여 상기 기판의 소정 부분을 노출시킨는 접촉홀을 형성하는 공정을 구비하는 접촉홀 형성방법.
- 청구항 1에 있어서 상기 제 1 측벽을 다결정실리콘으로 형성하고 상기 제 2 측벽을 질화실리콘으로 형성하는 접촉홀 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970059935A KR19990039740A (ko) | 1997-11-14 | 1997-11-14 | 접촉홀 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970059935A KR19990039740A (ko) | 1997-11-14 | 1997-11-14 | 접촉홀 형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990039740A true KR19990039740A (ko) | 1999-06-05 |
Family
ID=66086840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970059935A KR19990039740A (ko) | 1997-11-14 | 1997-11-14 | 접촉홀 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990039740A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019060172A1 (en) * | 2017-09-22 | 2019-03-28 | Applied Materials, Inc. | PROCESS FOR REDUCING THE PORE DIAMETER USING ATOMIC LAYER DEPOSITION AND ETCHING |
-
1997
- 1997-11-14 KR KR1019970059935A patent/KR19990039740A/ko not_active Application Discontinuation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019060172A1 (en) * | 2017-09-22 | 2019-03-28 | Applied Materials, Inc. | PROCESS FOR REDUCING THE PORE DIAMETER USING ATOMIC LAYER DEPOSITION AND ETCHING |
US10618805B2 (en) | 2017-09-22 | 2020-04-14 | Applied Materials, Inc. | Method to reduce pore diameter using atomic layer deposition and etching |
JP2021501041A (ja) * | 2017-09-22 | 2021-01-14 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 原子層堆積及びエッチングを使用してポア径を縮小させるための方法 |
US10994991B2 (en) | 2017-09-22 | 2021-05-04 | Applied Materials, Inc. | Method to reduce pore diameter using atomic layer deposition and etching |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5895740A (en) | Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers | |
KR100655536B1 (ko) | 최소 선폭 손실 및 레지스트 손실을 감소시키기 위한실릴화 방법 | |
US5994779A (en) | Semiconductor fabrication employing a spacer metallization technique | |
KR100425856B1 (ko) | 피식각막식각방법 | |
KR100186514B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
KR19990039740A (ko) | 접촉홀 형성방법 | |
JP2690860B2 (ja) | 半導体物質の非等方性エッチング方法 | |
KR100319622B1 (ko) | 반도체 장치의 분리구조 형성방법 | |
US7078160B2 (en) | Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector | |
KR100306905B1 (ko) | 접촉홀형성방법 | |
KR100249384B1 (ko) | 접촉홀 형성방법 | |
KR100221606B1 (ko) | 반도체장치의 배선들의 접촉 방법 | |
KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR20000066846A (ko) | 접촉홀 형성방법 | |
KR100370783B1 (ko) | 반도체 소자의 워드라인 스페이서 형성방법 | |
KR20030091452A (ko) | 피팅 현상을 방지하는 패턴 형성 방법 | |
KR100353403B1 (ko) | 반도체소자의 콘택 형성방법 | |
KR100257062B1 (ko) | 플러그 형성방법 | |
KR100289656B1 (ko) | 반도체 소자의 제조방법 | |
KR100281147B1 (ko) | 콘택홀 형성방법 | |
KR100361525B1 (ko) | 반도체기판형성방법 | |
KR100240613B1 (ko) | 반도체장치의 배선들의 접촉 방법 | |
KR20010004275A (ko) | 반도체 소자의 제조 방법 | |
KR20010063726A (ko) | 반도체 소자의 콘택홀 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |