KR100221606B1 - 반도체장치의 배선들의 접촉 방법 - Google Patents

반도체장치의 배선들의 접촉 방법 Download PDF

Info

Publication number
KR100221606B1
KR100221606B1 KR1019970002215A KR19970002215A KR100221606B1 KR 100221606 B1 KR100221606 B1 KR 100221606B1 KR 1019970002215 A KR1019970002215 A KR 1019970002215A KR 19970002215 A KR19970002215 A KR 19970002215A KR 100221606 B1 KR100221606 B1 KR 100221606B1
Authority
KR
South Korea
Prior art keywords
wiring
forming
interlayer insulating
contact hole
contact
Prior art date
Application number
KR1019970002215A
Other languages
English (en)
Other versions
KR19980066568A (ko
Inventor
강신석
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019970002215A priority Critical patent/KR100221606B1/ko
Publication of KR19980066568A publication Critical patent/KR19980066568A/ko
Application granted granted Critical
Publication of KR100221606B1 publication Critical patent/KR100221606B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체장치의 배선들의 접촉 방법에 관한 것으로서 기판 상에 제1배선을 형성하는 공정과, 상기 기판 및 상기 제1배선상에 층간절연막을 형성하는 공정과, 상기 층간절연막의 소정 부분을 제거하여 제1배선을 노출시키는 제1접촉구를 형성하는 공정과, 상기 제1접촉구의 측면에 측벽을 형성하는 공정과, 상기 층간절연막 및 측벽을 마스크로 사용하여 상기 제1접촉구의 노출된 부분을 소정 깊이 식각하여 제2접촉구를 형성하는 공정과, 상기 측벽을 제거하고 상기 제1 및 제2접촉구를 채우는 제2배선을 형성하는 공정을 구비한다. 따라서, 제1배선과 제2배선의 접촉 면적을 증가시켜 접촉 저항을 감소시킬 수 있다.

Description

반도체장치의 배선들의 접촉 방법
본 발명은 반도체장치의 배선들의 접촉 방법에 관한 것으로서, 특히, 제1배선과 제2배선의 접촉 면적을 증가시켜 접촉 저항을 감소시킬 수 있는 반도체장치의 배선들의 접촉 방법에 관한 것이다.
도 1a도 내지 c도는 종래 기술에 따른 반도체장치의 배선들의 접촉 방법을 도시하는 공정도이다.
도 1a를 참조하면, 기판(11) 상에 금속 또는 불순물이 도핑된 다결정실리콘을 증착한 후 포토리쏘그래피 방법으로 제1방향으로 길게 패터닝(도시되지 않음)하여 제1배선(13)을 형성한다. 상기에서 기판(11)은 불순물이 도핑된 확산영역(도시되지 않음)이 형성된 반도체기판, 또는, 배선 상에 형성된 절연막일 수도 있다. 기판(11) 및 제1배선(13)상에 산화실리콘을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법 등으로 증착하여 층간절연막(15)을 증착한다.
도 1b를 참조하면, 층간절염가(15) 상에 감광막(16)을 도포한다. 감광막(16)의 소정 부분을 노광 및 현상하여 층간절연막(15)의 소정 부분을 노출시킨다. 그리고, 감광막(16)을 마스크로 사용하여 층간절연막(15)의 노출된 부분을 제1배선(13)이 노출되도록 식각하여 접촉구(17)를 형성한다.
도 1c를 참조하면, 감광막(16)을 제거한다. 그리고, 층간절연막(15)상에 접촉구(17)가 채워져 제1배선(13)과 접촉하도록 금속 또는 불순물이 도핑된 다결정실리콘을 증착한 후 제1방향과 직각을 이루는 방향을 포함하는 제2방향으로 길게 패터닝하여 제2배선(19)을 형성한다.
그러나, 상술한 종래의 반도체장치의 배선들의 접촉 방법은 디자인 룰(design rule)이 작아짐에 따라 제1배선과 제2배선의 접촉 면적이 축소되어 접촉 저항이 증가되는 문제점이 있었다.
따라서, 본 발명의 목적은 제1배선과 제2배선의 접촉 면적을 증가시켜 접촉 저항을 감소시킬 수 있는 반도체장치의 배선들의 접촉 방법을 제공함에 있다.
제1a도 내지 c도는 종래 기술에 따른 반도체장치의 배선들의 접촉 방법을 도시하는 공정도.
제2a도 내지 d도는 본 발명에 따른 반도체장치의 배선들의 접촉 방법을 도시하는 공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 기판 23 : 제1배선
25 : 산화막 27 : 제1접촉구
29 : 측벽 31 : 제1접촉구
33 : 제2배선
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 배선들의 접촉 방법은 기판 상에 제1배선을 형성하는 공정과, 상기 기판 및 상기 제1배선 상에 층간절연막을 형성하는 공정과, 상기 층간절연막의 소정 부분을 제거하여 제1배선을 노출시키는 제1접촉구를 형성하는 공정과, 상기 제1접촉구의 측면에 측벽을 형성하는 공정과, 상기 층간절연막 및 측벽을 마스크로 사용하여 상기 제1접촉구의 노출된 부분을 소정 깊이 식각하여 제2접촉구를 형성하는 공정과, 상기 측벽을 제거하고 상기 제1 및 제2접촉구를 채우는 제2배선을 형성하는 공정을 구비한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 d도는 본 발명에 따른 반도체장치의 배선들의 접촉 방법을 도시하는 공정도이다.
도 2a를 참조하면, 기판(31) 상에 금속 또는 불순물이 도핑된 다결정실리콘을 증착한 후 포토리쏘그래피 방법으로 제1방향으로 길게 패터닝(도시되지 않음)하여 제1배선(23)을 형성한다. 상기에서 기판(21)은 불순물이 도핑된 확산영역(도시되지 않음)이 형성된 반도체기판, 또는, 배선 상에 형성된 절연막일 수도 있다. 그리고, 기판(21) 및 제1배선(23) 상에 산화실리콘을 CVD방법 등으로 증착하여 층간절연막(25)을 형성한다.
도 2b도를 참조하면, 층간절연막(23) 상에 감광막(26)을 도포한다. 감광막(16)의 소정 부분을 노광 및 현상하여 층간절연막(25)의 소정 부분을 노출시킨다. 그리고, 감광막(26)을 마스크로 사용하여 층간절연막(25)의 노출된 부분을 제1배선(23)이 노출되도록 식각하여 제1접촉구(27)를 형성한다.
도 2c를 참조하면, 감광막(26)을 제거한다. 제1접촉구(27)를 형성하는 층간절연막(25)의 측면에 질화실리콘으로 이루어진 측벽(29)을 형성한다. 상기에서 측벽(29)은 제1배선(23)의 제1접촉구(27)에 의해 노출된 부분과 층간절연막(25)상에 층간절연막(25)을 이루는 물질과 식각 선택비가 다른 물질, 예를 들면, 질화실리콘 등을 CVD 방법으로 증착한다. 그리고, 증착된 질화실리콘 등을 층간절연막(25)의 표면이 노출되도록 반응성이온식각(Reactive Ion Etching : RIE) 방법 등으로 에치 백하여 형성한다. 그리고, 층간절연막(25) 및 측벽(29)을 마스크로 사용하여 제1배선(23)의 노출된 부분을 소정 깊이로 이방성 식각하여 제2접촉구(31)를 형성한다.
도 2d를 참조하면, 측벽(29)을 제거한다. 이 때, 제1배선(23)의 노출된 표면적은 제2접촉구(31)의 측면 만큼 증가된다. 상기에서 층간절연막(25)은 측벽(25)과 식각 선택비가 서로 다르므로 식각되지 않는다. 그리고, 층간절연막(25)상에 제1 및 제2접촉구(27)(31)가 채워져 제1배선(23)과 접촉하도록 금속 또는 불순물이 도핑된 다결정실리콘을 증착한 후 제1방향과 직각을 이루는 방향을 포함하는 제2방향으로 길게 패터닝하여 제2배선(33)을 형성한다. 이 때, 제2배선(33)은 제1배선(23)과 접촉 면적이 증가된다.
따라서, 본 발명은 제1배선과 제2배선의 접촉 면적을 증가시켜 접촉 저항을 감소시킬 수 있는 잇점이 있다.

Claims (4)

  1. 기판상에 제1배선을 형성하는 공정과, 상기 기판 및 상기 제1배선상에 층간절연막을 형성하는 공정과, 상기 층간절연막의 소정 부분을 제거하여 제1배선을 노출시키는 제1접촉구를 형성하는 공정과, 상기 제1접촉구의 측면에 측벽을 형성하는 공정과, 상기 층간절연막 및 측벽을 마스크로 사용하여 상기 제1접촉구의 노출된 부분을 소정 깊이 식각하여 제2접촉구를 형성하는 공정과, 상기 측벽을 제거하고 상기 제1 및 제2접촉구를 채우는 제2배선을 형성하는 공정을 구비하는 반도체장치의 배선들의 접촉 방법.
  2. 청구항 1에 있어서, 상기 제2접촉구를 이방성 식각하여 형성하는 반도체장치의 배선들의 접촉 방법.
  3. 청구항 1에 있어서, 상기 측벽을 상기 층간절연막과 식각 선택비가 다른 물질로 형성하는 반도체장치의 배선들의 접촉 방법.
  4. 청구항 3에 있어서, 상기 측벽을 질화실리콘으로 형성하는 반도체장치의 배선들의 접촉 방법.
KR1019970002215A 1997-01-27 1997-01-27 반도체장치의 배선들의 접촉 방법 KR100221606B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970002215A KR100221606B1 (ko) 1997-01-27 1997-01-27 반도체장치의 배선들의 접촉 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970002215A KR100221606B1 (ko) 1997-01-27 1997-01-27 반도체장치의 배선들의 접촉 방법

Publications (2)

Publication Number Publication Date
KR19980066568A KR19980066568A (ko) 1998-10-15
KR100221606B1 true KR100221606B1 (ko) 1999-09-15

Family

ID=19495552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002215A KR100221606B1 (ko) 1997-01-27 1997-01-27 반도체장치의 배선들의 접촉 방법

Country Status (1)

Country Link
KR (1) KR100221606B1 (ko)

Also Published As

Publication number Publication date
KR19980066568A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
US5668052A (en) Method of manufacturing semiconductor device
KR100231134B1 (ko) 반도체장치의 배선 형성 방법
JP4057083B2 (ja) 半導体集積回路の製造方法
US5994779A (en) Semiconductor fabrication employing a spacer metallization technique
KR100299379B1 (ko) 반도체소자의금속배선형성방법
KR100221606B1 (ko) 반도체장치의 배선들의 접촉 방법
EP0809281A2 (en) Improvements in or relating to semiconductor devices
KR100319622B1 (ko) 반도체 장치의 분리구조 형성방법
KR100248626B1 (ko) 반도체소자의 제조 방법
KR100240613B1 (ko) 반도체장치의 배선들의 접촉 방법
KR100268935B1 (ko) 반도체소자의 플러그 형성방법
KR100306905B1 (ko) 접촉홀형성방법
KR100249384B1 (ko) 접촉홀 형성방법
KR100336770B1 (ko) 커패시터 형성방법
KR100257062B1 (ko) 플러그 형성방법
KR100338091B1 (ko) 반도체소자제조방법
KR100541703B1 (ko) 이중 층 패터닝을 이용한 반도체 소자의 게이트 형성방법
KR100204910B1 (ko) 반도체장치의 배선들의 접촉 방법
KR19990039740A (ko) 접촉홀 형성방법
KR100281147B1 (ko) 콘택홀 형성방법
KR0148326B1 (ko) 반도체 소자의 제조방법
KR100249018B1 (ko) 접촉홀 형성 방법
KR19990060819A (ko) 반도체 소자의 금속 배선 형성 방법
KR19990032597A (ko) 반도체장치의 배선형성방법
KR100204911B1 (ko) 반도체장치의 플러그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee