KR100257062B1 - 플러그 형성방법 - Google Patents

플러그 형성방법 Download PDF

Info

Publication number
KR100257062B1
KR100257062B1 KR1019970063287A KR19970063287A KR100257062B1 KR 100257062 B1 KR100257062 B1 KR 100257062B1 KR 1019970063287 A KR1019970063287 A KR 1019970063287A KR 19970063287 A KR19970063287 A KR 19970063287A KR 100257062 B1 KR100257062 B1 KR 100257062B1
Authority
KR
South Korea
Prior art keywords
insulating layer
interlayer insulating
plug
substrate
contact hole
Prior art date
Application number
KR1019970063287A
Other languages
English (en)
Other versions
KR19990042472A (ko
Inventor
김동석
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970063287A priority Critical patent/KR100257062B1/ko
Publication of KR19990042472A publication Critical patent/KR19990042472A/ko
Application granted granted Critical
Publication of KR100257062B1 publication Critical patent/KR100257062B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Abstract

본 발명은 플러그 형성방법에 관한 것으로서 기판 상에 층간절연층을 소정 두께 보다 두껍게 형성하고 상기 층간절연층 상에 소정 부분을 노출시키는 포토레지스트를 형성하는 공정과, 상기 포토레지스트를 마스크로 사용하여 상기 층간절연층의 노출된 부분을 식각하여 측면이 소정 경사각을 가지며 상기 기판을 노출시키는 접촉홀을 형성하고 상기 층간절연층 상에 잔류하는 포토레지스트를 제거하는 공정과, 상기 층간절연층 상에 상기 접촉홀을 채워 상기 기판과 접촉되도록 불순물이 도핑된 다결정실리콘을 증착하고 상기 다결정실리콘을 상기 층간절연층이 노출되도록 에치백하여 상기 접촉홀 내에 플러그를 형성하는 공정과, 상기 층간절연층 및 플러그를 소정 두께가 되도록 에치백하는 공정을 구비한다. 따라서, 플러그를 노광 한계 이하로 크기로 형성할 수 있으므로 소자의 집적도를 향상시킬 있다.

Description

플러그 형성방법
본 발명은 반도체장치의 플러그 형성방법에 관한 것으로서, 특히, 노광 한계 보다 작은 크기를 갖도록 형성하여 소자의 집적도를 향상시킬 수 있는 플러그 형성방법에 관한 것이다.
도 1a 내지 도 1c는 종래 기술에 따른 플러그 형성방법을 도시하는 공정도이다.
도 1a를 참조하면, 기판(11) 상에 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 산화실리콘을 증착하여 층간절연층(13)을 형성한다. 상기에서 기판(11)은 불순물영역(도시되지 않음)이 확산된 반도체기판이거나, 또는, 하부 배선층(도시되지 않음)일 수도 있다.
층간절연층(13) 상에 포토레지스트(15)를 도포한 후 노광 및 현상에 의해 층간절연층(13)의 소정 부분을 노출시킨다. 이 때, 층간절연층(13)의 노출된 부분은 반도체기판의 불순물영역, 또는, 하부 배선층과 대응한다.
도 1b를 참조하면, 층간절연층(13) 상에 잔류하는 포토레지스트(15)를 마스크로 사용하여 층간절연층(13)의 노출된 부분을 식각하여 기판(11)을 노출시키는 접촉홀(17)을 형성한다. 그리고, 포토레지스트(15)를 제거한다.
도 1c를 참조하면, 층간절연층(13) 상에 기판(11)의 접촉홀(17)을 채워 기판(11)과 접촉되도록 불순물이 도핑된 다결정실리콘을 CVD 방법으로 증착한다. 그리고, 다결정실리콘을 플라즈마 식각 또는 반응성 이온식각 등의 이방성 식각방법으로 층간절연층(13)이 노출되도록 에치백한다. 이 때, 접촉홀(17) 내에 잔류하는 다결정실리콘은 플러그(19)가 된다.
그러나, 상술한 종래 기술에 따른 플러그 형성방법은 접촉홀을 노광 한계 이하의 크기로 형성하기 어려워 플러그를 작게 형성할 수 없어 소자의 집적도가 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 플러그를 노광 한계 이하로 크기로 형성하여 소자의 집적도를 향상시킬 있는 플러그 형성방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 플러그 형성방법은 기판 상에 층간절연층을 소정 두께 보다 두껍게 형성하고 상기 층간절연층 상에 소정 부분을 노출시키는 포토레지스트를 형성하는 공정과, 상기 포토레지스트를 마스크로 사용하여 상기 층간절연층의 노출된 부분을 식각하여 측면이 소정 경사각을 가지며 상기 기판을 노출시키는 접촉홀을 형성하고 상기 층간절연층 상에 잔류하는 포토레지스트를 제거하는 공정과, 상기 층간절연층 상에 상기 접촉홀을 채워 상기 기판과 접촉되도록 불순물이 도핑된 다결정실리콘을 증착하고 상기 다결정실리콘을 상기 층간절연층이 노출되도록 에치백하여 상기 접촉홀 내에 플러그를 형성하는 공정과, 상기 층간절연층 및 플러그를 소정 두께가 되도록 에치백하는 공정을 구비한다.
도 1a 내지 도 1c는 종래 기술에 따른 플러그 형성방법을 도시하는 공정도
도 2a 내지 도 2d는 본 발명에 따른 플러그 형성방법을 도시하는 공정도
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 따른 플러그 형성방법을 도시하는 공정도이다.
도 2a를 참조하면, 기판(21) 상에 CVD 방법으로 산화실리콘 등의 절연물질을 두껍게 증착하여 층간절연층(23)을 형성한다. 상기에서 기판(21)은 불순물영역(도시되지 않음)이 확산된 반도체기판이거나, 또는, 하부 배선층(도시되지 않음)일 수도 있다.
도 2b를 참조하면, 층간절연층(23) 상에 잔류하는 포토레지스트(25)를 마스크로 사용하여 층간절연층(23)의 노출된 부분을 식각하여 기판(21)을 노출시키는 접촉홀(27)을 형성한다. 상기에서 접촉홀(27)은 CHF3+C4F8+C2HF5의 혼합 가스를 사용하여 플라즈마 식각 방법으로 형성된다. 상기에서 혼합 가스는 폴리머를 다량으로 발생하므로 접촉홀(27)은 측면이 소정 경사각을 갖도록 식각되어 형성된다. 그러므로, 접촉홀(27)은 층간절연층(23)의 상부에서 노광 한계의 크기로 형성되나 하부로 내려 갈수록 노광 한계의 크기 보다 작게 형성된다. 그리고, 층간절연층(23) 상에 잔류하는 포토레지스트(25)를 제거한다.
도 2c를 참조하면, 층간절연층(23) 상에 기판(21)을 노출시키는 접촉홀(23)을 채워 기판(21)과 접촉되도록 불순물이 도핑된 다결정실리콘을 CVD 방법으로 증착한다. 이 때, 접촉홀(23)의 측면이 경사각을 가지므로 다결정실리콘은 보이드가 형성되지 않고 증착이 용이하다.
다결정실리콘을 플라즈마 식각 또는 반응성 이온식각 등의 이방성 식각방법으로 층간절연층(23)이 노출되도록 에치백한다. 이 때, 접촉홀(27) 내에 잔류하는 다결정실리콘은 플러그(29)가 된다.
도 2d를 참조하면, 층간절연층(23) 및 접촉홀(27) 내의 플러그(29)를 소정 두께가 되도록 화학-기계적연마(Chemical-Mechanical Polishing) 방법으로 에치백한다. 이 때, 접촉홀(27)은 층간절연층(23)의 하부로 갈수록 크기가 감소되므로 이 접촉홀(27) 내의 플러그(29)도 크기가 감소된다.
따라서, 본 발명은 플러그를 노광 한계 이하로 크기로 형성할 수 있으므로 소자의 집적도를 향상시킬 있는 잇점이 있다.

Claims (3)

  1. 기판 상에 층간절연층을 소정 두께 보다 두껍게 형성하고 상기 층간절연층 상에 소정 부분을 노출시키는 포토레지스트를 형성하는 공정과,
    상기 포토레지스트를 마스크로 사용하여 상기 층간절연층의 노출된 부분을 식각하여 측면이 소정 경사각을 가지며 상기 기판을 노출시키는 접촉홀을 형성하고 상기 층간절연층 상에 잔류하는 포토레지스트를 제거하는 공정과,
    상기 층간절연층 상에 상기 접촉홀을 채워 상기 기판과 접촉되도록 불순물이 도핑된 다결정실리콘을 증착하고 상기 다결정실리콘을 상기 층간절연층이 노출되도록 에치백하여 상기 접촉홀 내에 플러그를 형성하는 공정과,
    상기 층간절연층 및 플러그를 소정 두께가 되도록 에치백하는 공정을 구비하는 플러그 형성방법.
  2. 청구항 1에 있어서
    상기 접촉홀을 CHF3+C4F8+C2HF5의 혼합 가스를 사용하여 플라즈마 식각 방법으로 형성하는 플러그 형성방법.
  3. 청구항1 에 있어서
    상기층간절연층 및 플러그를 화학-기계적연마(Chemical-Mechanical Polishing) 방법으로 에치백하는 플러그 형성방법.
KR1019970063287A 1997-11-27 1997-11-27 플러그 형성방법 KR100257062B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970063287A KR100257062B1 (ko) 1997-11-27 1997-11-27 플러그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970063287A KR100257062B1 (ko) 1997-11-27 1997-11-27 플러그 형성방법

Publications (2)

Publication Number Publication Date
KR19990042472A KR19990042472A (ko) 1999-06-15
KR100257062B1 true KR100257062B1 (ko) 2000-05-15

Family

ID=19525723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970063287A KR100257062B1 (ko) 1997-11-27 1997-11-27 플러그 형성방법

Country Status (1)

Country Link
KR (1) KR100257062B1 (ko)

Also Published As

Publication number Publication date
KR19990042472A (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US6734107B2 (en) Pitch reduction in semiconductor fabrication
KR100494955B1 (ko) 유동성희생산화물을이용하는이중다마신법을사용한다층동일평면금속/절연체막형성방법
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
US8089153B2 (en) Method for eliminating loading effect using a via plug
US5747383A (en) Method for forming conductive lines and stacked vias
US5940731A (en) Method for forming tapered polysilicon plug and plug formed
US6500744B2 (en) Methods of forming DRAM assemblies, transistor devices, and openings in substrates
CN109216433A (zh) 埋入式字符线和鳍状结构上栅极的制作方法
KR100257062B1 (ko) 플러그 형성방법
KR0165453B1 (ko) Y자형 트랜치를 이용한 반도체 소자의 분리 방법
US20050227495A1 (en) Method for forming isolation layer in semiconductor device
TWI240360B (en) Forming method of trench isolation region
KR100196226B1 (ko) 반도체장치의 접촉 홀 형성방법
JPH0729971A (ja) 半導体装置の製造方法
KR100249384B1 (ko) 접촉홀 형성방법
KR20020048616A (ko) 플래시 메모리 장치의 게이트 패턴 형성 방법
US6716720B2 (en) Method for filling depressions on a semiconductor wafer
KR0161727B1 (ko) 반도체 소자의 소자분리방법
KR100221606B1 (ko) 반도체장치의 배선들의 접촉 방법
KR100266012B1 (ko) 반도체소자의평탄화방법
KR100643567B1 (ko) 반도체 메모리 소자의 랜딩 플러그 콘택 형성 방법
KR100338091B1 (ko) 반도체소자제조방법
KR100265561B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100743619B1 (ko) 반도체장치의 트렌치 형성방법
KR100209279B1 (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee