KR100196226B1 - 반도체장치의 접촉 홀 형성방법 - Google Patents

반도체장치의 접촉 홀 형성방법 Download PDF

Info

Publication number
KR100196226B1
KR100196226B1 KR1019960041581A KR19960041581A KR100196226B1 KR 100196226 B1 KR100196226 B1 KR 100196226B1 KR 1019960041581 A KR1019960041581 A KR 1019960041581A KR 19960041581 A KR19960041581 A KR 19960041581A KR 100196226 B1 KR100196226 B1 KR 100196226B1
Authority
KR
South Korea
Prior art keywords
layer
forming
etching
insulating film
mask
Prior art date
Application number
KR1019960041581A
Other languages
English (en)
Other versions
KR19980022423A (ko
Inventor
연충규
최상준
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960041581A priority Critical patent/KR100196226B1/ko
Publication of KR19980022423A publication Critical patent/KR19980022423A/ko
Application granted granted Critical
Publication of KR100196226B1 publication Critical patent/KR100196226B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체장치의 접촉 홀 형성 방법에 관한 것으로서, 기판상에 절연막을 형성하는 공정과, 상기 절연막 상에 소정 부분을 노출시키는 마스크층을 형성하는 공정과, 상기 절연막 상의 노출된 부분과 상기 마스크층 상에 저식각층을 형성하는 공정과, 상기 저식각층을 상기 절연막이 노출되며 상기 마스크층의 측면에 측벽 형태로 잔류하도록 에치 백하며 계속해서 식각 조건을 변화시키지 않고 상기 마스크층을 마스크로 사용하여 상기 측벽 형태로 잔류하는 저식각층과 절연막의 노출된 부분을 기판이 노출되도록 식각하여 경사진 측면을 갖는 접촉 홀을 형성하는 공정과, 상기 절연막 상의 마스크를 제거하는 공정을 구비한다. 따라서, 마스크층의 측면에 잔류하는 저식각층과 절연막의 식각 속도에 의해 접촉 홀 측면의 경사를 제어하므로 재현성이 증가된다.

Description

반도체장치의 접촉 홀 형성방법
제1도 (a) 내지 (b)는 종래 기술에 따른 반도체장치의 접촉 홀 형성방법을 도시하는 공정도.
제2도 (a) 내지 (c)는 본 발명에 따른 반도체장치의 접촉 홀 형성 방법을 도시하는 공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 기판 23 : 절연막
25 : 마스크층 27 : 감광막
29 : 저식각층 31 : 접촉 홀
본 발명은 반도체장치의 접촉 홀(contact hole) 형성방법에 관한 것으로서, 특히, 측면이 경사져 하부로 내려 갈수록 크기가 작아지는 반도체장치의 접촉 홀 형성방법에 관한 것이다.
반도체장치의 집적도가 증가됨에 따라 접촉 홀의 면적이 작아져 종횡비(aspect ratio)가 증가된다. 그러므로, 접촉 홀을 형성하기 위한 이방성 식각(anisotropic etch) 공정 뿐만 아니라, 이 후의 배선 공정시 스텝 커버리지(step coverage)가 나쁘므로 이 접촉 홀 내부에 보이드(void)가 형성되는 단점이 있다. 또한, 접촉 홀 형성시 하부 배선과 이 후에 형성될 상부 배선이 접촉되어 전기적으로 연결되는 것을 방지하기 위해 이 접촉 홀 내부에 측벽을 형성하여야 하므로 공정이 복잡해진다.
그러므로, 이러한 문제점을 해결하기 위해 하부로 내려 갈수록 면적이 작아져 경사 측면을 갖는 접촉 홀의 형성방법이 제시되었다.
제1도 (a) 내지 (b)는 종래 기술에 따른 반도체장치의 접촉 홀 형성방법을 도시하는 공정도이다.
제1도 (a)를 참조하면, 기판(11) 상에 절연막(13)을 두껍게 형성한다. 상기에서 기판(11)은 불순물이 도핑된 확산영역(도시되지 않음)이 형성된 반도체기판이거나, 또는, 반도체 기판 상에 절연막(도시되지 않음)을 개재시켜 형성된 금속 배선이다. 절연막(13) 상에 감고아 물질을 도포한 후 노광 및 현상하여 이 절연막(13)의 소정 부분을 노출시키는 감광막(15)을 형성한다.
제1도 (b)를 참조하면, 감광막(15)을 마스크로 사용하여 절연막(13)의 노출된 부분을 CxFy 또는 CxHzFy(여기서, X, Y 및 Z는 자연수이다)와 같은 탄화불소(fluorocarbon) 가스로 이방성 식각하여 기판(11)을 노출시키는 접촉 홀(17)을 형성한다. 상기에서 CxFy 또는 CxHzFy 등의 탄화불소 가스들은 CF3, CF2또는 CF 등의 불포화 활성종(unsaturated reactive radical)을 다량 발생시키는데, 이 발생된 불포화 활성종은 절연막(13)의 측면에 부착되어 폴리머를 형성한다. 상기에서 절연막(13)의 측면에 부착되는 폴리머는 접촉 홀(17)을 형성할 때 식각방지막으로 이용되어 절연막(13)이 경사지에 식각되어 접촉 홀(17)의 크기가 하부로 갈수록 작아진다. 그리고 절연막(13) 상에 잔류하는 감광막(15)을 제거한다.
그러나, 상술한 종래의 접촉 홀 형성방법은 폴리머의 발생이 심한 화학 반응에서 식각 공정을 하여야 하므로 식각 조건과 절연막의 표면 상태에 따라 식각 상태가 민감하게 변하므로 재현성이 저하되는 문제점이 있었다. 따라서, 본 발명의 목적은 식각 상태가 민감하게 변하는 것을 방지하여 재현성을 향상시킬 수 있는 반도체 장치의 접촉 홀 형성 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 접촉 홀 형성 방법은 기판 상에 절연막을 형성하는 공정과, 상기 절연막 상에 소정 부분을 노출시키는 마스크층을 형성하는 공정과, 상기 절연막 상의 노출된 부분과 상기 마스크층 상에 저식각층을 형성하는 공정과, 상기 저식각층을 상기 절연막이 노출되며 상기 마스크층의 측면에 측벽 형태로 잔류하도록 에치 백하며 계속해서 상기 마스크층의 측면에 측벽 형태로 잔류하도록 에치 백하며 계속해서 식각 조건을 변화시키지 않고 상기 마스크층을 마스크로 사용하여 상기 측벽 형태로 잔류하는 저식각층과 절연막의 노출된 부분을 기판이 노출되도록 식각하여 경사진 측면을 갖는 접촉 홀을 형성하는 공정과, 상기 절연막 상의 마스크를 제거하는 공정을 구비한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제2도 (a) 내지 (c)는 본 발명에 따른 반도체장치의 접촉 홀 형성 방법을 도시하는 공정도이다.
제2도 (a)를 참조하면, 기판(21) 상에 산화실리콘 등으로 이루어진 절연막(23)을 두껍게 형성한다. 상기에서 기판(21)은 불순물이 고농도로 도핑된 확산영역(도시되지 않음)이 형성된 반도체기판이거나, 또는, 반도체기판 상에 절연막(도시되지 않음)을 개재시켜 형성된 금속 배선이다. 절연막(23) 상에 절연막(23)을 형성하는 산화실리콘과 식각 선택비가 높은 다결정 실리콘을 화학기상증착(Chemical Vaper Deposition : 이하, CVD라 칭함) 방법에 의해 1000~3000Å 정도의 두께로 증착하여 마스크층(25)을 형성한다. 그리고, 마스크층(25) 상에 감광 물질을 회전 도포한 후 노광 및 현상하여 이 마스크층(25)의 소정 부분을 노출시키는 감광막(27)을 형성한다.
제2도 (b)를 참조하면, 감광막(27)을 마스크로 사용하여 이방성 식각방법으로 마스크층(25)의 노출된 부분을 절연막(23)이 노출되게 제거한다. 그리고, 감광막(27)을 제거한 후 절연막(23)의 노출된 부분과 마스크층(25)상에 저식각층(29)을 형성한다. 저식각층(29)은 절연막(23)을 형성하는 산화실리콘과 식각 선택비가 높은 질화실리콘을 CVD 방법에 의해 500~2000Å 정도의 두께로 증착하므로써 형성된다.
제2도 (c)도를 참조하면, 저식각층(28)과 마스크층(25)이 형성되지 않은 부분의 절연막(23)을 기판(21)이 노출되도록 한번의 식각 공정에 의해 순차적으로 접촉 홀(31)을 형성한다. 즉 , 마스크를 사용하지 않고 CHF3이 5~100sccm, CF4이 5~100sccm, 그리고 Ar이 10~400sccm이 혼합된 가스로 마스크층(25) 및 절연막(23)이 노출되도록 저식각층(28)을 식각하면 이 저식각층(29)이 완전히 제거되지 않고 마스크층(25)의 측면에 측벽(도시되지 않음)의 형태로 남게 된다.
그리고, 상술한 식각 상태를 깨지 않고, 즉, 저식각층(28)을 식각하는 상기 비율로 혼합된 CHF3+CF4+Ar의 혼합 가스 등으로 연속해서 마스크층(25)의 측면에 측벽 형태로 잔류하는 저식각층(28)과 절연막(23)의 노출된 부분을 기판(21)이 노출되도록 식각하여 접촉 홀(31)을 형성한다. 상기에서 측벽 형태로 잔류하는 저식각층(28)은 절연막(23)과 식각 선택비가 크므로 식각되는 속도가 이 절연막(23) 보다 느리다. 따라서, 측벽 형태로 잔류하는 저식각층(28)은 접촉 홀(31)을 형성하기 위한 식각시 절연막(23)이 식각되는 속도보다 느리게 식각되는데, 이 저식각층(28)이 식각됨에 따라 이 저식각층(28)에 의해 덮혀있던 절연막(23)이 노출되어 식각된다. 그러므로, 형성되는 접촉 홀(31)의 상부는 면적이 증가되고 하부는 식각되기 전의 마스크층(25)의 측면에 측벽 형태로 잔류된 저식각층(28)에 의해 덮혀지지 않고 절연막(23)의 노출된 부분 만큼 넓이가 전사된다. 따라서, 접촉 홀(31)은 상부의 면적이 넓고 하부로 갈수록 면적이 점차로 좁아지므로 측면이 경사지게 된다. 상기에서, 마스크층(25)은 접촉 홀(31)을 형성하기 위한 식각시 마스크로 사용되며, 또한, 마스크층의 측면에 측벽 형태로 잔류하는 저식각층(28)은 접촉 홀(31) 형성시 제거된다. 상기에서 접촉 홀(31) 측면의 경사를 저식각층(29)과 절연막(23)의 식각속도에 의해 제어하므로 재현성이 증가된다. 그리고, 상기 절연막(23) 상의 마스크(25)을 제거한다.
상술한 바와 같이 본 발명에 따른 반도체장치의 접촉 홀 형성방법은 기판 상에 형성된 절연막 상의 소정 부분에 다결정실리콘으로 이루어진 마스크층을 형성하고 절연막의 노출된 부분과 마스크층 상에 질화막으로 이루어진 저식각층을 형성한 후 저식각층과 마스크층이 형성되지 않은 부분의 절연막을 기판이 노출되도록 한번의 식각 공정에 의해 순차적으로 식각하여 접촉 홀을 형성하면 마스크층의 측면에 측벽 형태로 잔류하는 저식각층에 의해 접촉 홀 상부의 면적이 증가되고 하부는 식각되기 전의 절연막의 노출된 부분 만큼 넓이가 전사되어 면적이 점차로 좁아지므로 측면이 경사지게 된다.
따라서, 본 발명은 마스크층의 측면에 잔류하는 저식각층과 절연막의 식각 속도에 의해 접촉 홀 측면의 경사를 제어하므로 재현성이 증가되는 잇점이 있다.

Claims (6)

  1. 기판 상에 절연막을 형성하는 공정과, 상기 절연막 상에 소정 부분을 노출시키는 마스크층을 형성하는 공정과, 상기 절연막 상의 노출된 부분과 상기 마스크층 상에 저식각층을 형성하는 공정과, 상기 저식각층을 상기 절연막이 노출되며 상기 마스크층의 측면에 측벽 형태로 잔류하도록 에치 백하며 계속해서 식각 조건을 변화시키지 않고 상기 마스크층을 마스크로 사용하여 상기 측벽 형태로 잔류하는 저식각층과 절연막의 노출된 부분을 기판이 노출되도록 식각하여 경사진 측면을 갖는 접촉 홀을 형성하는 공정과, 상기 절연막 상의 마스크를 제거하는 공정을 구비하는 반도체장치의 접촉 홀 형성 방법.
  2. 제1항에 있어서, 상기 마스크층을 상기 절연막을 형성하는 산화실리콘과 식각 선택비가 높은 다결정실리콘으로 형성하는 반도체장치의 접촉 홀 형성 방법.
  3. 제2항에 있어서, 상기 마스크층을 호학기상증착 방법으로 1000~3000Å의 두께로 증착하여 형성하는 반도체장치의 접촉 홀 형성 방법.
  4. 제1항에 있어서, 상기 저식각층을 상기 절연막을 형성하는 산화실리콘과 식각 선택비가 높은 질화실리콘으로 형성하는 반도체 접촉 홀 형성 방법.
  5. 제4항에 있어서, 상기 저식각층을 화학기상증착 방법으로 500~2000Å의 두께로 증착하여 형성하는 반도체장치의 접촉 홀 형성 방법.
  6. 제1항에 있어서, 상기 접촉 홀을 CHF3이 5~100sccm, CF4이 5~100sccm, 그리고 Ar이 10~400sccm으로 혼합된 가스로 형성하는 반도체장치의 접촉 홀 형성 방법.
KR1019960041581A 1996-09-23 1996-09-23 반도체장치의 접촉 홀 형성방법 KR100196226B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960041581A KR100196226B1 (ko) 1996-09-23 1996-09-23 반도체장치의 접촉 홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960041581A KR100196226B1 (ko) 1996-09-23 1996-09-23 반도체장치의 접촉 홀 형성방법

Publications (2)

Publication Number Publication Date
KR19980022423A KR19980022423A (ko) 1998-07-06
KR100196226B1 true KR100196226B1 (ko) 1999-06-15

Family

ID=19474821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960041581A KR100196226B1 (ko) 1996-09-23 1996-09-23 반도체장치의 접촉 홀 형성방법

Country Status (1)

Country Link
KR (1) KR100196226B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842499B1 (ko) * 2006-12-28 2008-07-01 동부일렉트로닉스 주식회사 반도체장치의 제조방법
JP2014003085A (ja) * 2012-06-15 2014-01-09 Tokyo Electron Ltd プラズマエッチング方法及びプラズマ処理装置

Also Published As

Publication number Publication date
KR19980022423A (ko) 1998-07-06

Similar Documents

Publication Publication Date Title
US5895740A (en) Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
US4461672A (en) Process for etching tapered vias in silicon dioxide
EP0536968A2 (en) Process for forming contact holes in the fabrication of semi-conducteur devices
KR100415088B1 (ko) 반도체장치의 제조방법
JP3248072B2 (ja) 酸化膜エッチング方法
JPH11186225A (ja) テーパ形コンタクトホールの形成方法、テーパ形ポリシリコンプラグの形成方法並びにテーパ形ポリシリコンプラグ
US6103596A (en) Process for etching a silicon nitride hardmask mask with zero etch bias
JPH10242117A (ja) 半導体装置の製造方法
GB2349505A (en) Method of fabricating a semiconductor device
JPH06334031A (ja) 半導体装置の素子分離方法
KR100196226B1 (ko) 반도체장치의 접촉 홀 형성방법
JP3383807B2 (ja) 半導体装置の製造方法
KR100249384B1 (ko) 접촉홀 형성방법
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100338091B1 (ko) 반도체소자제조방법
KR0139072B1 (ko) 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법
KR20000045442A (ko) 반도체소자의 콘택 형성방법
KR100257062B1 (ko) 플러그 형성방법
KR20010060984A (ko) 반도체 장치의 콘택홀 형성방법
KR100223265B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100248345B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR0166203B1 (ko) 반도체장치의 콘택 형성방법
KR100248627B1 (ko) 반도체장치의 배선 형성 방법
KR100249012B1 (ko) 반도체장치의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960923

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960923

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990219

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990220

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020116

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030120

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040119

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050120

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060118

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061211

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080102

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20090121

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20110110