JP2970217B2 - Ｓｏｉ基板におけるｓｏｉ膜厚均一化方法 - Google Patents
Ｓｏｉ基板におけるｓｏｉ膜厚均一化方法Info
- Publication number
- JP2970217B2 JP2970217B2 JP13884592A JP13884592A JP2970217B2 JP 2970217 B2 JP2970217 B2 JP 2970217B2 JP 13884592 A JP13884592 A JP 13884592A JP 13884592 A JP13884592 A JP 13884592A JP 2970217 B2 JP2970217 B2 JP 2970217B2
- Authority
- JP
- Japan
- Prior art keywords
- film thickness
- soi
- optical path
- soi substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＳＯＩ膜厚をＳＯＩ基
板全面に亘って均一化する方法に関する。
板全面に亘って均一化する方法に関する。
【０００２】
【従来の技術】従来、誘電体基板上に１μｍ以上の厚さ
を有する単結晶半導体薄膜を形成する方法としては、単
結晶サファイア基板上に単結晶シリコン膜等をエピタキ
シャル成長させる技術が良く知られているが、この技術
においては、誘電体基板と気相成長されるシリコン単結
晶との間に格子定数の不一致があるため、シリコン気相
成長層に多数の結晶欠陥が発生し、このために該技術は
実用性に乏しい。
を有する単結晶半導体薄膜を形成する方法としては、単
結晶サファイア基板上に単結晶シリコン膜等をエピタキ
シャル成長させる技術が良く知られているが、この技術
においては、誘電体基板と気相成長されるシリコン単結
晶との間に格子定数の不一致があるため、シリコン気相
成長層に多数の結晶欠陥が発生し、このために該技術は
実用性に乏しい。
【０００３】そこで、近年、ＳＯＩ（ Si On Insulato
r）構造の接合ウエーハ（以下、ＳＯＩ基板と称す）が
特に注目されるに至った。このＳＯＩ基板は、例えば２
枚の半導体基板の少なくとも一方を酸化処理してその基
板の少なくとも一方の表面に酸化膜を形成し、これら２
枚の半導体基板を前記酸化膜が中間層になるようにして
重ね合わせた後、これらを所定温度に加熱して接着し、
その一方の半導体基板を平面研削した後、更に研磨して
これを薄膜化し、単結晶シリコン薄膜（以下、ＳＯＩ膜
と称す）とすることによって得られる。
r）構造の接合ウエーハ（以下、ＳＯＩ基板と称す）が
特に注目されるに至った。このＳＯＩ基板は、例えば２
枚の半導体基板の少なくとも一方を酸化処理してその基
板の少なくとも一方の表面に酸化膜を形成し、これら２
枚の半導体基板を前記酸化膜が中間層になるようにして
重ね合わせた後、これらを所定温度に加熱して接着し、
その一方の半導体基板を平面研削した後、更に研磨して
これを薄膜化し、単結晶シリコン薄膜（以下、ＳＯＩ膜
と称す）とすることによって得られる。
【０００４】ところで、パワーものに用いられるＳＯＩ
基板は、ＳＯＩ膜厚が比較的厚く１０μｍ以上である
が、その厚さは均一で、バラツキは少なくとも±０．３
μｍ以下であることが要求される。
基板は、ＳＯＩ膜厚が比較的厚く１０μｍ以上である
が、その厚さは均一で、バラツキは少なくとも±０．３
μｍ以下であることが要求される。
【０００５】
【発明が解決しようとする課題】しかしながら、現行の
研磨における管理方法の下ではＳＯＩ膜厚の均一化には
限界があり、ＳＯＩ膜厚をバラツキ±０．３μｍ以下に
抑えて均一化することは不可能であった。
研磨における管理方法の下ではＳＯＩ膜厚の均一化には
限界があり、ＳＯＩ膜厚をバラツキ±０．３μｍ以下に
抑えて均一化することは不可能であった。
【０００６】本発明は上記問題に鑑みてなされたもの
で、その目的とする処は、ＳＯＩ膜厚が１０μｍ以上の
ＳＯＩ基板においても、ＳＯＩ膜厚のバラツキを基板全
面に亘って±０．３μｍ以下に抑えることができるＳＯ
Ｉ基板におけるＳＯＩ膜厚均一化方法を提供することに
ある。
で、その目的とする処は、ＳＯＩ膜厚が１０μｍ以上の
ＳＯＩ基板においても、ＳＯＩ膜厚のバラツキを基板全
面に亘って±０．３μｍ以下に抑えることができるＳＯ
Ｉ基板におけるＳＯＩ膜厚均一化方法を提供することに
ある。
【０００７】
【課題を解決するための手段】上記目的を達成すべく本
発明は、ＳＯＩ基板面内を複数に区画し、フーリエ変換
赤外分光計を用いて各区画のＳＯＩ膜厚をそれぞれ測定
して膜厚マップを作成し、各区画のＳＯＩ膜厚が所定値
となるためのエッチング代を前記膜厚マップに基づいて
各区画毎に計算し、所定の領域のみを選択的にエッチン
グ可能なドライエッチング装置をＳＯＩ基板上で走査し
て各区画のＳＯＩ膜を所定のエッチング代だけエッチン
グ処理するＳＯＩ膜厚均一化方法であって、前記フーリ
エ変換赤外分光計を用いるＳＯＩ膜厚の測定方法では、
マイケルソン干渉計を構成する固定鏡と移動鏡との光路
差を連続的に変えて得られる干渉光をＳＯＩ基板上に照
射して光路差−反射赤外光強度曲線を得、この曲線にお
ける複数のサイドバーストの各々に存在する極小ピーク
の中から光路差の絶対値の最も小さいものを選択し、そ
の極小ピークの光路差からＳＯＩ膜厚を求めることをそ
の特徴とする。
発明は、ＳＯＩ基板面内を複数に区画し、フーリエ変換
赤外分光計を用いて各区画のＳＯＩ膜厚をそれぞれ測定
して膜厚マップを作成し、各区画のＳＯＩ膜厚が所定値
となるためのエッチング代を前記膜厚マップに基づいて
各区画毎に計算し、所定の領域のみを選択的にエッチン
グ可能なドライエッチング装置をＳＯＩ基板上で走査し
て各区画のＳＯＩ膜を所定のエッチング代だけエッチン
グ処理するＳＯＩ膜厚均一化方法であって、前記フーリ
エ変換赤外分光計を用いるＳＯＩ膜厚の測定方法では、
マイケルソン干渉計を構成する固定鏡と移動鏡との光路
差を連続的に変えて得られる干渉光をＳＯＩ基板上に照
射して光路差−反射赤外光強度曲線を得、この曲線にお
ける複数のサイドバーストの各々に存在する極小ピーク
の中から光路差の絶対値の最も小さいものを選択し、そ
の極小ピークの光路差からＳＯＩ膜厚を求めることをそ
の特徴とする。
【０００８】
【作用】本発明者等はフーリエ変換赤外分光計（以下、
ＦＴＩＲと称す）を用いてＳＯＩ膜厚を測定する方法
（以下、ＦＴＩＲ法と称す）を先に提案したが、該方法
によれば厚さ１０μｍ以上のＳＯＩ膜厚であってもこれ
を高精度に測定できることがわかった。
ＦＴＩＲと称す）を用いてＳＯＩ膜厚を測定する方法
（以下、ＦＴＩＲ法と称す）を先に提案したが、該方法
によれば厚さ１０μｍ以上のＳＯＩ膜厚であってもこれ
を高精度に測定できることがわかった。
【０００９】従って、本発明のようにＳＯＩ基板面の各
区画のＳＯＩ膜厚をＦＴＩＲ法によって測定して膜厚マ
ップを作成し、この膜厚マップに基づいて各区画におけ
るＳＯＩ膜のエッチング代を計算し、ドライエッチング
装置によって各区画のＳＯＩ膜をエッチング代だけエッ
チング処理すれば、１０μｍ以上の厚さのＳＯＩ膜であ
っても、その厚さを±０．３μｍ以下のバラツキに抑え
て均一化することができる。
区画のＳＯＩ膜厚をＦＴＩＲ法によって測定して膜厚マ
ップを作成し、この膜厚マップに基づいて各区画におけ
るＳＯＩ膜のエッチング代を計算し、ドライエッチング
装置によって各区画のＳＯＩ膜をエッチング代だけエッ
チング処理すれば、１０μｍ以上の厚さのＳＯＩ膜であ
っても、その厚さを±０．３μｍ以下のバラツキに抑え
て均一化することができる。
【００１０】
【実施例】以下に本発明の実施例を添付図面に基づいて
説明する。
説明する。
【００１１】本発明方法においては、図１に示すよう
に、先ずＳＯＩ基板１１が複数の区画Ｗ１，Ｗ２…Ｗｎ
に分割され、各区画Ｗ１，Ｗ２…ＷｎのＳＯＩ膜厚がＦ
ＴＩＲ法によって測定されて膜厚マップが作成される。
に、先ずＳＯＩ基板１１が複数の区画Ｗ１，Ｗ２…Ｗｎ
に分割され、各区画Ｗ１，Ｗ２…ＷｎのＳＯＩ膜厚がＦ
ＴＩＲ法によって測定されて膜厚マップが作成される。
【００１２】ここで、ＦＴＩＲによるＳＯＩ膜厚の測定
方法を図２乃至図４に基づいて概説する。尚、図２はＦ
ＴＩＲ法によるＳＯＩ膜厚測定系の基本構成図、図３は
ＳＯＩ基板における光路差と反射赤外光強度との関係を
示す図、図４は酸化膜厚１，２，３μｍ上の５〜３２μ
ｍの膜厚を有するＳＯＩ膜に対しＦＴＩＲ法によって測
定されたＳＯＩ膜厚と走査型電子顕微鏡（ＳＥＭ）によ
って測定されたＳＯＩ膜厚との相関を示す図である。
方法を図２乃至図４に基づいて概説する。尚、図２はＦ
ＴＩＲ法によるＳＯＩ膜厚測定系の基本構成図、図３は
ＳＯＩ基板における光路差と反射赤外光強度との関係を
示す図、図４は酸化膜厚１，２，３μｍ上の５〜３２μ
ｍの膜厚を有するＳＯＩ膜に対しＦＴＩＲ法によって測
定されたＳＯＩ膜厚と走査型電子顕微鏡（ＳＥＭ）によ
って測定されたＳＯＩ膜厚との相関を示す図である。
【００１３】図２に示すように、赤外線発生用ランプ１
によって発生した波長２．５〜２５μｍの連続赤外光
を、固定鏡２と移動鏡３及びビームスプリッター４で構
成されるマイケルソン干渉計を用いて干渉光とし、この
干渉光をＳＯＩ基板１１上のＳＯＩ膜１２上に照射す
る。
によって発生した波長２．５〜２５μｍの連続赤外光
を、固定鏡２と移動鏡３及びビームスプリッター４で構
成されるマイケルソン干渉計を用いて干渉光とし、この
干渉光をＳＯＩ基板１１上のＳＯＩ膜１２上に照射す
る。
【００１４】而して、前記固定鏡２と移動鏡３との光路
差Δを連続的に変えて得られる干渉光をＳＯＩ膜１２上
に照射すると、固定鏡２と移動鏡３との光路差Δが或る
特定の値を持つ際に、合成された反射光は特異な挙動を
示す。つまり、図３に示す光路差−反射赤外光強度曲線
上に反射光強度がピーク値を示すサイドバースト（ピー
ク集合部分）と称される部分が生じる。
差Δを連続的に変えて得られる干渉光をＳＯＩ膜１２上
に照射すると、固定鏡２と移動鏡３との光路差Δが或る
特定の値を持つ際に、合成された反射光は特異な挙動を
示す。つまり、図３に示す光路差−反射赤外光強度曲線
上に反射光強度がピーク値を示すサイドバースト（ピー
ク集合部分）と称される部分が生じる。
【００１５】本発明者等は、光路差−反射赤外光強度曲
線上において、反射光強度にピークが生じる光路差Δと
ＳＯＩ膜厚との間に存在する相関を見出した。即ち、光
路差−反射赤外光強度曲線における複数のサイドバース
トの各々に存在する極小ピークの内、光路差Δの絶対値
の最も小さい極小ピークのその光路差（図２に示す例で
は、図示の光路差Δｍｉｎ）がＳＯＩ膜厚に対応してい
ることを見い出した。
線上において、反射光強度にピークが生じる光路差Δと
ＳＯＩ膜厚との間に存在する相関を見出した。即ち、光
路差−反射赤外光強度曲線における複数のサイドバース
トの各々に存在する極小ピークの内、光路差Δの絶対値
の最も小さい極小ピークのその光路差（図２に示す例で
は、図示の光路差Δｍｉｎ）がＳＯＩ膜厚に対応してい
ることを見い出した。
【００１６】而して、上記相関によれば、厚さ１０μｍ
以上のＳＯＩ膜であっても、その厚さを高精度に測定す
ることができる。図４にＦＴＩＲ法によって測定された
ＳＯＩ膜厚と走査型電子顕微鏡（ＳＥＭ）を用いて測定
されたＳＯＩ膜厚との関係を示すが、これによれば両者
のデータの相関係数は０．９９９であって、両者には非
常に高い相関があることがわかる。
以上のＳＯＩ膜であっても、その厚さを高精度に測定す
ることができる。図４にＦＴＩＲ法によって測定された
ＳＯＩ膜厚と走査型電子顕微鏡（ＳＥＭ）を用いて測定
されたＳＯＩ膜厚との関係を示すが、これによれば両者
のデータの相関係数は０．９９９であって、両者には非
常に高い相関があることがわかる。
【００１７】以上に説明したＦＴＩＲ法によって前述の
ようにＳＯＩ基板１１の各区画Ｗ１，Ｗ２…Ｗｎについ
てＳＯＩ膜厚が測定されて膜厚マップが作成されると、
各区画Ｗ１，Ｗ２…ＷｎのＳＯＩ膜厚が所定値となるた
めに必要なエッチング代が膜厚マップに基づいて各区画
Ｗ１，Ｗ２…Ｗｎ毎に計算される。
ようにＳＯＩ基板１１の各区画Ｗ１，Ｗ２…Ｗｎについ
てＳＯＩ膜厚が測定されて膜厚マップが作成されると、
各区画Ｗ１，Ｗ２…ＷｎのＳＯＩ膜厚が所定値となるた
めに必要なエッチング代が膜厚マップに基づいて各区画
Ｗ１，Ｗ２…Ｗｎ毎に計算される。
【００１８】次に、図５に示すように、ＳＯＩ基板１１
は反応室２０内でドライエッチング装置３０によってそ
のＳＯＩ膜１２が、各区画Ｗ１，Ｗ２…Ｗｎについて計
算されたエッチング代分だけエッチングされて除去され
る。即ち、反応室２０内にはＸ−Ｙ平面（水平面 ）内
を移動し得るＸ−Ｙテーブル４０が収納されており、該
Ｘ−Ｙテーブル４０上には円板状の下部電極３１が固定
されている。又、反応室２０内には円柱状の上部電極３
２が収納されており、両電極３１，３２には交流電源３
３が接続されている。そして、両電極３１，３２及び交
流電源３３がドライエッチング装置３０を構成してお
り、該ドライエッチング装置３０は直径８〜１４ｍｍφ
の領域のみを選択的にエッチング可能である。
は反応室２０内でドライエッチング装置３０によってそ
のＳＯＩ膜１２が、各区画Ｗ１，Ｗ２…Ｗｎについて計
算されたエッチング代分だけエッチングされて除去され
る。即ち、反応室２０内にはＸ−Ｙ平面（水平面 ）内
を移動し得るＸ−Ｙテーブル４０が収納されており、該
Ｘ−Ｙテーブル４０上には円板状の下部電極３１が固定
されている。又、反応室２０内には円柱状の上部電極３
２が収納されており、両電極３１，３２には交流電源３
３が接続されている。そして、両電極３１，３２及び交
流電源３３がドライエッチング装置３０を構成してお
り、該ドライエッチング装置３０は直径８〜１４ｍｍφ
の領域のみを選択的にエッチング可能である。
【００１９】而して、図５に示すように、ＳＯＩ基板１
１が反応室２０内の下部電極３１上に固定され、反応室
２０内には反応ガス（ＳＦ6 ／Ｏ2 ガス）が供給され
る。その後、Ｘ−Ｙテーブル４０が駆動されてドライエ
ッチング装置３０の上部電極３２がＳＯＩ基板１１上を
区画Ｗ１，Ｗ２…Ｗｎの順に走査し、ドライエッチング
装置３０は両電極３１，３２間の放電によってＳＯＩ基
板１１のＳＯＩ膜１２を各区画Ｗ１，Ｗ２…Ｗｎについ
て所定のエッチング代だけエッチングして薄層化し、Ｓ
ＯＩ基板１１の全区画Ｗ１，Ｗ２…Ｗｎについてエッチ
ング処理が終了すると、ＳＯＩ膜厚は所望の値及び所望
のバラツキ（±０．３μｍ）以下となってＳＯＩ基板１
１の全面に亘って均一化される。尚、ドライエッチング
装置３０の走査速度は、ＳＯＩ基板１１面の各区画Ｗ
１，Ｗ２…Ｗｎにおけるエッチング代とエッチング速度
によって決定される。
１が反応室２０内の下部電極３１上に固定され、反応室
２０内には反応ガス（ＳＦ6 ／Ｏ2 ガス）が供給され
る。その後、Ｘ−Ｙテーブル４０が駆動されてドライエ
ッチング装置３０の上部電極３２がＳＯＩ基板１１上を
区画Ｗ１，Ｗ２…Ｗｎの順に走査し、ドライエッチング
装置３０は両電極３１，３２間の放電によってＳＯＩ基
板１１のＳＯＩ膜１２を各区画Ｗ１，Ｗ２…Ｗｎについ
て所定のエッチング代だけエッチングして薄層化し、Ｓ
ＯＩ基板１１の全区画Ｗ１，Ｗ２…Ｗｎについてエッチ
ング処理が終了すると、ＳＯＩ膜厚は所望の値及び所望
のバラツキ（±０．３μｍ）以下となってＳＯＩ基板１
１の全面に亘って均一化される。尚、ドライエッチング
装置３０の走査速度は、ＳＯＩ基板１１面の各区画Ｗ
１，Ｗ２…Ｗｎにおけるエッチング代とエッチング速度
によって決定される。
【００２０】ここで、具体例について説明する。
【００２１】ＳＯＩ膜厚の所望値が２０．０μｍである
場合、５”Ｎ型＜１００＞、中央の厚さが２１．５μｍ
であるＳＯＩ膜を有するＳＯＩ基板に対して本発明方法
を適用した。
場合、５”Ｎ型＜１００＞、中央の厚さが２１．５μｍ
であるＳＯＩ膜を有するＳＯＩ基板に対して本発明方法
を適用した。
【００２２】先ず、ＳＯＩ基板を全面に亘って１０ｍｍ
方眼に区画し、ＦＴＩＲ法によって各区画毎にＳＯＩ膜
厚を測定して膜厚マップを作成したが、このときのＳＯ
Ｉ膜厚のバラツキは±１．０μｍであった。
方眼に区画し、ＦＴＩＲ法によって各区画毎にＳＯＩ膜
厚を測定して膜厚マップを作成したが、このときのＳＯ
Ｉ膜厚のバラツキは±１．０μｍであった。
【００２３】次に、ＳＯＩ基板の各区画毎にエッチング
代を計算し、ドライエッチング装置によってエッチング
代分だけエッチング処理した。尚、エッチング処理には
直径８ｍｍφの上部電極と直径２００ｍｍφの下部電極
を用い、両者の間隔を６０ｍｍに設定し、反応室内に反
応ガス（ＳＦ6 ／Ｏ2 ガス）を４５／５ｃｃ／ｍｉｎの
割合で供給しながら、両電極に周波数１３．５６ＭＨ
ｚ、電力０．２Ｗの交流を印加した。又、ドライエッチ
ング装置の走査速度Ｖは、走査領域のＳＯＩ膜をＸμｍ
として、Ｖ＝８×０．０６／（Ｘ−２０．０）（ｍｍ／
ｍｉｎ）によって求めた。ここに、８は前記上部電極の
直径（ｍｍ）、０．０６はＳＯＩ膜の深さ方向のエッチ
ング速度（μｍ／ｍｉｎ）である。
代を計算し、ドライエッチング装置によってエッチング
代分だけエッチング処理した。尚、エッチング処理には
直径８ｍｍφの上部電極と直径２００ｍｍφの下部電極
を用い、両者の間隔を６０ｍｍに設定し、反応室内に反
応ガス（ＳＦ6 ／Ｏ2 ガス）を４５／５ｃｃ／ｍｉｎの
割合で供給しながら、両電極に周波数１３．５６ＭＨ
ｚ、電力０．２Ｗの交流を印加した。又、ドライエッチ
ング装置の走査速度Ｖは、走査領域のＳＯＩ膜をＸμｍ
として、Ｖ＝８×０．０６／（Ｘ−２０．０）（ｍｍ／
ｍｉｎ）によって求めた。ここに、８は前記上部電極の
直径（ｍｍ）、０．０６はＳＯＩ膜の深さ方向のエッチ
ング速度（μｍ／ｍｉｎ）である。
【００２４】而して、エッチング後のＳＯＩ膜厚分布と
しては、２０．５±０．２５μｍという結果が得られ、
ＳＯＩ膜厚のバラツキを±０．３μｍ以下に抑えて均一
化することができた。
しては、２０．５±０．２５μｍという結果が得られ、
ＳＯＩ膜厚のバラツキを±０．３μｍ以下に抑えて均一
化することができた。
【００２５】
【発明の効果】以上の説明で明らかな如く、本発明によ
れば、ＳＯＩ膜厚が１０μｍ以上のＳＯＩ基板において
も、ＳＯＩ膜厚を±０．３μｍ以下のバラツキに抑えて
均一化することができるという効果が得られる。
れば、ＳＯＩ膜厚が１０μｍ以上のＳＯＩ基板において
も、ＳＯＩ膜厚を±０．３μｍ以下のバラツキに抑えて
均一化することができるという効果が得られる。
【図１】区画されたＳＯＩ基板の平面図である。
【図２】ＦＴＩＲ法によるＳＯＩ膜厚測定系の基本構成
図である。
図である。
【図３】ＳＯＩ基板における光路差と反射赤外光強度と
の関係を示す図である。
の関係を示す図である。
【図４】ＦＴＩＲ法によって測定されたＳＯＩ膜厚と走
査型電子顕微鏡（ＳＥＭ）によって測定されたＳＯＩ膜
厚との相関を示す図である。
査型電子顕微鏡（ＳＥＭ）によって測定されたＳＯＩ膜
厚との相関を示す図である。
【図５】本発明方法を実施するための装置の構成図であ
る。
る。
２ 固定鏡 ３ 移動鏡 １１ ＳＯＩ基板 １２ ＳＯＩ膜 ３０ ドライエッチング装置
フロントページの続き (72)発明者 片山 正健 群馬県安中市磯部２丁目13番１号信越半 導体株式会社 半導体磯部研究所内 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/66
Claims (3)
- 【請求項１】 ＳＯＩ基板面内を複数に区画し、フーリ
エ変換赤外分光計を用いて各区画のＳＯＩ膜厚をそれぞ
れ測定して膜厚マップを作成し、各区画のＳＯＩ膜厚が
所定値となるためのエッチング代を前記膜厚マップに基
づいて各区画毎に計算し、所定の領域のみを選択的にエ
ッチング可能なドライエッチング装置をＳＯＩ基板上で
走査して各区画のＳＯＩ膜を所定のエッチング代だけエ
ッチング処理するＳＯＩ膜厚均一化方法であって、前記
フーリエ変換赤外分光計を用いるＳＯＩ膜厚の測定方法
では、マイケルソン干渉計を構成する固定鏡と移動鏡と
の光路差を連続的に変えて得られる干渉光をＳＯＩ基板
上に照射して光路差−反射赤外光強度曲線を得、この曲
線における複数のサイドバーストの各々に存在する極小
ピークの中から光路差の絶対値の最も小さいものを選択
し、その極小ピークの光路差からＳＯＩ膜厚を求めるこ
とを特徴とするＳＯＩ基板におけるＳＯＩ膜厚均一化方
法。 - 【請求項２】 前記ドライエッチング装置は、直径８〜
１４ｍｍφの領域のみを選択的にエッチング可能である
ことを特徴とする請求項１記載のＳＯＩ基板におけるＳ
ＯＩ膜厚均一化方法。 - 【請求項３】 前記ドライエッチング装置の走査速度
は、ＳＯＩ基板面の各区画におけるエッチング代とエッ
チング速度から決められることを特徴とする請求項１記
載のＳＯＩ基板におけるＳＯＩ膜厚均一化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13884592A JP2970217B2 (ja) | 1992-05-29 | 1992-05-29 | Ｓｏｉ基板におけるｓｏｉ膜厚均一化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13884592A JP2970217B2 (ja) | 1992-05-29 | 1992-05-29 | Ｓｏｉ基板におけるｓｏｉ膜厚均一化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335395A JPH05335395A (ja) | 1993-12-17 |
| JP2970217B2 true JP2970217B2 (ja) | 1999-11-02 |
Family
ID=15231531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13884592A Expired - Lifetime JP2970217B2 (ja) | 1992-05-29 | 1992-05-29 | Ｓｏｉ基板におけるｓｏｉ膜厚均一化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2970217B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004128079A (ja) * | 2002-09-30 | 2004-04-22 | Speedfam Co Ltd | Ｓｏｉウェハーのための多段局所ドライエッチング方法 |
| KR100939538B1 (ko) * | 2007-12-14 | 2010-02-03 | (주) 인텍플러스 | 입체 형상 측정 장치 |
| JP6123150B2 (ja) * | 2011-08-30 | 2017-05-10 | 株式会社Sumco | シリコンウェーハ加工量の評価方法およびシリコンウェーハの製造方法 |
-
1992
- 1992-05-29 JP JP13884592A patent/JP2970217B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05335395A (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2565617B2 (ja) | ウエハから材料を除去するシステム | |
| EP0511777B1 (en) | Method and apparatus for the production of an extremely thin film layer of single crystalline silicon in a SOI substrate by an etching method controlled by interferometry | |
| US4618262A (en) | Laser interferometer system and method for monitoring and controlling IC processing | |
| EP0741406A2 (en) | Laser assisted plasma chemical etching apparatus and method | |
| US6004866A (en) | Method for manufacturing bonded wafer and bonded wafer manufactured thereby | |
| CN100373557C (zh) | 蚀刻量检测方法、蚀刻方法和蚀刻装置 | |
| US5985681A (en) | Method of producing bonded substrate with silicon-on-insulator structure | |
| US5393370A (en) | Method of making a SOI film having a more uniform thickness in a SOI substrate | |
| JPH1116888A (ja) | エッチング装置及びその運転方法 | |
| JP2970217B2 (ja) | Ｓｏｉ基板におけるｓｏｉ膜厚均一化方法 | |
| US4594265A (en) | Laser trimming of resistors over dielectrically isolated islands | |
| KR20010029456A (ko) | 본딩된 반도체 기판에 대한 평탄화 공정 | |
| JPH08216016A (ja) | 半導体ウェーハの研磨方法および研磨装置 | |
| JP2855964B2 (ja) | Ｓｏｉ基板における単結晶薄膜の膜厚測定方法 | |
| JPH07201822A (ja) | ドライエッチング装置 | |
| JPH05226298A (ja) | 半導体装置の製造方法 | |
| CN110034018A (zh) | 半导体晶片的制造方法 | |
| JPH11214368A (ja) | ウェーハの平坦化方法とその装置 | |
| JPS5890722A (ja) | 半導体装置 | |
| JPH0456447B2 (ja) | ||
| JPS6245035A (ja) | 半導体装置の製造装置 | |
| JPS5828853A (ja) | シリコン膜形成法 | |
| JP3397715B2 (ja) | 半導体装置の製造方法 | |
| JPH06103713B2 (ja) | 結晶欠陥の測定方法 | |
| KR20230167308A (ko) | 단결정 실리콘 기판의 제조 방법 |