JPS5828853A - シリコン膜形成法 - Google Patents
シリコン膜形成法Info
- Publication number
- JPS5828853A JPS5828853A JP12705881A JP12705881A JPS5828853A JP S5828853 A JPS5828853 A JP S5828853A JP 12705881 A JP12705881 A JP 12705881A JP 12705881 A JP12705881 A JP 12705881A JP S5828853 A JPS5828853 A JP S5828853A
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- silicon film
- cvd
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は非晶質シリコン膜の杉成法に関するものである
。非晶質絶縁体基板上にシリコン単結、１．ｉｆ。
。非晶質絶縁体基板上にシリコン単結、１．ｉｆ。
膜を形成する方法は、デバイスの高速化や■ノＳ■の三
次元化などから注目されている。このよう六シリコン単
結晶喰を形成する方法の一つとし、てレーザ光を用（〆
）る方ジーがル・る。こわは非晶ＩＬ：ｔ ｒ重体上に
非晶質又は多結晶シリコンを堆積してむき、これにレー
ザ１（ｒ１射して単結晶に成長させる方法であ２）。こ
のｌｊ’を合、単結晶グレーｒンを大きくする必要性か
ら一般にレーザとしては連続発振Ｌ−−ザが用いられる
。又、ル板面内の結晶方（＼ｒをそろえるためにグラフ
オエピタキシーと呼げれる戊隆技術が利用される。この
技術は、非晶ｇ絶縁体基板表面に、通常、ミクロンオー
ダーのサイズの複数個の溝を形成しておき、この溝の幾
何学的形状を利用してダレインの結晶方位を制御するも
のである。
次元化などから注目されている。このよう六シリコン単
結晶喰を形成する方法の一つとし、てレーザ光を用（〆
）る方ジーがル・る。こわは非晶ＩＬ：ｔ ｒ重体上に
非晶質又は多結晶シリコンを堆積してむき、これにレー
ザ１（ｒ１射して単結晶に成長させる方法であ２）。こ
のｌｊ’を合、単結晶グレーｒンを大きくする必要性か
ら一般にレーザとしては連続発振Ｌ−−ザが用いられる
。又、ル板面内の結晶方（＼ｒをそろえるためにグラフ
オエピタキシーと呼げれる戊隆技術が利用される。この
技術は、非晶ｇ絶縁体基板表面に、通常、ミクロンオー
ダーのサイズの複数個の溝を形成しておき、この溝の幾
何学的形状を利用してダレインの結晶方位を制御するも
のである。
グラフオエピタキシーの原理を用いて、連続発振レーザ
照射により非晶質絶縁体基板上にシリコン単結晶を形成
する場合、シリコン膜厚に比べて溝の深さを小さくし、
実質的には絶縁体基板表面上にシリコン単結晶を形成さ
せる方法が、一般に用いられている。（例えば、Ｉ−１
，Ｗ、Ｌａｍ、 Ｒ，，１１，，８ｈａｈＡ、Ｆ、Ｔａ
５ｃｈ、 Ｊｒ、、 Ｌ、 Ｃｒｏｓｔｈｗａｉｔ、
ＴｅｃｈｎｉｃａｌＤｉｇｅｓｔ、 ＩＥＤＭ、 Ｗａ
ｓｈｉｎｇｔｏｎ Ｐａｇｅ ２１３．１９７９）。
照射により非晶質絶縁体基板上にシリコン単結晶を形成
する場合、シリコン膜厚に比べて溝の深さを小さくし、
実質的には絶縁体基板表面上にシリコン単結晶を形成さ
せる方法が、一般に用いられている。（例えば、Ｉ−１
，Ｗ、Ｌａｍ、 Ｒ，，１１，，８ｈａｈＡ、Ｆ、Ｔａ
５ｃｈ、 Ｊｒ、、 Ｌ、 Ｃｒｏｓｔｈｗａｉｔ、
ＴｅｃｈｎｉｃａｌＤｉｇｅｓｔ、 ＩＥＤＭ、 Ｗａ
ｓｈｉｎｇｔｏｎ Ｐａｇｅ ２１３．１９７９）。
ところで、連続発振レーザを用いてシリコン膜を溶融す
ると、シリコンの移動により、レーザ照射後のシリコン
膜表面は凹凸が大きくなる。そこで例えば、特願昭５５
−１３６２９２で既に示したように非晶質絶縁体基板表
面に形成された溝の内部にのみシリコン膜を形成して、
これに連続発振レーザ光を照射することによシ溶融時の
シリコンの移動が低減され、その結果シリコン屯結晶膜
表面の凹凸も低減される。このように溝の内部にのみ非
晶質又は多結晶シリコン膜を形成しておき、連続発振レ
ーザ照射後′照射は、所定の位置に所定の大きさのシリ
コン単結晶島を形成する方法として有効である。
ると、シリコンの移動により、レーザ照射後のシリコン
膜表面は凹凸が大きくなる。そこで例えば、特願昭５５
−１３６２９２で既に示したように非晶質絶縁体基板表
面に形成された溝の内部にのみシリコン膜を形成して、
これに連続発振レーザ光を照射することによシ溶融時の
シリコンの移動が低減され、その結果シリコン屯結晶膜
表面の凹凸も低減される。このように溝の内部にのみ非
晶質又は多結晶シリコン膜を形成しておき、連続発振レ
ーザ照射後′照射は、所定の位置に所定の大きさのシリ
コン単結晶島を形成する方法として有効である。
本発明は、このような非晶質絶縁体基板」−にシリコン
単結晶島を形成する場合、シリコン膜として化学気相堆
積法（ＣＶ ｌ’）法）によって形成された非晶質ある
いは多結晶シリコン膜（以後ｃ Ｖ ｌ）シリコン膜と
称す）を用いて、非晶質絶縁体基板表面に形成した溝の
内部にのみ、このＣＶ Ｉ）シリコン膜を形成する方法
に関するものである。
単結晶島を形成する場合、シリコン膜として化学気相堆
積法（ＣＶ ｌ’）法）によって形成された非晶質ある
いは多結晶シリコン膜（以後ｃ Ｖ ｌ）シリコン膜と
称す）を用いて、非晶質絶縁体基板表面に形成した溝の
内部にのみ、このＣＶ Ｉ）シリコン膜を形成する方法
に関するものである。
化学気相堆積法は−ＩＩＪ：に多量の基板にに非晶質又
は、多結晶シリコン膜を形成できるだめ、二「業的に有
効な堆積法で、一般に広く用いられている。
は、多結晶シリコン膜を形成できるだめ、二「業的に有
効な堆積法で、一般に広く用いられている。
ＣＶＤシリコン膜を溝の内部にのみ形成する場合通常は
次のような方法が用いられる。即ち、溝加工を施した非
晶質絶縁体基板上にＣＶＤシリコン膜を堆積し、しかる
のちレジスト膜を被覆し、溝パターンに合わせてレジス
ト膜のバターニングを行い、ドライエツチングによりレ
ジスト膜のパターンに基いてＣＶ Ｄシリコン膜のエツ
チングを行う。このような方法を用いる場合には、ＣＶ
ｉ）シリコン上のレジスト膜のパターンヲ溝パターンに
一致させねばならない。しかしながら、通常その精度は
工１μｍ程度あり、全く同じ位置に合わせることは容易
でなく、その結果、しばしばＣＶＤシリコン膜パターン
と溝パターンにずれが生ずる。
次のような方法が用いられる。即ち、溝加工を施した非
晶質絶縁体基板上にＣＶＤシリコン膜を堆積し、しかる
のちレジスト膜を被覆し、溝パターンに合わせてレジス
ト膜のバターニングを行い、ドライエツチングによりレ
ジスト膜のパターンに基いてＣＶ Ｄシリコン膜のエツ
チングを行う。このような方法を用いる場合には、ＣＶ
ｉ）シリコン上のレジスト膜のパターンヲ溝パターンに
一致させねばならない。しかしながら、通常その精度は
工１μｍ程度あり、全く同じ位置に合わせることは容易
でなく、その結果、しばしばＣＶＤシリコン膜パターン
と溝パターンにずれが生ずる。
第１図ａ〜ｅ、第２図はこの様子を示したものである。
第１図ａ−ｅは各工程での基板断面図で、第２図はＣＶ
Ｄシリコン膜パターンを形成した基板表面を示［−だも
のである。ここでは非晶質絶縁体どして石英ガラスを例
にとる。第１図ａ〜ｅで１は石英ガラス、ｌはＣＶＤシ
リコン膜、３はレジスト膜である。第２図で、１′は石
英ガラス表面の溝である。第１図ａはＣＶＤシリコン膜
２を堆積した後の状態、第１図すはＣＶＤシリコン膜２
上にレジスト膜３を被覆しだ状態、第１図゛ｆぼレジス
ト膜３のバターニングを行った後の状態、第１図ｅは、
レジスト膜３を剥離してＣＶＤシリコン膜２のバターニ
ングが完了した状態を、それぞれ示す。第１図ｅ、第２
図で示される′ような、ＣＶｒ）シリコン膜のパターン
が溝７マターンとずれた状態でＣＶＤシリコン膜をレー
ザ照射して単結晶化をおこなうと、シリコンがすべて溝
の内部に形成されずに溝部以外に存在したり、あるいは
溝内部のある場所にシリコンが、かたよって形成された
りして、結局レーザ照射後のシリコン膜表面の凹凸が大
きくなる。又、面内の結晶軸配向性も劣る。このように
従来の方法でＣＶＤシリコン膜を溝内部に形成し、これ
をレーザ照射によりＱｊ結品化する方法は、表面の凹凸
や配向性の点で７１ト策でない。又、このようなＣＶＤ
シリコン膜の形成７には前述したように溝内部にのみ形
成するのが容易ではない。
Ｄシリコン膜パターンを形成した基板表面を示［−だも
のである。ここでは非晶質絶縁体どして石英ガラスを例
にとる。第１図ａ〜ｅで１は石英ガラス、ｌはＣＶＤシ
リコン膜、３はレジスト膜である。第２図で、１′は石
英ガラス表面の溝である。第１図ａはＣＶＤシリコン膜
２を堆積した後の状態、第１図すはＣＶＤシリコン膜２
上にレジスト膜３を被覆しだ状態、第１図゛ｆぼレジス
ト膜３のバターニングを行った後の状態、第１図ｅは、
レジスト膜３を剥離してＣＶＤシリコン膜２のバターニ
ングが完了した状態を、それぞれ示す。第１図ｅ、第２
図で示される′ような、ＣＶｒ）シリコン膜のパターン
が溝７マターンとずれた状態でＣＶＤシリコン膜をレー
ザ照射して単結晶化をおこなうと、シリコンがすべて溝
の内部に形成されずに溝部以外に存在したり、あるいは
溝内部のある場所にシリコンが、かたよって形成された
りして、結局レーザ照射後のシリコン膜表面の凹凸が大
きくなる。又、面内の結晶軸配向性も劣る。このように
従来の方法でＣＶＤシリコン膜を溝内部に形成し、これ
をレーザ照射によりＱｊ結品化する方法は、表面の凹凸
や配向性の点で７１ト策でない。又、このようなＣＶＤ
シリコン膜の形成７には前述したように溝内部にのみ形
成するのが容易ではない。
本発明は上述したような従来の欠点を改善した新たなＣ
ＶＤシリコン膜の形成法を提供するもので、溝加工をｌ
１ｌｉ； ｔ−だ非晶質絶縁体↓（−板上に堆１ａ ｔ
〜たＣＶＤシリコン膜上にレジスト膜を被覆し、しかる
のちドライエツチングによりレジスト膜表面力・ら順次
エツチングしていき、溝部以外のＣＶ ｌ）シリコンを
除去することによや、溝内部にのみレジスト膜でおおわ
れだＣＶＤシリコン膜を残【２、最後にレジスト膜を剥
離することにより溝内部にのみＣＶＤシリコン膜を形成
することをＲ徴とする。本発明の方法を用いることによ
υ従来の方法で、しばしばみられるＣＶＤシリコン膜パ
ターンと溝パターンとを一致させるというわずられしい
工程が除去され、容易に溝の内部にのみＣＶＤシリコン
１１％を形成することができる。しかも、第１図ｅ及び
第２図１・ζ示されるようなシリコン膜パターント溝パ
ターンとのずれが′４°いたメ、レーサ照射後でもシリ
コン膜の凹凸や配向１１：、も優ＦＬ−Ｃいる。
ＶＤシリコン膜の形成法を提供するもので、溝加工をｌ
１ｌｉ； ｔ−だ非晶質絶縁体↓（−板上に堆１ａ ｔ
〜たＣＶＤシリコン膜上にレジスト膜を被覆し、しかる
のちドライエツチングによりレジスト膜表面力・ら順次
エツチングしていき、溝部以外のＣＶ ｌ）シリコンを
除去することによや、溝内部にのみレジスト膜でおおわ
れだＣＶＤシリコン膜を残【２、最後にレジスト膜を剥
離することにより溝内部にのみＣＶＤシリコン膜を形成
することをＲ徴とする。本発明の方法を用いることによ
υ従来の方法で、しばしばみられるＣＶＤシリコン膜パ
ターンと溝パターンとを一致させるというわずられしい
工程が除去され、容易に溝の内部にのみＣＶＤシリコン
１１％を形成することができる。しかも、第１図ｅ及び
第２図１・ζ示されるようなシリコン膜パターント溝パ
ターンとのずれが′４°いたメ、レーサ照射後でもシリ
コン膜の凹凸や配向１１：、も優ＦＬ−Ｃいる。
以下実！＋ｎｉ例をもって本発明をＮ’Ｆ釧に説明する
。
。
非晶質絶縁体として石英ガラスを、又溝の形状として正
方形を例にとった。本発明の方法を第３図ａ −ｅに示
す。溝の大きさとし等は、例えば１０μｍｎ、深さ０．
６／１ｍ程度のものが用いられる。
方形を例にとった。本発明の方法を第３図ａ −ｅに示
す。溝の大きさとし等は、例えば１０μｍｎ、深さ０．
６／１ｍ程度のものが用いられる。
第３図ａ −ｅは各工程での一基板の断面図である。
溝加工を１．止した石英ガラス基板１の−にに通常のＣ
Ｖ ｌ）法によりＣＶＤシリフン膜２を堆積する（第３
図ａ）。ＣＶ Ｄ法では堆積温度によってＣ’Ｖ Ｄシ
リコン膜は非晶質になったり多結晶になったりする。例
えば、常圧で堆積する場合には６００°Ｃ以丁では非晶
質が得られ、それ以上の温ＩＷでは多結晶が得られる。
Ｖ ｌ）法によりＣＶＤシリフン膜２を堆積する（第３
図ａ）。ＣＶ Ｄ法では堆積温度によってＣ’Ｖ Ｄシ
リコン膜は非晶質になったり多結晶になったりする。例
えば、常圧で堆積する場合には６００°Ｃ以丁では非晶
質が得られ、それ以上の温ＩＷでは多結晶が得られる。
次に該ＣＶＤシリコン膜２上にレジスト膜３を被覆する
。例えば、ＡＺレジストを２μｍ程度被覆することによ
り被覆前の段差が解消さ一江、はげ乎ｊ［（な表［Ｉｎ
が得られる（第：（Ｎｌ） ）。
。例えば、ＡＺレジストを２μｍ程度被覆することによ
り被覆前の段差が解消さ一江、はげ乎ｊ［（な表［Ｉｎ
が得られる（第：（Ｎｌ） ）。
次に酸素ガスによる反１．ト性スバノタエクチングなど
のドライエラ手ンｈ°により、レジス） ｊｉ＋ｉｊを
エツチングし、溝内部にのみレジスト膜３を残ｒ（第３
１；４ ｃ ） ｏこの時のｄｔｔ型的な条件は、１
：（、５ｔ’ｉ １ｕｌｌｌＺのカソード結合μｍすの
Ｙ仔゛ト（１ｊ、１１．すの反応１・１；スバッ々エツ
チング装：１□・ｔに０．１２ ’Ｎ、Ｚｃｒｌの高周
波パワーと、１１０５ｅｃ〕ｐｙｔ−４ガスを拵して約
２０００Ａ／Ｊｔ＋（ｕ テ２７Ｈ１１１１の）〜Ｚレ
ジストのエツチング種ッ 次に露呈した１１′ｐ部１〕Ｌ外のシリコン１漠゛計エ
ツｒ−ンゲし、；）１３図（１を得る。これは従来の？
＋ｌＩ ｍＷ −’ソ化水ｌそあるいは飽和伏伸にヨ
ウドを添＋１１１ Ｌ ／こ氷酢酸−６１１酸−フッ化
水友゛系の溶液中でも呵１化であろがレジストとＦ 、
ｉ＋Ｌシリコンどの接着性が悪く、木東必要なレジスト
下のシリコン層も、いわゆるリーイドエツチされ、ｉｉ
Ｉ′ｉ、ＡマｊｌｌパターンＶＣは不向きで千、７．Ｚ
、ので、四］４■・比炭素（ＣＣ／！、）又はフロン１
３（Ｃｒコｚｉｒ、）、フロン１２ （ＣＣｅ２Ｆ、）
、 ７ ｔｙ ＞ １３ Ｂｌ （ＣＦ、Ｂｒ）等（Ｄ
カフ。
のドライエラ手ンｈ°により、レジス） ｊｉ＋ｉｊを
エツチングし、溝内部にのみレジスト膜３を残ｒ（第３
１；４ ｃ ） ｏこの時のｄｔｔ型的な条件は、１
：（、５ｔ’ｉ １ｕｌｌｌＺのカソード結合μｍすの
Ｙ仔゛ト（１ｊ、１１．すの反応１・１；スバッ々エツ
チング装：１□・ｔに０．１２ ’Ｎ、Ｚｃｒｌの高周
波パワーと、１１０５ｅｃ〕ｐｙｔ−４ガスを拵して約
２０００Ａ／Ｊｔ＋（ｕ テ２７Ｈ１１１１の）〜Ｚレ
ジストのエツチング種ッ 次に露呈した１１′ｐ部１〕Ｌ外のシリコン１漠゛計エ
ツｒ−ンゲし、；）１３図（１を得る。これは従来の？
＋ｌＩ ｍＷ −’ソ化水ｌそあるいは飽和伏伸にヨ
ウドを添＋１１１ Ｌ ／こ氷酢酸−６１１酸−フッ化
水友゛系の溶液中でも呵１化であろがレジストとＦ 、
ｉ＋Ｌシリコンどの接着性が悪く、木東必要なレジスト
下のシリコン層も、いわゆるリーイドエツチされ、ｉｉ
Ｉ′ｉ、ＡマｊｌｌパターンＶＣは不向きで千、７．Ｚ
、ので、四］４■・比炭素（ＣＣ／！、）又はフロン１
３（Ｃｒコｚｉｒ、）、フロン１２ （ＣＣｅ２Ｆ、）
、 ７ ｔｙ ＞ １３ Ｂｌ （ＣＦ、Ｂｒ）等（Ｄ
カフ。
を用い′＃ｗ方性反応性スパッタエツチングが適してｔ
ハる。フロン１３Ｂ１を用いた場合、ｏ、１２Ｗ／ｆｆ
ｌの高周波電力の下でのシリコン膜とレジスト膜と！ｉ
で選択比は３程度にとることができる。
ハる。フロン１３Ｂ１を用いた場合、ｏ、１２Ｗ／ｆｆ
ｌの高周波電力の下でのシリコン膜とレジスト膜と！ｉ
で選択比は３程度にとることができる。
又、本発明に使用する場合、異方的かエツチング特性を
示さないフッ素うディカルを主体とするドライエツチン
グに使用されるＣＦ、、、ＣＦ、十へ、Ｓ几といったエ
ツチングガスも使用することができる。
示さないフッ素うディカルを主体とするドライエツチン
グに使用されるＣＦ、、、ＣＦ、十へ、Ｓ几といったエ
ツチングガスも使用することができる。
こね、はエツチングをレジスト下端と同じ水準になった
どきにエツチングを停止オろので、木質的にｌ／シスト
下にはフッ素うディカル等のエツチング種が到達しない
ことによる。さらに、フフン１１（ＣＣ／３Ｆ）に２０
％程度の酸素を加えて反応性スパッタエツチングを行う
と、Ｑ、１２ＷＡの電力でシリコン、レジストともに８
００人／ｒｓｍのエツチング速度が得られ、て、の場合
、選択比が約１−であるので、同一雰囲気ガス中でのエ
ツチングで第３図ｂ→Ｃ−） ｄのエツチング工程を一
挙にすますことができる。こうして第３図ｄに示すよう
に石英ガラス基板１の溝内部にのみレジスト膜３で１１
１覆されたＣＶＤシリ：１ン膜２を形成す７５とと≠；
できイ）。
どきにエツチングを停止オろので、木質的にｌ／シスト
下にはフッ素うディカル等のエツチング種が到達しない
ことによる。さらに、フフン１１（ＣＣ／３Ｆ）に２０
％程度の酸素を加えて反応性スパッタエツチングを行う
と、Ｑ、１２ＷＡの電力でシリコン、レジストともに８
００人／ｒｓｍのエツチング速度が得られ、て、の場合
、選択比が約１−であるので、同一雰囲気ガス中でのエ
ツチングで第３図ｂ→Ｃ−） ｄのエツチング工程を一
挙にすますことができる。こうして第３図ｄに示すよう
に石英ガラス基板１の溝内部にのみレジスト膜３で１１
１覆されたＣＶＤシリ：１ン膜２を形成す７５とと≠；
できイ）。
最後にレジスト膜３を酸素１（よろブラプマ灰化」。
るいは、有機溶済等で除去することにより溝内部にのみ
ＣＶＩ）シリコン膜２を彩戊でき７て〕（１“ハｉ ：
１１”／１ｅ）。第４図は第３図ｅの状態をＪｌ（板騙
面ふら（１１゜だ図で１ちる。従来みらＦｌ、だＣＶ
ｌ’）シリ：ｌン］（ζＸパ々−ン２と溝パターンとの
すｉｌ−１ｃｙｌ生じ〕う：１ρ。
ＣＶＩ）シリコン膜２を彩戊でき７て〕（１“ハｉ ：
１１”／１ｅ）。第４図は第３図ｅの状態をＪｌ（板騙
面ふら（１１゜だ図で１ちる。従来みらＦｌ、だＣＶ
ｌ’）シリ：ｌン］（ζＸパ々−ン２と溝パターンとの
すｉｌ−１ｃｙｌ生じ〕う：１ρ。
このように本発明の方法を用いること（ｌこより従来し
げしげ牛じだＣＶ １）シリコン膜パターンと溝パター
ンとのずれをなくすことがでへ、ｈつ、パターンの市ね
合せと１／−１５わずられしす工４呈を用いる必要がな
く、工程も簡略化でき、乙。このＪ：うに形成した石英
ガラス」−のＣＶ Ｉ）シリコン膜を連続発揚レーザ、
例えばネオジム・ヤゲ（ＮＣＩ ： ＹＡＯ）＋／−ザ
で照射してシリフン膜のグレインを増大させることによ
り石英ガラス基４１ｊ−’Ａ’−面て形成さｈだ一溝の
内部にのみシリコン学結晶膜を形成することがアきる。
げしげ牛じだＣＶ １）シリコン膜パターンと溝パター
ンとのずれをなくすことがでへ、ｈつ、パターンの市ね
合せと１／−１５わずられしす工４呈を用いる必要がな
く、工程も簡略化でき、乙。このＪ：うに形成した石英
ガラス」−のＣＶ Ｉ）シリコン膜を連続発揚レーザ、
例えばネオジム・ヤゲ（ＮＣＩ ： ＹＡＯ）＋／−ザ
で照射してシリフン膜のグレインを増大させることによ
り石英ガラス基４１ｊ−’Ａ’−面て形成さｈだ一溝の
内部にのみシリコン学結晶膜を形成することがアきる。
本発明のシリコン膜形）Ｊｖ法を用いＺ、と溝の内部に
のみシリコン膜が形成されているため、レーザ照射後の
シリコン単結晶膜表面の門凸は小さく、叉、Ｘ線ロッキ
ングカーブ測定から基板面に垂直方向及び溝側壁に垂直
方向にほぼ４００＞軸がそろっており、結晶軸の配向性
も良好であることが確認された。
のみシリコン膜が形成されているため、レーザ照射後の
シリコン単結晶膜表面の門凸は小さく、叉、Ｘ線ロッキ
ングカーブ測定から基板面に垂直方向及び溝側壁に垂直
方向にほぼ４００＞軸がそろっており、結晶軸の配向性
も良好であることが確認された。
以」二の実施例では非晶質絶縁体として石英ガラスを例
にとったが、シリコン単結晶ウェーハを熱酸化したもの
や、ガラスやシリコン単結晶ウェーハ上に、二酸化ケイ
素（ＳｉＯ□）、窒化ケイ素（ＳｉｌＮ、）やアルミナ
（ｈｅ、 ０． ）等の絶縁膜を堆積したものを用いて
もよい。又、溝の形状は正方形たけでなく矩形や複数の
矩形を結合させたようなものでもよい０ 以上、述べたように非晶質絶縁体基板表面に形成された
複数個の島状の溝内部にのみＣＶＤシリコン膜を形成す
る場合に本発明の方法を用いることによシ従来しばしば
みられたようなシリコン膜パターンと溝パターンとのず
れを解消できるばかりでなく、従来のようなパターンの
重ね合せというわずられしい工程を用いる必要がない。
にとったが、シリコン単結晶ウェーハを熱酸化したもの
や、ガラスやシリコン単結晶ウェーハ上に、二酸化ケイ
素（ＳｉＯ□）、窒化ケイ素（ＳｉｌＮ、）やアルミナ
（ｈｅ、 ０． ）等の絶縁膜を堆積したものを用いて
もよい。又、溝の形状は正方形たけでなく矩形や複数の
矩形を結合させたようなものでもよい０ 以上、述べたように非晶質絶縁体基板表面に形成された
複数個の島状の溝内部にのみＣＶＤシリコン膜を形成す
る場合に本発明の方法を用いることによシ従来しばしば
みられたようなシリコン膜パターンと溝パターンとのず
れを解消できるばかりでなく、従来のようなパターンの
重ね合せというわずられしい工程を用いる必要がない。
本発明の方法を連続ｇ：珈レーザ照射によるシリコン中
結晶成長技術’ｅ 、ｉ、ｉ’；合させることにより、
−７１七而の平担性が良＜ 、Ａ！ｉ品軸の配向性の優
れ、にシリコン’！ｉ、ｆ７３品島を非晶質絶縁体上（
１（容易に形成することができ、デバイスの高、速比や
ＬＳＩの二次元化にφ大の効果を発：’４１する。
結晶成長技術’ｅ 、ｉ、ｉ’；合させることにより、
−７１七而の平担性が良＜ 、Ａ！ｉ品軸の配向性の優
れ、にシリコン’！ｉ、ｆ７３品島を非晶質絶縁体上（
１（容易に形成することができ、デバイスの高、速比や
ＬＳＩの二次元化にφ大の効果を発：’４１する。
図面の１６１ｔ￥Ｌな、、ｑ１夛Ｊ
晴１１司ａ−’ｅは、石英ガラス基板表面に形成された
複数個の島状の溝の内１’ＴＩ’； Ｖ（の・久ＣＶ
Ｄシリコン膜を形成する場合の従来の王１．・を例を示
す基板Ｈ５ｉ面図である。
複数個の島状の溝の内１’ＴＩ’； Ｖ（の・久ＣＶ
Ｄシリコン膜を形成する場合の従来の王１．・を例を示
す基板Ｈ５ｉ面図である。
第２図は、従来の方法でＣ”＋ｆ ｉ）シリコン）ｊ膜
パターンを形成しｔ基板表面図の一例で遼、る。
パターンを形成しｔ基板表面図の一例で遼、る。
第３図ａ−ｅ （ｒＪ、 、本発明の一実１．預例を示
す図で溝内部にのみＣＶＤシリコンｊ摸を形成する工程
を示す基板断面図で５る。
す図で溝内部にのみＣＶＤシリコンｊ摸を形成する工程
を示す基板断面図で５る。
第４図は、本発明の方法でＣＶＤシリコンｊ漠パ金パタ
ーン成した基板表面図の一例である。
ーン成した基板表面図の一例である。
１・・・・・・・・・石英ガラス、１′・・・・・・・
・・石英ガラス表面の溝２・・・・・・・・・ＣＶＤシ
リコン膜、３・・・・・・・・・レジスト膜。
・・石英ガラス表面の溝２・・・・・・・・・ＣＶＤシ
リコン膜、３・・・・・・・・・レジスト膜。
代理人）【外士内原 晋
第１図
１１
第３図
Claims (1)
- 【特許請求の範囲】 １、非晶質絶縁体基板表面に島状の溝を複数個形成し、
その溝の内部にのみシリコン膜を形成する方法において
、島状の溝加工を施した非晶質絶縁体基板上ｌで化学気
相堆積法により非晶質又は多結晶力）らなるシリコン膜
を堆積し、その上にレジスト膜を全面被覆し、ドライエ
ツチングによ）溝内部以外の該レジスト膜を除去し、続
いて該レジスト膜で仮置されていない部分のシリコン膜
ヲエッチング除去することによシ、溝内部にのみ非晶質
又は多結晶からなるシリコン膜を形成することを特徴と
するシリコン膜形成法。 λ前記島状の溝は、非晶質絶縁体基板表面に垂直で、ｔ
）つ、隣り合う面が互に直交する４つ以上の平面と、基
板表面に平行な１つの平面で囲まれている前記特許請求
の範囲第１項記載のシリコン膜形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12705881A JPS5828853A (ja) | 1981-08-13 | 1981-08-13 | シリコン膜形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12705881A JPS5828853A (ja) | 1981-08-13 | 1981-08-13 | シリコン膜形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5828853A true JPS5828853A (ja) | 1983-02-19 |
Family
ID=14950545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12705881A Pending JPS5828853A (ja) | 1981-08-13 | 1981-08-13 | シリコン膜形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5828853A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6157149U (ja) * | 1984-09-20 | 1986-04-17 | ||
| JPH01215011A (ja) * | 1988-02-24 | 1989-08-29 | Agency Of Ind Science & Technol | 半導体再結晶化処理用基板及びその製造方法 |
| JPH01224950A (ja) * | 1988-03-04 | 1989-09-07 | Fuji Xerox Co Ltd | 光記録媒体の製造方法 |
-
1981
- 1981-08-13 JP JP12705881A patent/JPS5828853A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6157149U (ja) * | 1984-09-20 | 1986-04-17 | ||
| JPH01215011A (ja) * | 1988-02-24 | 1989-08-29 | Agency Of Ind Science & Technol | 半導体再結晶化処理用基板及びその製造方法 |
| JPH01224950A (ja) * | 1988-03-04 | 1989-09-07 | Fuji Xerox Co Ltd | 光記録媒体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5423941A (en) | Dry etching process for semiconductor | |
| US20030207579A1 (en) | Method of etching a deep trench having a tapered profile in silicon | |
| US7056830B2 (en) | Method for plasma etching a dielectric layer | |
| KR0181553B1 (ko) | 박막형성방법 | |
| EP0234815A3 (en) | Interlayer dielectric process | |
| JPH05102107A (ja) | 半導体装置の製造方法 | |
| JP3006048B2 (ja) | ドライエッチング方法 | |
| JP3019367B2 (ja) | 半導体装置の製造方法 | |
| EP0265584A2 (en) | Method and materials for etching silicon dioxide using silicon nitride or silicon rich dioxide as an etch barrier | |
| JPS5828853A (ja) | シリコン膜形成法 | |
| JPS63292628A (ja) | 配向傾斜壁を形成する半導体エッチング方法 | |
| JP2564748B2 (ja) | プラズマ気相反応装置およびプラズマ気相反応方法 | |
| US5509995A (en) | Process for anisotropically etching semiconductor material | |
| JPS63124419A (ja) | ドライエツチング方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPH06244142A (ja) | ウェハのエッチング方法 | |
| JPS61251138A (ja) | ドライエツチング方法 | |
| JPS5961124A (ja) | 薄膜形成方法 | |
| JPS61232619A (ja) | 半導体基板エツチング方法 | |
| JPS6430228A (en) | Manufacture of semiconductor device | |
| JP2639402B2 (ja) | 酸化物層のテーパーエッチング方法 | |
| KR20030002822A (ko) | 반도체소자의 제조방법 | |
| JPH01286423A (ja) | 半導体装置の製造方法 | |
| JP2677461B2 (ja) | 半導体装置の製造方法 | |
| JPS6412544A (en) | Manufacture of dielectric isolation substrate |