JPS63292628A - 配向傾斜壁を形成する半導体エッチング方法 - Google Patents

配向傾斜壁を形成する半導体エッチング方法

Info

Publication number
JPS63292628A
JPS63292628A JP63111746A JP11174688A JPS63292628A JP S63292628 A JPS63292628 A JP S63292628A JP 63111746 A JP63111746 A JP 63111746A JP 11174688 A JP11174688 A JP 11174688A JP S63292628 A JPS63292628 A JP S63292628A
Authority
JP
Japan
Prior art keywords
etching
etch
wafer
silicon substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63111746A
Other languages
English (en)
Inventor
ジョン ジェー.ワグナー
アントニオ ラファエル ガロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eastman Kodak Co
Original Assignee
Eastman Kodak Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eastman Kodak Co filed Critical Eastman Kodak Co
Publication of JPS63292628A publication Critical patent/JPS63292628A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコン半導体デバイスの製造方法に関し、
更に詳しくは、半導体デバイス内に傾斜側壁を形成する
方法に関する。
〔従来の技術〕
単結晶シリコン半導体デバイスの製造に於て、先ずウェ
ーハーと言われる単結晶シリコンの薄片から始めて、該
薄片から1個又はそれ以上のデバイスを製造することが
一般的である。種々広範囲に異なる形状に於て、製造さ
れたデバイスの単結晶シリコン素子は、横方向に傾斜し
た側壁を示している。このような横方向に傾斜した側壁
を形成する典型的な方法は、エッチングによる方法であ
る。
典型的なエッチングは、エッチ液が残留する領域の単結
晶シリコン基板と自由に接触するように、特定の領域を
マスクすることによって行なわれる。
等方性のエッチングが行なわれるとき、シリコン基板は
方向的に非選択の形で除かれる。等方性エッチングの限
界は、第1図を参照して説明できる。
単結晶シリコン基板100は、平行で対向する上止表面
101及び上皇表面103を有している。エッチングす
るために、開口107を有する汎用のマスク層105が
上皇表面上に形成されている。開口を通過してシリコン
基板に達した等方性エッチ液は、全ての方向に大体等し
い速度でシリコンを除去する。かくしてa109が形成
される。
等方性エッチングは多(の欠点を持っている。
第一に、エッチ溝の幅がマスク層の開口の幅よりも一般
に広いことである。エッチングする間の僅かの変動が、
エッチ溝の幅を変動させる。第二に、等方性エッチング
はマスク層をアンダー力・)卜する。アンダーカットは
、デバイス製造の後の多くの工程のために望ましくない
形を作る。第三に、傾斜しているものの、エッチ溝の側
壁ば基板の上止表面と90度に近づく高角度で交差して
いる。
この高角度の交差は、次のマスク層の除去で連続層が上
止表面と溝表面とを橋渡しするところに、潜在的弱点が
存在することが認められる。
アンダーカットの問題は、異方性エッチング技術の開発
によって、無くならないまでも最小限化される。第2図
は、理想的な異方性エッチを示す。
単結晶シリコン基板200は、平行で対向する上止表面
201及び上皇表面203を有している。工・ノチング
するために、開口207を有する、一般的なマスク層2
05が上皇表面201上に形成されている。
開口を通過してシリコン基板200に達した異方性エッ
チ液は、単一方向にシリコンを除去し、工・フチ溝の側
壁209はマスク層開口のエツジと一直線になる。
異方性エッチングは、等方性エッチングのアンダーカッ
トの問題をなくするか又は少なくとも最小限にする。こ
れは半導体基板に傾斜側壁を形成する有用なエッチング
アプローチではない。更に、基板の上止表面とエッチ溝
との間の交差角が高く望ましくない。
Sugishimaらの米国特許第4,352,734
号には、単結晶シリコン基板用の公知の種々の等方性及
び異方性エッチ技術が要約されている。
Kinoshita  ら、 ′へn1sotropi
c  Etching  ofSilicon  by
  Gas  Plasma ″ 、  Japan 
 J、  八pp1.  Phys。
16巻、 (1977)第2号、381及び382頁に
は、公知の等方性及び異方性エッチングの両者とは異な
る形態のエッチングが報告されている。ガスプラズマを
形成するために四塩化炭素を使用することによって、単
結晶シリコン基板の主表面と交差する傾斜表面が45〜
50度の角度で形成されている。シリコン基板の主表面
は(100)結晶面にあるので、(111)結晶面と(
1,00)結晶面とは角度54 、74°で交差すると
いう充分確立された事実にもかかわらず、エッチングに
よって形成された傾斜表面は(11−11結晶面にある
と推定されていた。
ハロフルオロカーボン及びフルオロカーボンガスによる
実験では、結晶方向の関数としてエッチ速度の優位性は
全く示されなかった。
以下余白 〔発明の目的〕 本発明の目的は、(a)主表面の一部を選択的に保護し
、(b)離間された2個の電極の一方の上に基板を置き
、(c)該電極の間にガス雰囲気を供給し、そして、(
d)該ガス雰囲気中にプラズマを生じさせ得る電界を該
電極間に形成し、そこで傾斜側壁(sloped 1a
teral wall)を単結晶シリコン基板の選択さ
れた結晶面に沿って配向させることからなる、単結晶シ
リコン基板の一つの主表面にドライプラズマエッチを施
し、該主表面と交差する傾斜側壁を形成することを含む
半導体デバイスの形成方法を提供することである。
〔発明の構成〕
本発明の目的は、(e)保護されていない位置で前記主
表面と接触するようにクロロフルオロカーボンガスを導
入し、そして、(f)エッチングの間、少なくとも6.
67 P aの圧力と、3ワツト/ c+J未満の放射
線周波数電力密度(radio frequency 
powerdens i ty)を使用することによっ
て達成される。
本発明のエンチング方法は、エッチング速度を遅くして
いる煮で、従来の一般的な等方性及び異方性エッチング
方法とは本質的に異なっている。
本発明はエッチングされる単結晶シリコン基板の方向優
位性によって、エッチングによって形成された傾斜溝壁
の配向を調節する。エッチ溝の形状(configur
ation)は、エッチング速度及び時間の両方を調節
する関数である。
これを第3及び4図を参照して示す。第3図に於て、単
結晶シリコン基板300は、(100)結晶面にある対
向する平行な上主表面301及び上主表面303を有し
ている。上主表面301上に、開口307を有するマス
ク層305がある。本発明に従って抑制された速度で開
口307を通してエッチングすることにより、最初に、
傾斜した側壁309と主表面に平行な底壁311とを有
するエッチ溝が形成される。底壁は(100)結晶面に
あり、他方二つの傾斜側壁はそれぞれ(111)結晶面
にある。
エッチングが始まるとき、エッチ液は(100)結晶面
にあるシリコンを容易に攻撃する。しかしく7) ながら、エッチ液が側壁によって規定される(111)
結晶面に出会うと、(111)結晶面によって表わされ
るシリコン表面は(100)結晶面によって表わされる
もの又はシリコン中にある他の結晶面よりも著しく安定
であるので、攻撃の速度は実質的に低下する。エッチン
グを続けると、工・ノチ液は(100)結晶面でシリコ
ンを優先的に除くので、より安定な結晶面は全溝壁構造
のより大きな部分を構成し始める。
もし、エッチングを続け、そして基板の厚さが溝の必要
な深さを与えるのに充分な厚さであれば、第4図に示す
ように最終的にV字形の溝形状が得られる。この図では
、エッチ溝は(111)結晶面にある傾斜側壁309a
によって全部が形成されている。
傾斜側壁309及び309aと基板の主表面とが交差す
る鋭角を測定すると、これらは角度54.74° ±X
”  (但し、Xは測定の実験誤差の範囲を表わす)を
形成することが観察される。角度の測定を確実にするた
めに特に注意を払わなくても、Xは全ての例で5度未満
である。(111)結晶面表面のみを有する溝を形成す
るのに必要な基板の厚みは、開口の幅の関数であり容易
に算出できる。
本発明のエッチングを続けてエッチ溝の傾斜壁が一点に
集まった後、エッチ溝の形状に於ける次の変化が達成さ
れる。エッチングを続けると、側壁309及び309a
とは異なる新しい側壁が現れ、これらは(111)結晶
面にはない。その代わりに、これらは基板の上主表面と
より高い交差角度で交差する。(322)、(211)
、(311)等の結晶面のようなより高い指数の結晶面
にある傾斜側壁を形成することが可能である。得られた
より高い指数の結晶面傾斜側壁309bは、第4図に点
線で示す。
第3及び4図に於て注目すべき重要な点は、エッチング
によって形成された溝の幅が、全ての例でマスク層の開
口の幅と同じ幅であることである。
換言すれば、マスク層の開口の幅がエッチ溝の工り層の
アンダーカットの問題を避けることができる。
これまでの説明では、本発明の実施により達成された結
果は、(100)結晶面にある主表面を有する単結晶シ
リコン基板に関して述べた。半導体技術では一般にこの
ような結晶配向のシリコンウェーハーを使用する。しか
しながら、主表面が特定の結晶面に限定されなくてはな
らない理論上の理由はない。ひとたびエッチングが始ま
ると、(111)面が表われる。しかしながら、もし主
表面が(100)面板外の結晶面にあると、傾斜側壁と
基板の主表面との交差角度は、勿論変わる。例えば、も
し単結晶シリコン基板の主表面が(110)結晶面にあ
ると、(111)結晶面にある傾斜側壁の交差角度は、
35.26°±X”  (但し、Xは前記定義の通りで
ある)に減少する。
第1〜4図に於て、基板の一つの主表面に沿ったエッチ
溝の横方向への広がりはあらゆる公知の形状をとり得る
ので、エッチ溝の断面のみを示す。
一つの一般的な形状に於て、エッチ溝はシリコンウェー
ハーから製造される個々の半導体素子の周辺境界を定め
るために形成できる。個々の半導体素子は、円形周辺形
状又は全ての便利な多角形周辺形状をとり得る。マスク
層の開口は、所望のエッチ溝配置及びデバイス配置を形
成するように配置する。
傾斜側壁を有する上記のエッチ溝は、ガスプラズマを使
用するが汎用のエッチング方法に比較して著しく抑制さ
れたエッチング速度であるトライエッチングを使用する
ことによって形成される。
例えば、公知の等方性及び異方性エッチングは秒単位で
測定されるが、本発明の方法によるエッチングは分単位
の期間で測定される。
上記エッチ溝を作るために適当に抑制されたエッチング
を達成する方法は、クロロフルオロカーボンガスを使用
することである。クロロフルオロカーボンは、塩素、弗
素、及び炭素原子のみを含有する分子である。最も簡単
なりロロフルオロカーボンガスは、例えば、トリクロロ
フルオロメタン、ジクロロジフルオロメタン及びクロロ
トリフルオロメタンのようなりコロフルオロメタン類で
ある。プラズマ形成性の塩素及び弗素置換の高級の同族
アルカン、例えばエタン及びプロパンも勿論意図される
工・ノチングを調節するために、平方センナメートル当
り3ワット(W / cn+ )未満の放射線周波数電
力密度が使用される。限定した電力密度はプラズマに与
えられるエネルギーを限定し、それによってエッチング
の速度を調節する。電力密度は変えることができ、好ま
しい電力密度は0.3〜3W/cfflの範囲内である
エッチング速度の第二の調節は、クロロフルオロカーボ
ンガスプラズマ圧を少なくとも6.67Paに維持する
ことによって達成される。最小閾値以上に圧力を維持す
ることば、衝突間の励起したガス分子の平均自由行路(
mean free path)を制限し、それによち
でエッチングされる基板表面と接触するこのような分子
の動力学的エネルギーを調節する。プラズマが発生ずる
真空室の圧力は変えることができ、好ましい作動圧力範
囲は約25〜70Paである。
単結晶シリコン基板上のマスク層を形成するのに使用さ
れる物質は、好都合な公知の形状をとることができる。
ポジ型又はネガ型のフォトレジストの何れもが使用でき
る。二酸化珪素マスク層が形成できる。二酸化珪素は成
長酸化物(grownoxide)又は化学蒸着酸化物
(成長酸化物を製造するために使用される温度よりも低
い温度で堆積されるので、しばしば低温酸化物又はLT
Oといわれる)の何れであってもよい。窒化珪素マスク
層も意図される。アルミニウムのようなメタル層もマス
ク層として使用できる。
クロロフルオロカーボンエッチングの速度ヲ抑制するた
めに修正される特徴を別にして、公知のプラズマエッチ
ング装置及び方法が使用できる。
エッチングされるシリコンウェーハーは、典型的には真
空室内の水冷導電性台座の上に置かれる。
導電性台座はプラズマ発生の駆動電極(driving
electrode)として機能し、一方、第二電極又
は真空室の導電性壁は対向電極として作用する。対向電
極を与える非常に節華な方法は、真空室の導電性壁又は
真空室のプラズマ領域へのガス導入を案内するために使
用されるグリッド(シャワーヘッドとも言われる)を簡
単に接地することである。
駆動電極の上表面の領域により分割された全供給電力は
、電力密度を決定する。プラズマが発生ずるとき、ウェ
ーハーは選択したガスに依存して自発的に数ボルトのり
、 C,バイアスを生じる。場合によってシリコンウェ
ーハーと支持駆動電極の間にり、C,バイアスが使用さ
れるが、これは必要ではない。プラズマを発生するため
に使用される放射線周波数は、数キロヘルツからメガヘ
ルツの範囲である。実際の周波数選択は、一般に操作性
を配慮するよりもP、C,C,周波数帰属(frequ
ency assignments)により決められる
。この理由のために、プラズマエッチングのために最も
一般的に使用される周波数は、13.56メガヘルツで
ある。プラズマエッチング装置及び方法の通常の詳細は
、Mogabの米国特許第4,211,601号、Bh
aga tらの米国特許第4,222,838号及びP
anの米国特許第4,417,947号並びにその引用
文献に示されている。
〔実施例〕
本発明を以下の実施例を参照して更に詳しく説明する。
 ゛ 文孟二へ二製造 直径10cmで、(100)又はLlll)結晶面の何
れかに配向した主表面を有するN又はV型車結晶シリコ
ンウェーハーを、下記実施例の基板として使用した。慣
行に従い、該ウェーハーは一般に円形であり、配向に於
ける便利さのために結晶面に沿って配向した一つの主フ
ラットエツジを有していた。
該ウェーハーは各側に於て公知のウェットクリーニング
方法によって清浄にした。これは蒸留水すすぎ、続いて
、ウェーハーの水酸化アンモニウム、次に燐酸、次にフ
ッ化水素酸、次に過酸化水素、′次に再び燐酸への浸漬
からなる。次いでウェーハーを蒸留水ですすぎ、窒素雰
囲気中で回転さく15) せて乾燥した。
マスクA−フ トレリス マスク フォトレジストで被覆する直前に、ウェーハーを水、石
鹸及び界面活性剤のエマルジョンで洗浄し、脱イオン水
ですすいだ。洗浄したウェーハーを窒素中で250℃で
60秒間脱水ベータした。次いでウェーハーをフォトレ
ジスト接着を促進するためにヘキサメチルジシラザン(
HMDS)で処理した。
Dalyらの米国特許第4,365,019号の実施例
1に開示された型のポジ型フォトレジストを各ウェーハ
ーの表面に施した。厚さ163μmのフォトレジストフ
ィルムを作るために回転させた。フォトレジストフィル
ムを有する各ウェーハーを整列させて、溶剤を除くため
に1.25℃で45秒間ベークした。
各フォトレジスト被覆ウェーハーを436nm放射線の
約600m W / calを使用して通常のステッパ
ー又は投影型アライナ(al igner)上でパター
ン露光した。あるウェーハーについて選択されたパター
ンは、ピンチが1.0〜10.0μmの範囲に変わる平
衡な線と空間とから成っていた。他のウェーハーについ
て選択されたパターンは、初めに記載したパターンの線
及び空間と同じ範囲内で変わる、線幅及びピンチを有す
る同心方形から成っていた。各ウェーハーの全上表面の
35〜60%に、上記のようなフォトレジストパターン
を施した。
露光した後、各側に於てフォトレジスト層を登録商標K
TI Zx−934で商業的に入手できる゛通常の現像
剤を使用して現像した。現像はパドル(puddle)
技術を使用して50秒間行い、続いてスピン、脱イオン
水でのすすぎ、及びスピン乾燥を行なった。各ウェーハ
ーを137℃で60秒間後ベークした。
結果として各ウェーハーを肉眼で検査し、目的とするパ
ターン領域にのみフォトレジストを含有することを確認
した。
マスクB−LTOマスク LTO被覆を受けるウェーハーを、炉の中に置き、ウェ
ーハ一温度を420℃にした。水素化珪素(SiH2)
及び酸素を1=2容積比で、約半時間ウニ′−バー上に
流した。
LTO表面フィルムを有するウェーハーに、マスクAに
ついて上記した方法によりフォトレジストマスクを施し
た。次いで、フォトレジストパターン化したウェーハー
の保護していないL T、0表準CzFb及びCHF 
3ガス組成物を使用、し、46.4〜133 P aの
圧力及び13.56メガヘルツの周波数で、高選択度二
酸化珪素エッチでエッチングした。これにより、フォト
レジストで保護していない領域のLTOを除去した。そ
の後、パターン形成フォトレジストを、バッチ型バレル
エッチ1(t)arreletcher)中で純粋の酸
素プラズマを使用して除去した。ウェーハーには高度に
異方性のLTOのパターン化したマスク層が残った。
マスクCニアルミニウムマスク アルミニウムマスク層を受けるウェーハーを、アルゴン
イオンスパッタリングを使用するバッチ堆積システム中
で、アルミニウムターゲットから0.85μmアルミニ
ウム(シリコン1重量%含有)で被覆した。
次いで、アルミニウム被覆したウェーハーに、マスクA
について上記した方法によりフォトレジストマスクを施
した。フォトレジストパターン化したウェーハーの保護
していないアルミニウム層を、平行プレート単独ウェー
ハープラズマエッチ液中で、塩素、三塩化ホウ素及びク
ロロホルムガスを使用し、13.3〜39.9 P a
の圧力及び13.56メガヘルツの周波数及び0.5〜
1.0 W / cfの電力密度で、エッチングした。
これにより、フォトレジストで保護されていない領域の
アルミニウムを除去した。その後、パターン形成フォト
レジストを、ハツチ型バレルエッチ液中で純粋の酸素プ
ラズマを使用して除去した。ウェーハーにはパターン化
したアルミニウムマスク層が残った。
2」じし4基瓶エッチング マスクA、B及びCを有するウェーハーを、下記の方法
でエッチングした。
酸ウェーハーを、真空室内の駆動電極として作用する円
形水冷ステンレススチール台座の上に置いた。対向電極
は、プラズマ発生領域を決める真空室の内壁としても機
能する接地シャワーへ・ノドによって与えた。駆動電極
と対向電極とは、39n離れさせた。プロセスガスを普
通のマニホールドに導入し、シャワーヘッドに到達する
前に適当に混合するために、分離質量流量調節器(se
para temass flow controll
ers)によって制御した。圧力調節は、真空ポンプラ
インに窒素流を導入し、それにより真空ポンプの有効速
度を変えることによって行なった。ガス流の開始と、電
極間への13.56メガヘルツの放射線周波数電界の適
用との間に、約15秒の誘導期間があった。適用された
電力密度は、ステンレススチール駆動電極の円形上表面
基準で、0.65〜2.8 W / cnlの範囲であ
った。
駆動電極は水冷により一定値23°Cに維持した。
使用し元ガスは、CCl3F又はCCI□F2であった
エッチングの間の真空室内の圧力は、24.2〜54.
4Paに変えた。エッチ時間は、使用した電力密度に応
じて6〜45分間に変え、深さを形成されたエッチ溝に
ついて測定した。
−の  としての町」眸糺 (100)結晶面にある対向する主表面とフォトレジス
トマスクAとを有するウェーハーを、CCIJガス、電
力密度0.6 W / crA 、圧力40 Pa及び
エッチング時間20分間を使用してエッチングした。種
々の幅のエッチ溝の側壁の傾斜を測定し、結晶面交差の
公知の角度と比較した。その結果を下記第1表に示す。
実測71.5  64  60.5  54   53
   56角度 理論72.45 65.91 60.98 54.74
 54.74 54.74角度 結晶(311N211)(322H111)  (11
1)  (1111面 ′″ :湾曲した底壁 エッヂ欄は、ウェーハーの一つのエツジにわたって形成
されたエッチ溝について示す。それで、−個の傾斜側壁
が形成された。エツジ溝の傾斜壁は、(111)結晶面
にある傾斜側壁を示すその結晶面の予期した傾斜とよく
関連していた。
〉10欄は、側壁の収斂による効果がはっきりとしない
程度に広がった幅のエッチ溝について示す。側壁の傾斜
の角度の測定値は、(111)結晶面の公知の交差角度
とよく対応していた。傾斜側壁はウェーハーの主表面か
ら1.4μmの深さに広がっていた。エッチ溝のそれよ
り下の壁は、フラットではなくむしろ凹面であり、1.
9μmの深さチ溝の形状と同様であり、側壁の収斂を示
し、傾斜側壁の配向の効果を持っていなかった。換言す
れば、これらのエッチ溝の全ては、第3図について前記
したものに対応する形成の段階にあった。
他方、幅3.2、及び1μmのより狭いエッチ溝は、傾
斜側壁の侵入角度を基準にして、第4図について前記し
たものに対応する形成段階に達していた。にもかかわら
ず、各傾斜側壁の配向は、より高い指数の結晶面の公知
の交差角度によく対応していることが注目される。
この実施例は、結晶面の公知の配向に対応する配向を有
する傾斜側壁を持ったエッチ溝を製造する可能性を示し
ている。
下記第2表に、ウェーハーの数、マスク、及びエッチ条
件について結果を示す。
CC1ffF     2.2   29.3    
6    1       ACC13F    2.
2   29.3    7    1.2     
 ACCl、F    2.2   29.3    
9    1.5      ACC13F    2
.2   29.3   12    2.OACC1
3F    2.2   29.3    3    
0.5      ACC13F    2.2   
29.3    7    1.3      ACC
13F    2.2   29:3   10   
 1.8      ACCl、F    O,646
,7151,3ACCl、F    O,646,71
51,3ACCl、F    O,646,7301,
3ACCI□F!    0.6   39.9   
30    2.8      ACCI□F、   
 0.6   60     20    1.2  
    CCCl3F    2.2   30.6 
  12    0.5      BCC13F  
  1.1   40     30    3.54
     Aa:傾斜壁の頂点く主表面に最も近い)で
測定b:傾斜壁の底(主表面から最も遠い)で測定(1
00)     59    60.98    (3
22)(100)     57    57.69 
   (321)(100)     62    6
0.98    (322)(100)     61
    60.98    (322)(111)  
   57.5   54.74    (110)(
111)     53,8   54.74    
(110)(111)  ’   55,6   54
.74    (1101(100162,2”   
60.98    (322)(100)     5
6.5b57.69    (321)(100)  
   66    65.91    (211+(1
00)     6i4    65.91    (
211)(100)     70    70.53
    (221)(100)     67    
65.91    (211)(100)     6
6    65.91    (211)測定された傾
斜側壁の配向は、(322)及び(321)結晶面の公
知の交差角度とよく一致していた。第2表は、本発明の
範囲内でクロロフルオロカーボンエッチ液、エッチング
の電力密度及び真空室の圧力を変える実施可能性を示し
ている。
更に、変化させたエッチ時間、溝深さ及びマスクは、本
発明のエッチング方法の実施可能性を示している。
〔発明の効果〕
本発明は種々の著しい利点を提供する。等方性エッチン
グに比べてアンダーカットが避けられる。
等方性及び異方性エッチングに比べて、エッチングによ
って形成された傾斜側壁と単結晶シリコン基板の主表面
との低い交差角度が実現される。上記のKinoshi
taらの四塩化炭素エッチングに比べて、四塩化炭素よ
りもエッチング速度が高いことが知られているエッチン
グガスを使用することができる。更に、エッチ溝の形状
及び基板の主表面との交差角度を、Kinoshita
 らによって認識されていない方法で調節できる。
【図面の簡単な説明】
第1図及び第2図は、それぞれ、公知の等方性及び異方
性方法によってエッチングした直後の単結晶シリコン基
板の断面図である。 第3図及び第4図は、本発明の方法によるエッチングの
異なる段階の単結晶シリコン基板の断面図である。 100:シリコン基板、 101:工事表面、 103:下止表面、 105:マスク層、 107:開口、 109:i。 200:シリコン基板、 201:工事表面、 203:下止表面、 205:マスク層、 207:開口、 209:側壁、 300:シリコン基(反、 301:工事表面、 303:下止表面、 305:マスク層、 307:開口、 309:傾斜側壁、 309a :傾斜側壁、 309b :より高い指数の側壁、 311:底壁。

Claims (1)

  1. 【特許請求の範囲】 1、主表面の一部を選択的に保護し、 離間させた2個の電極の一方の上に基板を置き、該電極
    の間にガス雰囲気を供給し、そして、該ガス雰囲気中に
    プラズマを生じさせ得る電界を該電極間に形成すること
    を含んでなる単結晶シリコン基板の一つの主表面にドラ
    イプラズマエッチを施して該主表面と交差する傾斜側壁
    を形成することを含む半導体デバイスの形成方法におい
    て、保護されていない位置で前記主表面と接触するよう
    にクロロフルオロカーボンガスを導入し、そして、 エッチングの間、少なくとも6.67Paの圧力と、3
    ワット/cm^2未満の放射線周波数電力密度を使用す
    ることによって、単結晶シリコン基板の選ばれた結晶面
    に沿って前記傾斜側壁を配向させることを特徴とする半
    導体エッチング方法。
JP63111746A 1987-05-11 1988-05-10 配向傾斜壁を形成する半導体エッチング方法 Pending JPS63292628A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US048112 1987-05-11
US07/048,112 US4778583A (en) 1987-05-11 1987-05-11 Semiconductor etching process which produces oriented sloped walls

Publications (1)

Publication Number Publication Date
JPS63292628A true JPS63292628A (ja) 1988-11-29

Family

ID=21952806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63111746A Pending JPS63292628A (ja) 1987-05-11 1988-05-10 配向傾斜壁を形成する半導体エッチング方法

Country Status (2)

Country Link
US (1) US4778583A (ja)
JP (1) JPS63292628A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004527077A (ja) * 2001-03-27 2004-09-02 アピト コープ.エス.アー. プラズマ表面処理方法およびその方法を実現する装置
JP2007220783A (ja) * 2006-02-15 2007-08-30 Tohoku Univ 半導体装置及びその製造方法
JP2012084737A (ja) * 2010-10-13 2012-04-26 Kagawa Univ シリコンの結晶異方性ドライエッチング方法、および装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998301A (en) * 1997-12-18 1999-12-07 Advanced Micro Devices, Inc. Method and system for providing tapered shallow trench isolation structure profile
US6383871B1 (en) * 1999-08-31 2002-05-07 Micron Technology, Inc. Method of forming multiple oxide thicknesses for merged memory and logic applications
US6245615B1 (en) * 1999-08-31 2001-06-12 Micron Technology, Inc. Method and apparatus on (110) surfaces of silicon structures with conduction in the <110> direction
US6232229B1 (en) 1999-11-19 2001-05-15 Micron Technology, Inc. Microelectronic device fabricating method, integrated circuit, and intermediate construction
EP1778828B1 (de) * 2004-08-16 2012-12-19 Sartorius Stedim Switzerland AG Bioreaktor
US7238621B2 (en) * 2005-05-17 2007-07-03 The Board Of Trustees Of The Leland Stanford Junior University Integrated optical MEMS devices
US20110303638A1 (en) * 2007-08-20 2011-12-15 Xiaojing Zhang Method for Fabricating a Micromirror
FR3002689B1 (fr) 2013-02-25 2016-10-28 Commissariat Energie Atomique Procede de gravure autolimitant a niveaux multiples
US9425100B1 (en) * 2015-04-23 2016-08-23 Globalfoundries Inc. Methods of facilitating fabricating transistors

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3880684A (en) * 1973-08-03 1975-04-29 Mitsubishi Electric Corp Process for preparing semiconductor
US3984301A (en) * 1973-08-11 1976-10-05 Nippon Electric Varian, Ltd. Sputter-etching method employing fluorohalogenohydrocarbon etching gas and a planar electrode for a glow discharge
JPS5690525A (en) * 1979-11-28 1981-07-22 Fujitsu Ltd Manufacture of semiconductor device
NL8204437A (nl) * 1982-11-16 1984-06-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met behulp van plasma-etsen.
JPS5993880A (ja) * 1982-11-20 1984-05-30 Tokyo Denshi Kagaku Kabushiki ドライエツチング方法
US4733823A (en) * 1984-10-15 1988-03-29 At&T Teletype Corporation Silicon nozzle structures and method of manufacture
US4702795A (en) * 1985-05-03 1987-10-27 Texas Instruments Incorporated Trench etch process
US4741799A (en) * 1985-05-06 1988-05-03 International Business Machines Corporation Anisotropic silicon etching in fluorinated plasma
US4680086A (en) * 1986-03-20 1987-07-14 Motorola, Inc. Dry etching of multi-layer structures
US4698128A (en) * 1986-11-17 1987-10-06 Motorola, Inc. Sloped contact etch process

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004527077A (ja) * 2001-03-27 2004-09-02 アピト コープ.エス.アー. プラズマ表面処理方法およびその方法を実現する装置
JP2007220783A (ja) * 2006-02-15 2007-08-30 Tohoku Univ 半導体装置及びその製造方法
JP2012084737A (ja) * 2010-10-13 2012-04-26 Kagawa Univ シリコンの結晶異方性ドライエッチング方法、および装置

Also Published As

Publication number Publication date
US4778583A (en) 1988-10-18

Similar Documents

Publication Publication Date Title
KR830000595B1 (ko) 반도체 장치의 제조법
JP3540129B2 (ja) 半導体基板の表面処理の方法
JP2915807B2 (ja) 六弗化イオウ、臭化水素及び酸素を用いる珪化モリブデンのエッチング
US5843226A (en) Etch process for single crystal silicon
JP3202913B2 (ja) シリコン基板に深くて垂直な構造を作製する方法
US5505816A (en) Etching of silicon dioxide selectively to silicon nitride and polysilicon
US20040097077A1 (en) Method and apparatus for etching a deep trench
WO1999016110A2 (en) Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
JP2002513207A (ja) 低k誘電体層をエッチングする方法
JPH0758079A (ja) キセノンを用いたプラズマエッチング
JPH05308062A (ja) ドライエッチング方法
JP4065213B2 (ja) シリコン基板のエッチング方法及びエッチング装置
US5522966A (en) Dry etching process for semiconductor
JPS63292628A (ja) 配向傾斜壁を形成する半導体エッチング方法
KR20010042983A (ko) 고 종횡비 개구를 형성하는 방법
JP4209774B2 (ja) シリコン基板のエッチング方法およびエッチング装置
JP3213803B2 (ja) 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法
JP3339920B2 (ja) SiOx材料をプラズマエッチングするための方法および集積回路内の層間の金属接続部を生成するための方法
JPS61500821A (ja) デバイスの製造における無転移スロット分離のための方法
US6593244B1 (en) Process for etching conductors at high etch rates
US5268070A (en) Dry etching method
JPH0458176B2 (ja)
JP2602285B2 (ja) 半導体装置の製造方法
JPS59124135A (ja) 反応性イオンエツチング方法
JPH03196623A (ja) ドライエッチング方法