JP2007220783A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007220783A JP2007220783A JP2006037774A JP2006037774A JP2007220783A JP 2007220783 A JP2007220783 A JP 2007220783A JP 2006037774 A JP2006037774 A JP 2006037774A JP 2006037774 A JP2006037774 A JP 2006037774A JP 2007220783 A JP2007220783 A JP 2007220783A
- Authority
- JP
- Japan
- Prior art keywords
- grooves
- semiconductor device
- manufacturing
- substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 26
- 230000005669 field effect Effects 0.000 claims abstract description 18
- 238000002955 isolation Methods 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 239000013078 crystal Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 5
- 229910052736 halogen Inorganic materials 0.000 claims description 2
- 150000002367 halogens Chemical class 0.000 claims description 2
- 238000000034 method Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- BDERNNFJNOPAEC-UHFFFAOYSA-N propan-1-ol Chemical compound CCCO BDERNNFJNOPAEC-UHFFFAOYSA-N 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000010129 solution processing Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 従来の半導体製造工程を大きく変更することなく、電界効果型トランジスタの実効的なチャネル面積の増大が可能な半導体装置及び半導体装置の製造方法を提供することを課題とする。
【解決手段】 電界効果型トランジスタの素子分離領域、ソース及びドレイン領域、チャネル領域が、半導体基板表面上に設けた複数の溝に沿って構成されていることを特徴とする半導体装置及び平坦な半導体基板の表面に一定間隔一定幅の線状パターン形成する工程、線状パターンをマスクとして半導体基板をエッチングし複数の溝を形成する工程、及び複数の溝に沿ってチャネル領域が構成された電界効果型トランジスタを形成する工程を含む半導体装置の製造方法によって解決される。
【選択図】 図２
【解決手段】 電界効果型トランジスタの素子分離領域、ソース及びドレイン領域、チャネル領域が、半導体基板表面上に設けた複数の溝に沿って構成されていることを特徴とする半導体装置及び平坦な半導体基板の表面に一定間隔一定幅の線状パターン形成する工程、線状パターンをマスクとして半導体基板をエッチングし複数の溝を形成する工程、及び複数の溝に沿ってチャネル領域が構成された電界効果型トランジスタを形成する工程を含む半導体装置の製造方法によって解決される。
【選択図】 図２
Description
本発明は、半導体装置特に集積回路等の主要構成要素である電界効果型トランジスタ及びその製造方法に関する。
従来、集積回路等の主要構成要素である電界効果型トランジスタは、いわゆる比例縮小則に従って各寸法を縮小させることによって小型化し、動作速度を向上させ、また消費電力を低減してきた。そして微細加工技術の進展により、寸法を３年ごとに約０．７倍にし、単位素子の占める面積を約半分にすることが継続的に可能であった。
その結果、０．１μｍ以下の加工寸法を用いて大規模集積回路の量産が可能になったが、その加工寸法は光露光技術の限界に近付いており微細化をさらに進めることは、技術的にも経済的にも困難になっている。
その結果、０．１μｍ以下の加工寸法を用いて大規模集積回路の量産が可能になったが、その加工寸法は光露光技術の限界に近付いており微細化をさらに進めることは、技術的にも経済的にも困難になっている。
微細加工用の製造装置は非常に高価になり、微細化に頼った製造は半導体装置のコストを押し上げる問題があった。
その対策として、従来のプレーナ構造に代え、フィン型チャネル等の立体的なトランジスタ構造が検討された。
フィン型構造は短冊状シリコンの側壁を電流通路に利用するため、フィンが高い程性能は上がるが、従来の半導体製造工程を大きく変更するものであるため、製造が難しかった。
その対策として、従来のプレーナ構造に代え、フィン型チャネル等の立体的なトランジスタ構造が検討された。
フィン型構造は短冊状シリコンの側壁を電流通路に利用するため、フィンが高い程性能は上がるが、従来の半導体製造工程を大きく変更するものであるため、製造が難しかった。
また、薄いシリコン層の上下にゲートを設けるダブルゲート構造もあり、電界効果型トランジスタのチャネル面積の向上には寄与するものの、上下のゲートの位置合わせが本質的に難しい問題があり、さらにシリコン薄層の均一加工、チャネル不純物濃度の均一制御など必須課題が未解決であった。
特開平６−１６１８１８号公報
特開２００２−３８２３８４号公報
本発明は従来の半導体製造工程を大きく変更することなく、電界効果型トランジスタの実効的なチャネル面積の増大が可能な半導体装置及び半導体装置の製造方法を提供することを課題とするものである。
上記の課題を解決するために本発明は、次のような半導体装置及び半導体装置の製造方法を提供するものである。
（１）電界効果型トランジスタの素子分離領域、ソース及びドレイン領域、チャネル領域が、半導体基板表面上に設けた複数の溝に沿って構成されていることを特徴とする半導体装置。
（２）上記複数の溝の深さは、上記電界効果型トランジスタのソース及びドレイン領域を構成する不純物拡散層深さより浅いことを特徴とする半導体装置。
（３）上記半導体基板が、絶縁層上に形成されたシリコン層であることを特徴とする半導体装置。
（４）平坦な半導体基板の表面に一定間隔一定幅の線状パターン形成する工程、線状パターンをマスクとして半導体基板をエッチングし複数の溝を形成する工程、及び複数の溝に沿ってチャネル領域が構成された電界効果型トランジスタを形成する工程を含む半導体装置の製造方法。
（５）上記半導体基板がシリコンであり、上記エッチングが基板面に対するよりエッチング速度が遅い結晶面を露出するものであることを特徴とする半導体装置の製造方法。
（６）上記半導体基板の面方位が（１００）面であって、上記複数の溝は、側面が異方性選択エッチングで形成された（１１１）結晶面からなる溝であることを特徴とする半導体装置の製造方法。
（７）上記半導体基板の面方位が（１１０）面であって、上記複数の溝は、側面が異方性選択エッチングで形成された（１１１）結晶面からなる溝であることを特徴とする半導体装置の製造方法。
（８）上記複数の溝は、シリコン基板を高周波プラズマあるいは紫外線で励起したハロゲンガスを含む雰囲気中で異方性エッチングすることによって形成することを特徴とする半導体装置の製造方法。
（１）電界効果型トランジスタの素子分離領域、ソース及びドレイン領域、チャネル領域が、半導体基板表面上に設けた複数の溝に沿って構成されていることを特徴とする半導体装置。
（２）上記複数の溝の深さは、上記電界効果型トランジスタのソース及びドレイン領域を構成する不純物拡散層深さより浅いことを特徴とする半導体装置。
（３）上記半導体基板が、絶縁層上に形成されたシリコン層であることを特徴とする半導体装置。
（４）平坦な半導体基板の表面に一定間隔一定幅の線状パターン形成する工程、線状パターンをマスクとして半導体基板をエッチングし複数の溝を形成する工程、及び複数の溝に沿ってチャネル領域が構成された電界効果型トランジスタを形成する工程を含む半導体装置の製造方法。
（５）上記半導体基板がシリコンであり、上記エッチングが基板面に対するよりエッチング速度が遅い結晶面を露出するものであることを特徴とする半導体装置の製造方法。
（６）上記半導体基板の面方位が（１００）面であって、上記複数の溝は、側面が異方性選択エッチングで形成された（１１１）結晶面からなる溝であることを特徴とする半導体装置の製造方法。
（７）上記半導体基板の面方位が（１１０）面であって、上記複数の溝は、側面が異方性選択エッチングで形成された（１１１）結晶面からなる溝であることを特徴とする半導体装置の製造方法。
（８）上記複数の溝は、シリコン基板を高周波プラズマあるいは紫外線で励起したハロゲンガスを含む雰囲気中で異方性エッチングすることによって形成することを特徴とする半導体装置の製造方法。
本発明の半導体装置によれば、次のような効果が得られる。
電流の流れる方向と並行に複数の溝を設けたことにより実質的に電流通路を拡大し、一定の基板面積において駆動電流を増加せしめることが可能となる。また電流は溝に沿って流れるため、基本的には従来の電界効果トランジスタと同様のキャリア走行メカニズムが適用でき、溝の凹凸によっては電子あるいは正孔であるキャリア走行の散乱等による影響を招くことはない。
電流の流れる方向と並行に複数の溝を設けたことにより実質的に電流通路を拡大し、一定の基板面積において駆動電流を増加せしめることが可能となる。また電流は溝に沿って流れるため、基本的には従来の電界効果トランジスタと同様のキャリア走行メカニズムが適用でき、溝の凹凸によっては電子あるいは正孔であるキャリア走行の散乱等による影響を招くことはない。
なお溝が矩形であり、深さ／幅のアスペクト比が大きい時には、チャネル部分の一部は絶縁基板に形成したフィン型トランジスタ構造に近くなるが、本発明はチャネル領域として、フィン領域以外も活用するため、半導体の全表面を効率的にチャネルとできる利点がある。
フィン構造の場合、従来のソース・ドレイン拡散層形成技術、チャネル領域の不純物プロファイル制御技術、ゲート絶縁膜の信頼性確保、被覆性の優れたゲート電極形成技術等の高度な技術開発が問題であるが、本発明ではそれらの問題がない。
フィン構造の場合、従来のソース・ドレイン拡散層形成技術、チャネル領域の不純物プロファイル制御技術、ゲート絶縁膜の信頼性確保、被覆性の優れたゲート電極形成技術等の高度な技術開発が問題であるが、本発明ではそれらの問題がない。
また本発明の半導体装置の製造方法によれば、従来の半導体製造工程に若干の工程を加えるだけで、製品の性能価格比を大幅に改善できる効果がある。さらに、溝は電界効果トランジスタの主要製造工程に入る前に形成されているため、露光マスクパターンに依存することはないのも大きな利点である。
また、溝の深さがソース・ドレインの不純物拡散層深さより浅いときは、従来のイオン注入などの条件を踏襲できるので、チャネル領域の不純物濃度制御も従来の製造条件を若干変更することで対応できる。
また、溝の深さがソース・ドレインの不純物拡散層深さより浅いときは、従来のイオン注入などの条件を踏襲できるので、チャネル領域の不純物濃度制御も従来の製造条件を若干変更することで対応できる。
本発明を、電界効果型トランジスタとして代表的なＭＯＳトランジスタを例に詳細に説明する。
図１は、ＭＯＳトランジスタの製造工程を示すものである。
図１において、１はｐ型（１１０）結晶面を持つシリコン基板である。シリコン基板１の表面にレジストを塗布し、紫外光露光、Ｘ線露光、電子ビーム露光あるいはナノインプリントなどの手段により、溝の方向が基板結晶格子の方位＜１１０＞あるいはそれと実質的に同じ方位に平行であるように、０．１μｍ幅と０．１μｍ間隔のラインとスペースのパターンを形成する。
図１において、１はｐ型（１１０）結晶面を持つシリコン基板である。シリコン基板１の表面にレジストを塗布し、紫外光露光、Ｘ線露光、電子ビーム露光あるいはナノインプリントなどの手段により、溝の方向が基板結晶格子の方位＜１１０＞あるいはそれと実質的に同じ方位に平行であるように、０．１μｍ幅と０．１μｍ間隔のラインとスペースのパターンを形成する。
次に、このレジストパターンをマスクにしてシリコン基板１の表面を化学エッチングし、図１の（１）に示すような複数の矩形溝２を形成する。この化学エッチングでは、（１１０）面よりもエッチング速度が遅い（１１１）面を溝側面に表出させることにより、側面においても平坦性に優れた表面を実現できる。
ここでは、例えばエッチング液として、２５０ｇのＫＯＨと２００ｇのプロピルアルコール、８００ｇの脱イオン水の混合溶液を用いれば、８０℃にて（１１１）面は、（１１０）面に対して１００倍以上エッチング速度が遅くなり、所望のエッチング形状が得られる。０．１μｍのラインとスペース溝の場合、各溝の深さが０．１μｍに達したとき、溝形状は正方形に近くなる。なお、エッチングがさらに進むと矩形溝はこれより深くなる。
次にＭＯＳトランジスタの活性領域すなわちチャネル領域とソース及びドレイン領域を囲む素子分離領域３を、シリコン基板１に２酸化シリコンを埋め込むことによって形成する。（図１の（２））
次に、活性領域にボロンイオンを注入し、チャネルの不純物濃度を制御する。イオン注入の条件をボロンの分布が溝の深さ以上に広がるように選べば、従来のプレーナ型ＭＯＳトランジスタの場合とほぼ同じしきい値となる。
次に、酸化雰囲気にて９００℃の温度に加熱し、溝表面全体に５ｎｍの厚さのゲート絶縁膜４を形成する。（図１の（３））
ゲート絶縁膜４の形成は、化学気相成長法などの他の方法によってもよい。
ゲート絶縁膜４の形成は、化学気相成長法などの他の方法によってもよい。
次に、全面にポリシリコンを堆積し、ゲート電極パターンに加工する。その後、ゲート電極５及びソース・ドレイン領域に砒素をイオン注入し、不活性ガス中で８００℃の活性化熱処理を施し、金属配線工程を経ることにより、ＭＯＳトランジスタを完成する。（図１の（４））
図２の（１）、（２）は、それぞれ図１の（４）に示した図（Ｘ方向）及びこれと直角方向の切断面（Ｙ方向）を示す。
図２の（２）には、ソース６とドレイン７及び電流の流れるチャネル領域８が明示されている。
図２の（２）には、ソース６とドレイン７及び電流の流れるチャネル領域８が明示されている。
図２に示すＭＯＳトランジスタにおいて、特にソース・ドレイン間隔を狭く構成したい場合には、ソース・ドレインの拡散層の深さを溝の深さよりも浅くすることにより、いわゆる短チャネル効果を低減できる。
図３の（１）は、本発明の実施に際し、シリコン基板１の全面に渡って矩形溝２を形成した状態を示す拡大図である。これは、ラインとスペースパターンを全面一括あるいは部分繰り返しで露光し、一括エッチングすることにより、容易に形成できる。表出した溝の各表面は基本的に平坦であり、この面をトランジスタのチャネルに使用することには何ら問題はない。溝の間隔が狭ければ、より多くの溝が形成できることは容易に理解できる。これにより、半導体の表面積を増大することができるので、本発明をより効果的に実現できる。
さらに、（１）の矩形溝に拘る必要はなく、例えば（２）に示す台形の溝であってもよい。この場合は、基板面に比べエッチング速度が遅い面を利用する。例えば、基板面が（１００）であった場合は、（１１１）面を台形の溝の側面に利用できる。
本発明においては、溝の深さが深いほどチャネルとなる面積は増加する。重要なことは、電界効果型トランジスタにおいて、基板面積を増やさずに、電流が流れる表面積が実効的に拡大することである。
図３の（２）は、異方性エッチングを一部施した例であり、チャネル領域として利用する表面積については、図４において説明する。
ここで１つの溝の幅を２Ｘとすると、簡単な計算で表面積は１＋０．８２Ｘとなる。
Ｘ＝０．５の場合は、三角形の溝となる。なおＸ＝０の場合は、溝を形成しない従来型の平坦面を用いるＭＯＳトランジスタに相当する。
ここで１つの溝の幅を２Ｘとすると、簡単な計算で表面積は１＋０．８２Ｘとなる。
Ｘ＝０．５の場合は、三角形の溝となる。なおＸ＝０の場合は、溝を形成しない従来型の平坦面を用いるＭＯＳトランジスタに相当する。
図４は、異方性エッチングによって形成した溝部分の拡大図である。
（１００）基板面を用いて（１１１）面を表出した三角形の溝を基板表面全面に形成した場合は、電流の流れる領域は１．４１倍になる。したがって、ＭＯＳトランジスタを流れる電流は、従来のＭＯＳトランジスタのものの１．４１倍になり、利得を表す相互コンダクタンスも従来の平坦な表面に形成した場合と比較して１．４１倍に増大する。
（１００）基板面を用いて（１１１）面を表出した三角形の溝を基板表面全面に形成した場合は、電流の流れる領域は１．４１倍になる。したがって、ＭＯＳトランジスタを流れる電流は、従来のＭＯＳトランジスタのものの１．４１倍になり、利得を表す相互コンダクタンスも従来の平坦な表面に形成した場合と比較して１．４１倍に増大する。
従来、ＭＯＳトランジスタの基板には主に（１００）面が用いられてきた。その理由は、シリコン（１００）面は、界面準位密度が小さく、他の面と比較してキャリアの散乱が少ないためである。例えば図５の１０、１１はそれぞれ（１１１）、（１００）基板に形成したＭＯＳトランジスタの相互コンダクタンスを示し、これによれば（１００）基板に形成したＭＯＳトランジスタの相互コンダクタンスの方が大きいことがわかる。
本発明のＭＯＳトランジスタでは異方性エッチングにより（１１０）面と（１１１）面を積極活用しているので、(１１０)面及び（１１１）面を流れるキャリアの散乱がやや多くなり、電子移動度はやや低下する。
本発明のＭＯＳトランジスタでは異方性エッチングにより（１１０）面と（１１１）面を積極活用しているので、(１１０)面及び（１１１）面を流れるキャリアの散乱がやや多くなり、電子移動度はやや低下する。
しかしながら、本発明の実施で実現できる実効的なチャネル面積の増大効果の方がはるかに大きくなり、流れる電流の増大、したがってトランジスタの相互コンダクタンスの増大が得られる。
本発明のＭＯＳトランジスタにおいては、ゲート電極が複数の溝の上を被うため溝の凸部の電界が大きくなり、構造的に電流が集中する。ゲート絶縁膜がトンネル電流を流すほど薄くなったときは、ゲートリーク電流の増大をもたらすが、ゲート絶縁膜を厚くすることによってリーク電流を抑制することは可能である。
また、凸部の形状をエッチングあるいは犠牲酸化の手段によって平坦化あるいはなだらかにすることも、リーク電流の抑制には効果的である。
また、凸部の形状をエッチングあるいは犠牲酸化の手段によって平坦化あるいはなだらかにすることも、リーク電流の抑制には効果的である。
また、ゲート絶縁膜として高誘電率の材料を用いれば、この問題を避けることができる。例えば、比誘電率が２酸化シリコン膜の値の７倍も大きい５酸化タンタル膜を採用することによって、同じ利得を得るために7倍厚いゲート絶縁膜を採用できるため、リーク電流は無視できるようになる。
また、基板として絶縁基板上に形成したシリコン層（ＳＯＩ）の採用は何ら問題ない。さらに、半導体基板としては、ゲルマニウムあるいはシリコンとゲルマニウムの化合物も使用可能である。
なおＭＯＳトランジスタを例示したが、他のＭＩＳ（金属―絶縁膜―半導体）トランジスタあるいはＭＥＳ（金属―半導体）トランジスタについても適用可能であることはいうまでもない。
なおＭＯＳトランジスタを例示したが、他のＭＩＳ（金属―絶縁膜―半導体）トランジスタあるいはＭＥＳ（金属―半導体）トランジスタについても適用可能であることはいうまでもない。
次に、シリコン基板表面に複数の溝を形成する工程において溶液によるエッチングを用いない別の実施例について説明する。なお溶液エッチングは比較的簡便な方法であるが、溝形成工程において、溝表面には結晶損傷や汚染の発生及び使用済みの溶液処理の問題がある。
図６は、溶液によるエッチングを用いない別の実施例について、その一部工程を説明するものである。図６の（１）において、１２は（１１０）面のシリコン基板である。
シリコン基板１２を熱酸化することによって、表面に約０．１μｍの厚さのシリコン酸化膜１３を形成する。
シリコン基板１２を熱酸化することによって、表面に約０．１μｍの厚さのシリコン酸化膜１３を形成する。
次に図６の（２）において、フォトリソグラフィの手段によって、０．１μｍ間隔のストライプレジストパターンを形成し、該レジストパターンを使って、シリコン酸化膜１３をエッチングし、ラインとスペースのストライプパターン１４に転写する。
次に、塩素ガスを高周波プラズマに励起し、活性な塩素ラジカルとシリコン基板１２の開口部１４を反応させ、塩素ガスによるシリコン基板１２のエッチングを行う。この工程においてシリコン基板１２のエッチングは、異方性をもって進むので、図６の（３）の１６に示すように（１１１）面からなる矩形溝を形成できる。最後に、基板をフッ酸溶液に浸すことでシリコン酸化膜１３を除去することで図１の（１）に示すのと同様な複数の矩形溝を有するシリコン基板が得られる。これ以降は、図１の（２）と同様の製造工程を経て電界効果型トランジスタを有する半導体装置が製造される。
なお、本発明における複数の溝の形成は、基板全体にわたってもよく、また基板上の部分例えばチップ領域を対象に限ってもよいことはいうまでもない。また、図６の（３）の１５に示した塩素ラジカルは、高周波励起に限ることはなく、例えば紫外線で励起することも可能である。
図７に矩形溝を形成したシリコン基板の断面写真を示す。そして図８は、このシリコン基板上にＭＯＳトランジスタを試作し、溝の深さに対するＭＯＳトランジスタのオン電流特性を図示したものである。図８において溝深さ０は、溝を設けない従来方法によるＭＯＳトランジスタのものである。
同図より溝の深さを増すことにより、オン電流が増えていることがわかる。そして、溝の深さが２５ｎｍの場合は、オン電流は約３０％増加している。またこの場合は、ＭＯＳトランジスタの動作速度は約３０％速くできることになる。
同図より溝の深さを増すことにより、オン電流が増えていることがわかる。そして、溝の深さが２５ｎｍの場合は、オン電流は約３０％増加している。またこの場合は、ＭＯＳトランジスタの動作速度は約３０％速くできることになる。
本発明の実施により、従来構造のものと比較してオン電流が増大できるが、電流を一定にして比較するとシリコン基板の表面積が低減できることになり、動作速度の改善とともにチップ面積の縮小により、製造コストの低減が可能になる。
半導体製品の高性能化及び低価格化に本発明は極めて有効であり、幅広く電子機器産業に貢献することが見込める。
半導体製品の高性能化及び低価格化に本発明は極めて有効であり、幅広く電子機器産業に貢献することが見込める。
１ シリコン基板
２ 矩形溝
３ 素子分離領域
４ ゲート絶縁膜
５ ゲート電極
６ ソース
７ ドレイン
８ チャネル
１０ １１１基板の相互コンダクタンス
１１ １００基板の相互コンダクタンス
１２ シリコン基板
１３ シリコン酸化膜
１４ ストライプパターン
１５ 塩素ラジカル
１６ 矩形溝
２ 矩形溝
３ 素子分離領域
４ ゲート絶縁膜
５ ゲート電極
６ ソース
７ ドレイン
８ チャネル
１０ １１１基板の相互コンダクタンス
１１ １００基板の相互コンダクタンス
１２ シリコン基板
１３ シリコン酸化膜
１４ ストライプパターン
１５ 塩素ラジカル
１６ 矩形溝
Claims (8)
- 電界効果型トランジスタの素子分離領域、ソース及びドレイン領域、チャネル領域が、半導体基板表面上に設けた複数の溝に沿って構成されていることを特徴とする半導体装置。
- 上記複数の溝の深さは、上記電界効果型トランジスタのソース及びドレイン領域を構成する不純物拡散層深さより浅いことを特徴とする請求項１に記載の半導体装置。
- 上記半導体基板が、絶縁層上に形成されたシリコン層であることを特徴とする請求項１乃至２のいずれか１項に記載の半導体装置。
- 平坦な半導体基板の表面に一定間隔一定幅の線状パターン形成する工程、線状パターンをマスクとして半導体基板をエッチングし複数の溝を形成する工程、及び複数の溝に沿ってチャネル領域が構成された電界効果型トランジスタを形成する工程を含む半導体装置の製造方法。
- 上記半導体基板がシリコンであり、上記エッチングが基板面に対するよりエッチング速度が遅い結晶面を露出するものであることを特徴とする請求項４に記載の半導体装置の製造方法。
- 上記半導体基板の面方位が（１００）面であって、上記複数の溝は、側面が異方性選択エッチングで形成された（１１１）結晶面からなる溝であることを特徴とする請求項４に記載の半導体装置の製造方法。
- 上記半導体基板の面方位が（１１０）面であって、上記複数の溝は、側面が異方性選択エッチングで形成された（１１１）結晶面からなる溝であることを特徴とする請求項４に記載の半導体装置の製造方法。
- 上記複数の溝は、シリコン基板を高周波プラズマあるいは紫外線で励起したハロゲンガスを含む雰囲気中で異方性エッチングすることによって形成することを特徴とする請求項５に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006037774A JP2007220783A (ja) | 2006-02-15 | 2006-02-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006037774A JP2007220783A (ja) | 2006-02-15 | 2006-02-15 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007220783A true JP2007220783A (ja) | 2007-08-30 |
Family
ID=38497755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006037774A Pending JP2007220783A (ja) | 2006-02-15 | 2006-02-15 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007220783A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009157040A1 (ja) * | 2008-06-25 | 2009-12-30 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US9768205B2 (en) | 2015-08-19 | 2017-09-19 | Japan Display Inc. | Display device |
| CN107342327A (zh) * | 2017-08-10 | 2017-11-10 | 睿力集成电路有限公司 | 一种半导体存储器的晶体管结构及制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63292628A (ja) * | 1987-05-11 | 1988-11-29 | イーストマン コダック カンパニー | 配向傾斜壁を形成する半導体エッチング方法 |
| JPH04268767A (ja) * | 1991-02-25 | 1992-09-24 | Fujitsu Ltd | 半導体装置 |
| JPH08264764A (ja) * | 1995-03-22 | 1996-10-11 | Toshiba Corp | 半導体装置 |
| JPH09199726A (ja) * | 1995-11-15 | 1997-07-31 | Nec Corp | 半導体装置 |
| JPH09293855A (ja) * | 1996-04-26 | 1997-11-11 | Matsushita Electric Works Ltd | 半導体素子 |
| JP2005285980A (ja) * | 2004-03-29 | 2005-10-13 | Sanyo Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
-
2006
- 2006-02-15 JP JP2006037774A patent/JP2007220783A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63292628A (ja) * | 1987-05-11 | 1988-11-29 | イーストマン コダック カンパニー | 配向傾斜壁を形成する半導体エッチング方法 |
| JPH04268767A (ja) * | 1991-02-25 | 1992-09-24 | Fujitsu Ltd | 半導体装置 |
| JPH08264764A (ja) * | 1995-03-22 | 1996-10-11 | Toshiba Corp | 半導体装置 |
| JPH09199726A (ja) * | 1995-11-15 | 1997-07-31 | Nec Corp | 半導体装置 |
| JPH09293855A (ja) * | 1996-04-26 | 1997-11-11 | Matsushita Electric Works Ltd | 半導体素子 |
| JP2005285980A (ja) * | 2004-03-29 | 2005-10-13 | Sanyo Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009157040A1 (ja) * | 2008-06-25 | 2009-12-30 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US8362530B2 (en) | 2008-06-25 | 2013-01-29 | Fujitsu Semiconductor Limited | Semiconductor device including MISFET and its manufacture method |
| JP5158197B2 (ja) * | 2008-06-25 | 2013-03-06 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US9768205B2 (en) | 2015-08-19 | 2017-09-19 | Japan Display Inc. | Display device |
| US10249650B2 (en) | 2015-08-19 | 2019-04-02 | Japan Display Inc. | Display device |
| CN107342327A (zh) * | 2017-08-10 | 2017-11-10 | 睿力集成电路有限公司 | 一种半导体存储器的晶体管结构及制作方法 |
| CN108717947A (zh) * | 2017-08-10 | 2018-10-30 | 长鑫存储技术有限公司 | 一种半导体存储器的晶体管结构及制作方法 |
| CN108717947B (zh) * | 2017-08-10 | 2024-03-26 | 长鑫存储技术有限公司 | 一种半导体存储器的晶体管结构及制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100994857B1 (ko) | 트랜지스터, 트랜지스터 제조 방법 및 반도체 장치 | |
| KR101287743B1 (ko) | 3차원 트랜지스터 응용제품에 대하여 플라즈마 도핑 및 에칭을 사용하는 선택적 핀 형상화 공정 | |
| US10276363B2 (en) | Mechanisms for forming patterns using multiple lithography processes | |
| US20180006063A1 (en) | Semiconductor device and finfet transistor | |
| US9934981B2 (en) | Techniques for processing substrates using directional reactive ion etching | |
| JP2007150292A (ja) | 半導体素子およびその製造方法 | |
| TW200536122A (en) | Finfet transistor device on soi and method of fabrication | |
| JP2006294995A (ja) | 電界効果トランジスタ及びその製造方法 | |
| US20150243654A1 (en) | Semiconductor structure and method for manufacturing the same | |
| JP2010267814A (ja) | 半導体装置及びその製造方法 | |
| KR101026479B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| JP2007103455A (ja) | フィン構造の半導体装置及びその製造方法 | |
| TWI686903B (zh) | 斷閘極金氧半場效電晶體的閘極結構及其製造方法 | |
| JP6853184B2 (ja) | 三次元デバイスの製造方法及びマルチゲート型トランジスタの製造方法 | |
| WO2016029551A1 (zh) | 制作薄膜晶体管的方法及薄膜晶体管 | |
| JP2006196617A (ja) | 半導体装置の製造方法とその方法で製造した半導体装置 | |
| JP2007220783A (ja) | 半導体装置及びその製造方法 | |
| EP3285298A1 (en) | Electrostatic discharge protection structure and fabricating method thereof | |
| US20090174013A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2009070849A (ja) | 半導体装置 | |
| JP2007335704A (ja) | 電界効果トランジスタおよびその製造方法 | |
| CN106549057B (zh) | Dmos器件制作方法与dmos器件 | |
| KR100596802B1 (ko) | 반도체 소자의 제조방법 | |
| US8592320B2 (en) | Method for forming fin-shaped semiconductor structure | |
| KR100588777B1 (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120313 |