JPH01215011A - 半導体再結晶化処理用基板及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、単結晶半導体層上に絶縁層とシード層とを
具え、再結晶化すべき半導体層が形成される半導体再結
晶化処理用基板及びその製造方法に関する。

（従来の技術） 従来より、絶縁層上における半導体の再結晶化技術の研
究及び開発が進められており、その−例が、文献：特開
昭６１−２６２１０号に開示されている。

この発明の説明に先立ち、この従来技術につき簡単に説
明する。

第２図は、主として、従来の半導体再結晶化処理用基板
を製造し、その上に再結晶化すべき半導体層を設けてエ
ネルギービーム走査によって再結晶化処理を行う工程を
説明するための工程図である。

先ず、単結晶半導体基板１０上に通常の方法でシード層
１２を設ける（第２図（Ａ））、このシード層は、単結
晶半導体基板１０上に熱的に安定で、しかも、この単結
晶半導体基板１０或いは再結晶化すべき半導体層と反応
を起さない物質から成るシード層１２を結晶成長させて
いる。

次に、このシード層１２上ｌこ絶縁層１４を設け（第２
図（Ｂ）’）　、この絶縁層１４の任意好適箇所に複数
のストライブ状の溝１６を直交格子状に縦横に設ける（
第２図（Ｃ））、この溝１６はシード層１２の表面領域
の結晶から成るシード部１８を露出するための窓であり
、通常、その窓幅は数十μであって、基板面に垂直な方
向から見た場合、この溝すなわち窓１６の占める面積は
絶縁層１４の面積よりも著しく小さい、尚、この溝１６
は寅際には多数段けられが、図には、−個のストライブ
状の溝１６を示しであるにすぎず、また、これをストラ
イブ方向に直交する断面で示しであるにすぎない。

次に、このシード部１８はもとより、絶縁層１４を含む
全面上に再結晶化すべき半導体層２０を形成する（第２
図ＣＤ））、この半導体層２０は、シード部１８と絶縁
層１４との段差に対応して生ずる段差が形成されると共
に、当然ながら絶縁層１４の窓１６の外側の禦域ではシ
ード層１２上１こ絶縁層１４と半導体層２０とが重複し
て存在している。

続いて、このような段差を有する半導体層２０に対し、
上述した溝１６のストライブ方向と直交する一方向に（
例えば図中矢印ａで示す方向に）、エネルギービーム走
査による熱処理を行い、絶縁層１４上の半導体層２０の
再結晶化を行っている（第２図（Ｅ）　３　。

（発明が解決しようとする課題） しかしながら、この従来の再結晶化処理用基板の構造で
は、シード部と絶縁層との間に段差があり、しかも、そ
の上側に形成すべき半導体層の、絶縁層との重複部分が
広いため、再結晶化が良好に行えず、歪の発生する原因
となっていた。

ざらに、単結晶基板、単結晶シード層及び絶縁層の間で
熱膨張係数が異なるため、再結晶化のための熱処理工程
時に、熱的歪に起因して膜の剥れが生ずるという問題が
あった。

この発明の目的は、上述した従来の問題点（こ鑑み、シ
ード層と絶縁層との闇に段差を可及的に小ざくすると共
に、熱的処理工程時に発生する熱的歪を可及的に低減出
来る構造の半導体再結晶化処理用基板及びその製造方法
を提供することにある。

（課題を解決するための手段） この出願の第一発明の目的の達成を図るため、この発明
の半導体再結晶化処理用基板（こよれば、単結晶半導体
基板上に絶縁層と、この絶縁層に設けられ前述の基板の
表面を露出する溝内にこの絶縁層の膜厚以下の膜厚で設
けられたシード層とを具えることを特徴とする。

ざらに、この出願の第二発明の目的の達成を図るため、
この発明の半導体再結晶化処理用基板の製造方法によれ
ば、 単結晶基板上に絶縁層を形成する工程と、この絶縁層に
溝をエツチングして単結晶シード部を形成する工程と、 これら絶縁層及び単結晶シード部上に、当該単結晶シー
ド部でエピタキシャル成長するように、シード層を形成
する工程と、 このシード層上に表面平坦化層を設けた後、平坦化エッ
チバック法によって前述の絶縁層上のシード層の部分を
露出させるまでこの表面平坦化層を部分的に除去する工
程と、 この絶縁層上のシード層部分を選択的に除去した後、残
存した前述の表面平坦化層を除去する工程とを具えるこ
とを特徴とする。

この場合、シード層を単結晶基板及び再結晶化すべき半
導体層と熱的な反応を起さず、しかも、熱的に安定な層
とするのが好適である。

ざらに、この発明の実施に当り、表面平坦化層をレジス
ト層或はポリイミド層とするのが好適である。

（作用） このような構造及び製造方法の構成によれば、単結晶基
板上に設けた絶縁層の溝すなわち窓内にシード部が形成
されるので、シード部と絶縁層との段差を従来の半分程
度以下又は場合によっては実質的に零とすることが出来
、従って、再結晶化される半導体層中の段差１ｖ著しく
低減出来るために再結晶化工程が良好に行われると共に
、熱処理工程時の熱的歪に起因する膜の剥離を防止する
ことが出来る。

（実施例） 以下、図面を譬照して、この発明の実施例につき説明す
る。

第１図（Ａ）〜（Ｈ）はこの発明の説明に供する、半導
体再結晶化処理用基板の製造工程図であり、各図は主要
製造工程段階でのウェハ要部の状態を断面図で概略的に
示している。また、断面を表わすハツチング等は一部分
を除き省略して示しである。また、この実施例では、単
結晶基板から順次の工程を経て再結晶化されるべき半導
体層を形成したものまでの各工程段階のものをウェハと
して総称して説明する。

また、第２図に示した構成成分と同様な構成成分につい
ては同一の符号を付して説明する。

先ず、単結晶基板１０を用意し、この基板１０の全面に
通常の技術を用いて絶縁層１４を形成する（第１図（Ａ
））、この絶縁層１４の膜厚、材料、その他の条件は設
計に応じて任意好適に設定することが出来る。

次に、この絶縁層１４に適当なエツチング技術を用いて
ストライブ状の溝すなわち窓１６を設け、第１図（Ｂ）
に示すようなウェハ状態を得る。

尚、図中、この溝（又は窓）１６の一つをストライプ方
向と直交する方向の断面で示しであるが、通常は、図面
において左右に延在した方向及び図面に垂直な方向に一
定のと・νチで格子状に多数形成しである。尚、この溝
の深さは下地の単結晶基板１０の表面を露出させて単結
晶シード部２２を形成するような深さとする。

次に、これら絶縁層１４及び単結晶シード部２２上に、
当該単結晶シード部２２でエピタキシャル成長するよう
に、シード層１２を形成し、第１図（Ｃ）に示すような
ウェハ状態を得る。この場合、シード層１２の成長条件
、その他の条件は設計に応じて任意好適に設定出来る。

シード層１２の膜厚は、好ましくは、絶縁層１４の膜厚
の１／２以上とするのが好適である。このシード層１２
は、従来の場合と同様に、単結晶基板１０及び後述する
再結晶化すべき半導体層と熱的な反応を起さず、しかも
、熱的に安定な単結晶層とするのが好適である。この段
階でのウェハ状態では、シード層１２には絶縁層１４の
窓のところにこの絶縁層１４の厚みに起因した段差が形
成されている。

次に、このシード層１４の全面上に表面平坦化層２４を
設け、この段差を埋め込み、この層２４の表面を実質的
に平坦にする（第１図（Ｄ））、この表面平坦化層２４
として、レジスト又はポリイミド等といった材料を用い
るのが好適である。

然る後、平坦化エッチバック法によって、この表面平坦
化層２４の表面から、絶縁層１４上のシード層１２の部
分を露出させるまでこの表面平坦化層２４を部分的１こ
除去し、第１図（Ｅ）に示すようなウェハ状態を得る。

このエッチバック処理はこの平坦下層２４ヲエツチング
するがシード層１２はエツチングしない工・ンチシグ手
段、例えば酸素の反応性イオンエツチング（ＲＩ　Ｅ）
を用いて、任意好適な条件で行う。

次に、この絶縁層１４上のシード層１２の部分を選択的
に除去した後、残存した表面平坦化層２４を除去する。

そのため、先ず、ウェット又はドライのいずれかの好適
な手段により、シード層１２のみをエツチングしかつ残
存している表面平坦化層２４はエツチングしない選択エ
ツチングを行う、この場合の選択エツチングの条件を設
計に応じて任意好適に設定出来る。このエツチング処理
では、表面平坦下層２４がマスクとして作用するため、
この層２４外に露出したシード層１２の部分が主として
エツチング除去され、従って、第１図（Ｆ）に示すよう
に絶縁層１４が露出しかつこの絶縁層１４と同一面位置
までシード層１２がエツチングされたウェハ状態を得る
。

次に、この残存している表面平坦化層２４ヲ任意好適な
手段を用いて除去し、第１図（Ｇ）に示すようなウェハ
状態を得る。このようｌこして得られたウェハはこの発
明の半導体再結晶化処理用基板であり、図から、も明ら
かなように、単結晶半導体基板１０上に絶縁層１４が設
けられていて、この絶縁層１４に形成され基板１０の表
面を露出する溝（又は窓）１６内にこの絶縁層１４の膜
厚以下の膜厚でシード層２４が設けられた構造となって
いる。この実施例では、このシード層２４は絶縁層１４
（こ接する側部２４ａでこの絶縁層１４と同一面位置に
あるが溝１６の中心側では凹部２４ｉ）となっている、
そして、この側部２４ａと凹部２４ｂとの段差は、絶縁
層１４の表面から溝（窓）１６内のシード層の厚み分だ
け差し引いた高さとなるので、既に説明し−たようにシ
ード層１２の膜厚を絶縁層の膜厚の１／２以上と設定し
た場合には、絶縁層１４の厚みの１／２以下となる。こ
のシード層１２の厚みを絶縁層１４の膜厚以上に設定し
である場合には、このような段差を主じないようにする
ことも可能である。

続いて、このウェハ従って半導体再結晶化処理用基板上
に再結晶化すべき半導体層２０を適当な技術を用いて形
成し、然る徒、従来と同様に、溝１６のストライブ方向
と直交する矢印ａ方向に、エネルギービーム走査による
熱処理を行って再結晶化処理を行う（第１図（Ｈ））。

このように、この発明ｌこよる半導体再結晶化処理用基
板及びその製造方法によれば、絶縁層１４の膜厚を従来
と同一とすると、得られる段差の高さは従来の１／２以
下とすることが出来る。これがため、電子素子の形成に
極めて好適な再結晶化された半導体層を得ることが出来
る。

ま芹、シード層と絶縁層とが重複する部分がないので、
熱処理時に熱膨張係数の相違に起因する膜剥離、クラッ
クの発生の恐れが低減する。

この発明は上述した実施例にのみ限定されるものではな
く、多くの変形及び変更を行い得ること明らかである。

また、上述した実施例では、半導様基板等の各構成成分
等の材料につき説明しなかったが、例えば−例として以
下の材料を用いることが出来る。

しかし、この発明はこれら材料にのみ何等限定されるも
のではないことを理解されたい。

例えば、基板１０をＧａＡｓとした場合には、絶縁層１
４！　Ｓ　ｉ　Ｏ２とし、シード層１２’ａ　Ｓ　ｒ　
Ｆ　２とし、再結晶化すべき半導体層２０！　Ｇ　ｅと
することが出来る。また、基板１０！Ｓｉとする場合に
は、絶縁層を５ｉｓＮａとし、シード層１２ｔｒ　Ｃａ
　Ｆ　２或いはＣａ　Ｆ　２とＳ　ｒ　Ｆ　２との混晶
又はスピネルとし、再結晶化すべき半導体層２０をＳｉ
とすることが出来る。

また、既に説明した通り、各膜の形成条件、エツチング
条件、表面平坦化膜の除去ｆこ用いる現像液等は使用す
る材料或いは他の設計条件ぜこ応して任意好適な条件を
設定することが出来る。

（発明の効果） 上述した説明から明らかなように、この発明の半導体再
結晶化処理用基板及びその製造方法によれば、シード部
と絶縁層との間の段差を従来よりも小ざくすることが出
来るので、エネルギーヒーム等ｌこよる熱処理によって
、電子素子が形成されるべき半導体層の溶融並び１こ再
結晶化を良好に行うことが出来る。

ざらに、シード層と絶縁層とが重複する部分がないため
、これら膜の熱膨張係数等の相違に起因して熱処理時に
発生する歪による膜剥離、クラック等の発生を著しく低
減出来、従って、再現性の良い良好な再結晶化工程を期
待出来る。

【図面の簡単な説明】

第１図はこの発明の半導体再結晶化処理用基板及びその
製造方法の説明に供する製造工程図、第２図は従来の製
造工程図である。 １０・・・単結晶基板、　　　１２・・・シード層１４
・・・絶縁層、　　　　　１６・・・溝（又は窓）２０
・・・再結晶化すべき半導体層 ２２−・・シード部 ２４−・・表面平坦化層（レジスト又はポリイミド）２
４ａ・・・（残存した表面平坦化層の）側部２４ｂ・・
・（残存した表面平坦化層の）凹部。

Claims (5)

【特許請求の範囲】
1. （１）単結晶半導体基板上に絶縁層と、該絶縁層に設け
   られ前記基板の表面を露出する溝内に前記絶縁層の膜厚
   以下の膜厚で設けられたシード層とを具えることを特徴
   とする半導体再結晶化処理用基板。
2. （２）単結晶半導体層上に絶縁層とシード層とを具え、
   再結晶化すべき半導体層が形成される半導体再結晶化処
   理用基板を製造するに当り、 単結晶基板上に絶縁層を形成する工程と、 該絶縁層に溝をエッチングして単結晶シード部を形成す
   る工程と、 これら絶縁層及び単結晶シード部上に、当該単結晶シー
   ド部でエピタキシャル成長するように、シード層を形成
   する工程と、 該シード層上に表面平坦化層を設けた後、平坦化エッチ
   バック法によって前記絶縁層上のシード層の部分を露出
   させるまで該表面平坦化層を部分的に除去する工程と、 該絶縁層上のシード層部分を選択的に除去した後、残存
   した前記表面平坦化層を除去する工程とを具えることを
   特徴とする半導体再結晶化処理用基板の製造方法。
3. （３）前記シード層を単結晶基板及び再結晶化すべき半
   導体層と熱的な反応を起さず、しかも、熱的に安定な層
   とした請求項２記載の半導体再結晶化処理用基板の製造
   方法。
4. （４）前記表面平坦化層をレジスト層とした請求項３記
   載の半導体再結晶化処理用基板の製造方法。
5. （５）前記表面平坦化層をポリイミド層とした請求項３
   記載の半導体再結晶化処理用基板の製造方法。