KR100789205B1 - 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼 - Google Patents
실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼 Download PDFInfo
- Publication number
- KR100789205B1 KR100789205B1 KR1020017015281A KR20017015281A KR100789205B1 KR 100789205 B1 KR100789205 B1 KR 100789205B1 KR 1020017015281 A KR1020017015281 A KR 1020017015281A KR 20017015281 A KR20017015281 A KR 20017015281A KR 100789205 B1 KR100789205 B1 KR 100789205B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- bonded
- soi
- mirror
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
- B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
- B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
- B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Abstract
Description
Claims (15)
- 실리콘 웨이퍼의 표면측의 모따기 폭을 X1로 하고, 이면측의 모따기 폭을 X2로 할 때, X1<X2인 모따기부를 보유하는 실리콘 웨이퍼를 준비하고, 상기 실리콘 웨이퍼의 표면을 경면연마한 후, 표면측의 모따기 폭이 X3(X3> X1)이 되도록 모따기 가공하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
- 실리콘 웨이퍼의 표면측의 모따기 폭을 X1로 하고, 이면측의 모따기 폭을 X2로 할 때, X1<X2인 모따기부를 보유하는 실리콘 웨이퍼를 2장 준비하고, 양 웨이퍼의 표면을 경면연마한 후, 산화막을 개재하여 밀착시킨 상태로 열처리를 가하여 한쪽의 웨이퍼를 소정 두께까지 두께를 줄여서 접합 SOI 웨이퍼를 제작한 후, 상기 SOI 웨이퍼의 SOI층측 표면의 모따기 폭이 X3(X3> X1)이 되도록 모따기 가공하는 것을 특징으로 하는 접합 SOI 웨이퍼의 제조방법.
- 실리콘 웨이퍼의 표면측의 모따기 폭을 X1로 하고, 이면측의 모따기 폭을 X2로 할 때, X1<X2인 모따기부를 보유하는 실리콘 웨이퍼를 2장 준비하고, 양 웨이퍼의 표면을 경면연마한 후, 한쪽 웨이퍼(본드웨이퍼)의 표면에 수소이온 또는 희가스이온 중 하나 이상을 주입하여 내부에 미소기포층(주입층)을 형성하고, 산화막을 개재하여 다른쪽의 웨이퍼(베이스웨이퍼)와 밀착시킨 상태로 열처리를 가하여 상기 미소기포층에서 본드웨이퍼를 박막형상으로 박리하여 접합 SOI 웨이퍼를 제작한 후, 상기 SOI 웨이퍼의 SOI층측의 표면의 모따기 폭이 X3(X3> X1)이 되도록 모따기 가공하는 것을 특징으로 하는 접합 SOI 웨이퍼의 제조방법.
- 실리콘 웨이퍼의 표면측의 모따기 폭을 X1로 하고, 이면측의 모따기 폭을 X2로 할 때, X1<X2인 모따기부를 보유하는 실리콘 웨이퍼를 2장 준비하고, 양 웨이퍼의 표면을 경면연마한 후, 산화막을 개재하여 밀착시킨 상태로 열처리를 가하여 한쪽의 웨이퍼를 소정 두께까지 두께를 줄여서 접합 SOI 웨이퍼를 제작한 후, 상기 SOI 웨이퍼의 적어도 SOI층측 표면의 모따기부를 경면모따기 가공하는 것을 특징으로 하는 접합 SOI 웨이퍼의 제조방법.
- 실리콘 웨이퍼의 표면측의 모따기 폭을 X1로 하고, 이면측의 모따기 폭을 X2로 할 때, X1<X2인 모따기부를 보유하는 실리콘 웨이퍼를 2장 준비하고, 양 웨이퍼의 표면을 경면연마한 후, 한쪽 웨이퍼(본드웨이퍼)의 표면에 수소이온 또는 희가스이온 중 하나 이상을 주입하여 내부에 미소기포층(주입층)을 형성하고, 산화막을 개재하여 다른쪽의 웨이퍼(베이스웨이퍼)와 밀착시킨 상태로 열처리를 가하여 상기 미소기포층에서 본드웨이퍼를 박막형상으로 박리하여 접합 SOI 웨이퍼를 제작한 후, 상기 SOI 웨이퍼의 적어도 SOI층측 표면의 모따기부를 경면모따기 가공하는 것을 특징으로 하는 접합 SOI 웨이퍼의 제조방법.
- 제4항에 있어서, 상기 경면모따기가공을 행하기 전에, 상기 SOI 웨이퍼의 SOI층측 표면의 모따기부를 테이프연마 또는 연연삭가공에 의해서 처리하는 것을 특징으로 하는 접합 SOI 웨이퍼의 제조방법.
- 제5항에 있어서, 상기 경면모따기가공을 행하기 전에, 상기 SOI 웨이퍼의 SOI층측 표면의 모따기부를 테이프연마 또는 연연삭가공에 의해서 처리하는 것을 특징으로 하는 접합 SOI 웨이퍼의 제조방법.
- 제2항 내지 제7항 중 어느 한 항에 기재된 제조방법으로 제작된 것을 특징으로 하는 외주 제거영역이 없는 접합 SOI 웨이퍼.
- 실리콘 웨이퍼의 표면측의 모따기 폭을 X1로 하고, 이면측의 모따기 폭을 X2로 할 때, X1<X2인 모따기부를 보유하는 실리콘 웨이퍼를 2장 준비하고, 양 웨이퍼의 표면을 경면연마한 후, 직접 밀착시킨 상태로 열처리를 가하여 한쪽의 웨이퍼를 소정 두께까지 두께를 줄여서 접합 웨이퍼를 제작한 후, 상기 접합 웨이퍼의 적어도 두께를 줄인 층측 표면의 모따기 폭이 X3(X3> X1)이 되도록 모따기 가공하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
- 실리콘 웨이퍼의 표면측의 모따기 폭을 X1로 하고, 이면측의 모따기 폭을 X2로 할 때, X1<X2인 모따기부를 보유하는 실리콘 웨이퍼를 2장 준비하고, 양 웨이퍼의 표면을 경면연마한 후, 한쪽 웨이퍼(본드웨이퍼)의 표면에 수소이온 또는 희가스이온 중 하나 이상을 주입하여 내부에 미소기포층(주입층)을 형성하고, 직접 다른쪽의 웨이퍼(베이스웨이퍼)와 밀착시킨 상태로 열처리를 가하여 상기 미소기포층에서 본드웨이퍼를 박막형상으로 박리하여 접합 웨이퍼를 제작한 후, 상기 접합 웨이퍼의 적어도 본드웨이퍼측 표면의 모따기 폭이 X3(X3>X1)이 되도록 모따기 가공하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
- 실리콘 웨이퍼의 표면측의 모따기 폭을 X1로 하고, 이면측의 모따기 폭을 X2로 할 때, X1<X2인 모따기부를 보유하는 실리콘 웨이퍼를 2장 준비하고, 양 웨이퍼의 표면을 경면연마한 후, 직접 밀착시킨 상태로 열처리를 가하여 한쪽의 웨이퍼를 소정 두께까지 두께를 줄여서 접합 웨이퍼를 제작한 후, 상기 접합 웨이퍼의 적어도 두께를 줄인 층측 표면의 모따기부를 경면모따기 가공하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
- 실리콘 웨이퍼의 표면측의 모따기 폭을 X1로 하고, 이면측의 모따기 폭을 X2로 할 때, X1<X2인 모따기부를 보유하는 실리콘 웨이퍼를 2장 준비하고, 양 웨이퍼의 표면을 경면연마한 후, 한쪽 웨이퍼(본드웨이퍼)의 표면에 수소이온 또는 희가스이온 중 하나 이상을 주입하여 내부에 미소기포층(주입층)을 형성하고, 직접 다른쪽의 웨이퍼(베이스웨이퍼)와 밀착시킨 상태로 열처리를 가하여 상기 미소기포층에서 본드웨이퍼를 박막형상으로 박리하여 접합 웨이퍼를 제작한 후, 상기 접합 웨이퍼의 적어도 본드웨이퍼측의 표면의 모따기부를 경면모따기 가공하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
- 제11항에 있어서, 상기 경면모따기가공을 행하기 전에, 상기 접합 웨이퍼의 두께를 줄인 층측 표면의 모따기부를 테이프연마 또는 연연삭가공에 의해서 처리하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
- 제12항에 있어서, 상기 경면모따기가공을 행하기 전에, 상기 접합 웨이퍼의 본드웨이퍼측 표면의 모따기부를 테이프연마 또는 연연삭가공에 의해서 처리하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
- 제9항 내지 제14항 중 어느 한 항에 기재된 제조방법으로 제작된 것을 특징으로 하는 외주 제거영역이 없는 접합 웨이퍼.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000091882 | 2000-03-29 | ||
JPJP-P-2000-00091882 | 2000-03-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020019045A KR20020019045A (ko) | 2002-03-09 |
KR100789205B1 true KR100789205B1 (ko) | 2007-12-31 |
Family
ID=18607296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020017015281A KR100789205B1 (ko) | 2000-03-29 | 2001-03-27 | 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP1189266B1 (ko) |
KR (1) | KR100789205B1 (ko) |
TW (1) | TW509990B (ko) |
WO (1) | WO2001073831A1 (ko) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6836602B2 (en) | 2001-10-26 | 2004-12-28 | Corning Incorporated | Direct bonding of optical components |
US6814833B2 (en) * | 2001-10-26 | 2004-11-09 | Corning Incorporated | Direct bonding of articles containing silicon |
JP2003163335A (ja) * | 2001-11-27 | 2003-06-06 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
JP4093793B2 (ja) | 2002-04-30 | 2008-06-04 | 信越半導体株式会社 | 半導体ウエーハの製造方法及びウエーハ |
US7378332B2 (en) | 2002-05-20 | 2008-05-27 | Sumitomo Mitsubishi Silicon Corporation | Laminated substrate, method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method |
JP2004022677A (ja) * | 2002-06-13 | 2004-01-22 | Shin Etsu Handotai Co Ltd | 半導体ウエーハ |
FR2842649B1 (fr) * | 2002-07-17 | 2005-06-24 | Soitec Silicon On Insulator | Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support |
FR2842646B1 (fr) | 2002-07-17 | 2005-06-24 | Soitec Silicon On Insulator | Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support |
TWI273645B (en) * | 2002-07-17 | 2007-02-11 | Soitec Silicon On Insulator | Method of smoothing the outline of a useful layer of material transferred onto a support substrate |
FR2842651B1 (fr) * | 2002-07-17 | 2005-07-08 | Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support | |
AU2003246719A1 (en) * | 2002-07-17 | 2004-04-30 | S.O.I.Tec Silicon Insulator Technologies | A method of increasing the area of a useful layer of material transferred onto a support |
TWI283911B (en) * | 2002-07-17 | 2007-07-11 | Soitec Silicon On Insulator | A method of increasing the area of a useful layer of material transferred onto a support |
FR2846786B1 (fr) * | 2002-11-05 | 2005-06-17 | Procede de recuit thermique rapide de tranches a couronne | |
JP2004186226A (ja) * | 2002-11-29 | 2004-07-02 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
FR2860842B1 (fr) * | 2003-10-14 | 2007-11-02 | Tracit Technologies | Procede de preparation et d'assemblage de substrats |
DE10355728B4 (de) * | 2003-11-28 | 2006-04-13 | X-Fab Semiconductor Foundries Ag | Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung |
WO2007107176A1 (en) * | 2006-03-17 | 2007-09-27 | Freescale Semiconductor, Inc. | Method of reducing risk of delamination of a layer of a semiconductor device |
FR2899594A1 (fr) | 2006-04-10 | 2007-10-12 | Commissariat Energie Atomique | Procede d'assemblage de substrats avec traitements thermiques a basses temperatures |
FR2935536B1 (fr) | 2008-09-02 | 2010-09-24 | Soitec Silicon On Insulator | Procede de detourage progressif |
JP2010092975A (ja) * | 2008-10-06 | 2010-04-22 | Hitachi Cable Ltd | 窒化物半導体基板 |
FR2941302B1 (fr) * | 2009-01-19 | 2011-04-15 | Soitec Silicon On Insulator | Procede de test sur le substrat support d'un substrat de type "semi-conducteur sur isolant". |
FR2957189B1 (fr) | 2010-03-02 | 2012-04-27 | Soitec Silicon On Insulator | Procede de realisation d'une structure multicouche avec detourage post meulage. |
FR2961630B1 (fr) | 2010-06-22 | 2013-03-29 | Soitec Silicon On Insulator Technologies | Appareil de fabrication de dispositifs semi-conducteurs |
US8338266B2 (en) | 2010-08-11 | 2012-12-25 | Soitec | Method for molecular adhesion bonding at low pressure |
FR2964193A1 (fr) | 2010-08-24 | 2012-03-02 | Soitec Silicon On Insulator | Procede de mesure d'une energie d'adhesion, et substrats associes |
EP3426614A1 (en) | 2016-03-09 | 2019-01-16 | Corning Incorporated | Cold forming of complexly curved glass articles |
TWI800921B (zh) | 2016-06-28 | 2023-05-01 | 美商康寧公司 | 層壓薄強化玻璃至用於裝飾及顯示器蓋應用的曲面模製塑膠表面 |
JP7071294B2 (ja) | 2016-07-05 | 2022-05-18 | コーニング インコーポレイテッド | 冷間成形ガラス物品及びその組立方法 |
CN110049958B (zh) | 2016-10-25 | 2022-07-19 | 康宁公司 | 用于显示器的冷成形玻璃积层 |
US11016590B2 (en) | 2017-01-03 | 2021-05-25 | Corning Incorporated | Vehicle interior systems having a curved cover glass and display or touch panel and methods for forming the same |
EP3978237A1 (en) | 2017-01-03 | 2022-04-06 | Corning Incorporated | Kit having a curved glass substrate |
KR102558993B1 (ko) | 2017-05-15 | 2023-07-24 | 코닝 인코포레이티드 | 윤곽 유리 제품 및 그 제조 방법 |
JP2020533217A (ja) | 2017-07-18 | 2020-11-19 | コーニング インコーポレイテッド | 複雑に湾曲したガラス物品の冷間成形 |
CN111183123A (zh) | 2017-09-12 | 2020-05-19 | 康宁公司 | 用于无电板玻璃的触知组件及其制造方法 |
TWI806897B (zh) | 2017-09-13 | 2023-07-01 | 美商康寧公司 | 用於顯示器的基於光導器的無電面板、相關的方法及載具內部系統 |
US11065960B2 (en) | 2017-09-13 | 2021-07-20 | Corning Incorporated | Curved vehicle displays |
TW201918462A (zh) | 2017-10-10 | 2019-05-16 | 美商康寧公司 | 具有改善可靠性的彎曲的覆蓋玻璃的車輛內部系統及其形成方法 |
WO2019103469A1 (en) | 2017-11-21 | 2019-05-31 | Corning Precision Materials Co., Ltd. | Aspheric mirror for head-up display system and methods for forming the same |
US11550148B2 (en) | 2017-11-30 | 2023-01-10 | Corning Incorporated | Vacuum mold apparatus, systems, and methods for forming curved mirrors |
JP7407707B2 (ja) | 2017-11-30 | 2024-01-04 | コーニング インコーポレイテッド | 非球面ミラーを真空成形するシステム及び方法 |
CN111989302B (zh) | 2018-03-13 | 2023-03-28 | 康宁公司 | 具有抗破裂的弯曲覆盖玻璃的载具内部系统及用于形成这些载具内部系统的方法 |
US10600876B2 (en) | 2018-05-08 | 2020-03-24 | Globalfoundries Inc. | Methods for chamfering work function material layers in gate cavities having varying widths |
WO2020018284A1 (en) | 2018-07-16 | 2020-01-23 | Corning Incorporated | Vehicle interior systems having a cold-bent glass substrate and methods for forming the same |
CN109141324A (zh) * | 2018-08-30 | 2019-01-04 | 杭州中芯晶圆半导体股份有限公司 | 一种精确测量硅片上下面去除量的方法 |
EP3771695A1 (en) | 2019-07-31 | 2021-02-03 | Corning Incorporated | Method and system for cold-forming glass |
JP7339056B2 (ja) * | 2019-07-31 | 2023-09-05 | グローバルウェーハズ・ジャパン株式会社 | 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法 |
US11772361B2 (en) | 2020-04-02 | 2023-10-03 | Corning Incorporated | Curved glass constructions and methods for forming same |
US20230082020A1 (en) * | 2021-09-07 | 2023-03-16 | Jx Nippon Mining & Metals Corporation | Indium phosphide substrate |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0451993A2 (en) * | 1990-03-29 | 1991-10-16 | Shin-Etsu Handotai Company Limited | Method for preparing a substrate for semiconductor devices |
JPH09251934A (ja) * | 1996-03-18 | 1997-09-22 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体ウエハ |
JPH11214554A (ja) * | 1998-01-27 | 1999-08-06 | Oki Electric Ind Co Ltd | 半導体装置用パッケージ |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59214554A (ja) * | 1983-05-17 | 1984-12-04 | Daiichi Seiki Kk | ウエハ−の面取り研削装置 |
FR2658612B1 (fr) | 1990-02-19 | 1994-07-08 | Sfim | Procede et dispositif pour determiner la vitesse de rotation d'un mobile autour d'un axe et applications du dispositif comme gyrometre ou accelerometre. |
FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
JPH05226305A (ja) * | 1992-02-10 | 1993-09-03 | Hitachi Ltd | 張合せウェハの製造方法 |
JPH08168946A (ja) * | 1994-12-13 | 1996-07-02 | Shin Etsu Handotai Co Ltd | ウェーハ外周部の研磨装置 |
JP3422225B2 (ja) * | 1997-07-08 | 2003-06-30 | 三菱住友シリコン株式会社 | 貼り合わせ半導体基板及びその製造方法 |
-
2001
- 2001-03-27 WO PCT/JP2001/002448 patent/WO2001073831A1/ja active Application Filing
- 2001-03-27 KR KR1020017015281A patent/KR100789205B1/ko active IP Right Grant
- 2001-03-27 EP EP01915811.2A patent/EP1189266B1/en not_active Expired - Lifetime
- 2001-03-28 TW TW090107278A patent/TW509990B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0451993A2 (en) * | 1990-03-29 | 1991-10-16 | Shin-Etsu Handotai Company Limited | Method for preparing a substrate for semiconductor devices |
JPH09251934A (ja) * | 1996-03-18 | 1997-09-22 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体ウエハ |
JPH11214554A (ja) * | 1998-01-27 | 1999-08-06 | Oki Electric Ind Co Ltd | 半導体装置用パッケージ |
Also Published As
Publication number | Publication date |
---|---|
TW509990B (en) | 2002-11-11 |
WO2001073831A1 (fr) | 2001-10-04 |
EP1189266A1 (en) | 2002-03-20 |
KR20020019045A (ko) | 2002-03-09 |
EP1189266B1 (en) | 2017-04-05 |
EP1189266A4 (en) | 2004-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100789205B1 (ko) | 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼 | |
JP4846915B2 (ja) | 貼り合わせウェーハの製造方法 | |
KR101307929B1 (ko) | 접합기판의 제조방법 | |
US6146979A (en) | Pressurized microbubble thin film separation process using a reusable substrate | |
EP1187216B1 (en) | Method for manufacturing bonded wafer | |
EP1156531B1 (en) | Method for reclaiming a delaminated wafer | |
EP1408551B1 (en) | Method for producing bonding wafer | |
US20110117691A1 (en) | Mixed trimming method | |
EP1868230B1 (en) | Manufacting method of soi wafer and soi wafer manufactured by this method | |
JP4277469B2 (ja) | 貼り合わせウエーハの製造方法及び貼り合わせウエーハ | |
KR20160002814A (ko) | 하이브리드 기판의 제조 방법 및 하이브리드 기판 | |
JPH0917984A (ja) | 貼り合わせsoi基板の製造方法 | |
JPH11288858A (ja) | Soi基板の再生方法及び再生基板 | |
KR20040060990A (ko) | 접합 웨이퍼의 제조 방법 | |
JPH0897111A (ja) | Soi基板の製造方法 | |
JPH10209408A (ja) | Soi基板の製造方法 | |
JPH05226305A (ja) | 張合せウェハの製造方法 | |
JP2003151939A (ja) | Soi基板の製造方法 | |
JP5368000B2 (ja) | Soi基板の製造方法 | |
JPH09213593A (ja) | 接着基板及びその製造方法 | |
JP2022167477A (ja) | Soiウェーハの製造方法およびsoiウェーハ | |
JPH11340443A (ja) | Soiウエーハの作製方法およびsoiウエーハ | |
JP2006253595A (ja) | 貼り合わせウエーハの製造方法 | |
JP2004281917A (ja) | Soiウェーハの製造方法 | |
JP2014160701A (ja) | Soi基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131210 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141205 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20161122 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20171120 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20181129 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20191202 Year of fee payment: 13 |