WO2001073831A1 - Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues - Google Patents

Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues Download PDF

Info

Publication number
WO2001073831A1
WO2001073831A1 PCT/JP2001/002448 JP0102448W WO0173831A1 WO 2001073831 A1 WO2001073831 A1 WO 2001073831A1 JP 0102448 W JP0102448 W JP 0102448W WO 0173831 A1 WO0173831 A1 WO 0173831A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
bonded
mirror
chamfer width
layer
Prior art date
Application number
PCT/JP2001/002448
Other languages
English (en)
French (fr)
Inventor
Takao Abe
Tokio Takei
Keiichi Okabe
Hajime Miyajima
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to EP01915811.2A priority Critical patent/EP1189266B1/en
Priority to US09/926,645 priority patent/US6583029B2/en
Publication of WO2001073831A1 publication Critical patent/WO2001073831A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Definitions

  • the present invention relates to a method for manufacturing a bonded wafer of a silicon wafer and a bonded SOI (silicon on insulator) / direct bonded wafer, and more particularly, to a silicon wafer with reduced polishing sag occurring on the outer peripheral portion of the wafer, and an outer peripheral removed region.
  • the present invention relates to a bonded or reduced bonded SOI wafer and a direct bond wafer and a method for manufacturing the same.
  • the general manufacturing processes for silicon mirrored wafers include: a silicon single crystal ingot, a wire saw; an inner peripheral blade-type slicer; A chamfering process for chamfering the periphery of wafers to prevent the occurrence of rubbing, a rubbing process for rubbing using free abrasive grains to increase the flatness, and an acid solution or an alkaline solution for removing processing strain It is known that the method includes an etching step of performing etching by etching, and a mirror polishing step of polishing at least one surface.
  • a hard silicon wafer is mirror-finished by a mechanochemical polishing (mechanical chemical polishing) using a soft polishing cloth, and therefore, a polishing sag as shown in FIG. There is an area called). Since this sagging affects the device fabrication, it is desirable to minimize it. In order to reduce grinding sag, use only mechanical polishing. However, even when using the ductile mode processing method, which is a method that does not cause crack damage by mechanical processing, dislocations are generated by processing, so it must be removed by mechanochemical polishing. As a result, polishing sag is inevitable as a result.
  • a bonded SOI wafer is manufactured using such a silicon mirror wafer.
  • the bonding SOI wafer is a technique of bonding two silicon wafers through a silicon oxide film.
  • oxidation is performed on at least one of the wafers.
  • a method is known in which a film is formed, adhered to each other without intervening foreign matter on the bonding surface, and then heat-treated at a temperature of 200 to 120 ° C to increase the bonding strength. .
  • the wafer Since the bonded wafer whose bonding strength has been increased by performing the heat treatment can be subjected to a subsequent grinding and polishing process, the wafer is manufactured by grinding and polishing the wafer to a desired thickness to reduce the thickness of the wafer.
  • An SOI layer to be formed can be formed.
  • polishing sag exists on the outer peripheral portion. Therefore, an unbonded portion of, for example, about 1 to 3 mm is generated on the outer peripheral portion of the bonded wafer formed by bonding the both.
  • the unbonded portion is peeled off during the process, which has an adverse effect on the element formation region, such as flaws and particle adhesion. It must be removed in advance.
  • the unbonded portion can be removed without changing the shape of the base wafer.
  • the width of the outer periphery for completely removing the unbonded portion is determined by considering the outer edge of the bond wafer for safety. It is common to remove at least 3 mm from the
  • an SOI wafer having no outer peripheral removal region in the SOI layer as in the above-mentioned Japanese Patent Application Laid-Open No. 6-17693 is obtained, but the SOI wafer to be manufactured has a smaller diameter than the standard diameter. There was a disadvantage that a large diameter wafer had to be used as a raw material wafer.
  • a method of manufacturing a direct bond (a direct bond) silicon wafer by directly bonding silicon wafers to each other without an oxide film and performing a heat treatment to increase the bond strength has been conventionally known.
  • (Bond layer) The same problem as the SOI wafer was obtained by bonding the unbonded portion on the outer periphery.
  • the thickness of the SOI layer is required to be further reduced in thickness and the uniformity of the film thickness is increased. A film thickness of about 1 m and film thickness uniformity are required.
  • a thin film SOI wafer with such film thickness and film thickness uniformity cannot be realized by conventional grinding and polishing because it is impossible to realize it with a bonded wafer.
  • a method called an ion implantation delamination method also referred to as a smart cut (registered trademark)
  • Japanese Patent Application Laid-Open No. 5-221118 has been developed.
  • an oxide film is formed on at least one of two silicon wafers, and hydrogen ions or rare gas ions are formed from the upper surface of one of the silicon wafers (hereinafter sometimes referred to as “ponduea”).
  • the ion-implanted surface is brought into close contact with the other wafer (hereinafter sometimes referred to as a base wafer) via an oxide film.
  • peeling heat treatment is applied to make the microbubble layer a cleavage surface (peeling surface), and one of the wafers is peeled into a thin film, and further heat treatment (coupling heat treatment) is applied to make the SOI wafer firmly. It is.
  • this method can directly bond silicon wafers without using an oxide film, and can be used not only when silicon wafers are bonded but also when ion implantation is performed on silicon wafers to form a base wafer. It is also used when combining with insulating wafers with different thermal expansion coefficients, such as quartz, silicon carbide, and alumina. Recently, there is also known a method of manufacturing an SOI wafer in which hydrogen ions are excited and ion implantation is performed in a plasma state, and stripping is performed at room temperature without special heat treatment.
  • the peeled surface is a good mirror surface, the SOI layer with extremely high uniformity of the SOI layer can be obtained relatively easily, and one of the peeled wafers can be reused. It also has the advantage that the material can be used effectively.
  • the unbonded portion of the peripheral portion is peeled off at the bonding surface, so that there is an advantage that the step of removing the unbonded region of the peripheral portion as described above becomes unnecessary. This is one of the important advantages of the ion implantation delamination method, as well as the advantages of SOI layer thickness uniformity and material recycling.
  • the unbonded width from the outer peripheral edge depends on the size of the polishing sag, but when using a regular silicon mirror-polished wafer, it is usually about lmm, and at most about 2mm. I know that.
  • the conventional bonded SOI wafer uses a normal mirror-polished wafer as its raw material, so the effective area of the SOI layer is 1 to 3 mm from the outer circumference due to the sag around the wafer. If the size is reduced to a minimum or if the outermost part can be used to the maximum extent, prepare a wafer whose diameter is slightly larger than that of the normal mirror-polished wafer, combine it, remove the unbonded parts, and remove the unbonded part. Since a process such as finishing to a diameter of 1 mm is required, it is costly and cannot be said to be a realistic manufacturing method as a mass-produced product.
  • the present invention has been made in view of such a problem, and has a relatively simple method.
  • the SOI layer or An object of the present invention is to provide a method for manufacturing a bonded wafer having a bond layer and a bonded wafer. Disclosure of the invention
  • the present inventors have paid attention to the chamfered shape before mirror polishing in order to reduce the sagging of the mirror-polished wafer.
  • the dimension ratio between the chamfer width X1 on the wafer front side and the chamfer width X2 on the wafer back side is as shown in Fig. 4.
  • X 1 X 2 (for example, 300 ⁇ 200 m), and is chamfered at least before mirror polishing the surface.
  • XI and X2 may be set to different values, but even in this case, the chamfering is usually performed before the mirror polishing of the surface.
  • the mirror chamfering process is sometimes called mirror polishing of the wafer surface after mirror polishing of the wafer surface.
  • the main purpose of this is to mirror the chamfered portion to prevent generation of particles. It does not change the chamfered shape in that step.
  • the present inventors pay attention to this chamfering process, and if the surface of the wafer is mirror-polished and the chamfering process is performed again on the front surface side, a part or all of the polished sagging portion can be incorporated into the chamfer width. As a result, it was conceived that polishing sag can be reduced. However, if no chamfering is performed on the front side before the surface polishing step, there is a high possibility that chips and chipping will occur during other steps.
  • the chamfer width beforehand applied to the chamfered part on the front side before polishing the surface of the wafer smaller than the chamfered width on the back side, it is possible to prevent chipping and cracking, and at the same time, reduce polishing dripping. Will be able to.
  • bonded SOI bonded SOI
  • C or direct bond wafer a bonded wafer having a SOI layer or a bond layer having no or reduced outer peripheral removal area can be manufactured.
  • polishing sag on the outer peripheral portion is reduced, so that, particularly when the SOI layer is thinner than 1 ⁇ , the chamfer width on the surface side of the SOI layer is increased. Even if chamfering is not performed, at least the chamfered portion on the surface on the SOI layer side is subjected to mirror chamfering or tape polishing or soft grinding, and then mirror chamfering is performed. It becomes possible to manufacture a bonded wafer with an SOI layer.
  • FIG. 1 is a front view showing a first embodiment of a method for manufacturing a silicon wafer according to the present invention.
  • FIG. 2 is a flow chart showing a second embodiment of a method for manufacturing a bonded SOI wafer according to the present invention.
  • FIG. 4 is a flow chart showing Embodiment 3 of the method for manufacturing a bonded SOI wafer according to the present invention, FIG. 4 is an explanatory view of chamfering processing on the front and rear outer peripheral portions of the wafer, and FIG. 5 is polishing performed in a mirror polishing step.
  • FIG. 6 is a schematic view showing an example of a mirror chamfering apparatus, FIG.
  • FIG. 7 is a flow chart showing Embodiment 6 of a method for manufacturing a direct pondudou according to the present invention
  • FIG. FIG. 9 is a flowchart showing Embodiment 7 of a method for producing a direct pond wafer according to the present invention.
  • FIG. 1 is a flow chart of a manufacturing process showing ⁇ Embodiment 1> of a method for manufacturing a silicon wafer according to the present invention.
  • a silicon single crystal ingot is sliced into an eave shape using a wire-saw / inner-perimeter-type slicer.
  • the peripheral edges of the front and rear sides of the wafer 1 are chamfered.
  • the chamfer width of the front side 1a is X1
  • the chamfer width of the back side lb is X2, as shown in step (b).
  • the chamfering may be performed by simultaneously applying the front side 1a and the back side 1b using a diamond grinding wheel, or by separately processing the front side 1a and the back side 1b. is there.
  • lapping and etching are performed to increase flatness and remove processing distortion.
  • the lapping process which removes the deformed layer (warpage) on the wafer surface caused by slicing and increases the flatness, inserts a wafer between two parallel platens and inserts aluminum oxide aluminum abrasive grains.
  • the liquid is poured, and the platen is rotated under pressure to wrap both sides of the wafer.
  • This lapping process removes the surface layer of the processing distortion caused by slicing to some extent, and plays a role in suppressing the thickness variation.
  • the processing distortion cannot be completely removed by lapping alone. Perform chemical etching for removal.
  • the etching process uses an acidic solution (a mixed solution of hydrofluoric acid, nitric acid, and acetic acid) or an alkaline solution (aqueous NaOH solution) to etch several tens of thickness from the surface.
  • an acidic solution a mixed solution of hydrofluoric acid, nitric acid, and acetic acid
  • an alkaline solution aqueous NaOH solution
  • the chamfer width of the front side 1a and the back side 1b Are XI,- ⁇ X1 (X1 '> X1) and X2'-> X2 (X2 '> X2), respectively.
  • etching may be performed after chamfering is performed again.
  • step (d) mirror polishing of the front side 1a of the silicon wafer 1 is performed.
  • This mirror polishing is performed by combining chemical polishing with a working liquid and mechanical polishing with abrasive grains.
  • This method is called mechano-chemical polishing.For example, using an abrasive made by mixing colloidal sily force with an alkaline liquid such as KOH, and applying an appropriate pressure on a rotating platen on which a polishing cloth such as artificial leather is attached Rotate while adding.
  • a hard silicon wafer is mirror-finished with a soft polishing cloth, so that a dripping as shown in FIG. 5 occurs on the outer peripheral edge of the wafer. If the mirror polishing is performed using a hard polishing cloth or the pressure during polishing is increased, the effect of mechanical polishing becomes stronger, and a surface with good flatness can be obtained, but polishing marks and distortion remain. Easier to do.
  • step (e) the periphery of the front side la is chamfered so that the chamfer width is X3 (X3> X1).
  • the surface side 1a is ground and further subjected to alkali etching of about 1 to 5 ⁇ , Polishing allowance in the mirror polishing step (d) 2
  • the mirror polishing of m or less it is possible to extremely reduce the polishing dripping of the outer peripheral portion of the wafer 1, and at the same time, it is possible to obtain a surface free from processing distortion.
  • Embodiment 2 shows a method of manufacturing a bonded SOI wafer according to the present invention, and the manufacturing process will be described with reference to FIGS. 1 and 2.
  • FIG. 1 shows a method of manufacturing a bonded SOI wafer according to the present invention, and the manufacturing process will be described with reference to FIGS. 1 and 2.
  • FIG. 1 shows a method of manufacturing a bonded SOI wafer according to the present invention, and the manufacturing process will be described with reference to FIGS. 1 and 2.
  • two silicon wafers to be used for bonding are prepared.
  • the two silicon wafers 1 and 2 are processed in the same manner as in ⁇ Embodiment 1> through steps (a) to (d) to form two silicon wafers.
  • step (f) one of the two wafers (pondu wafer) 1 is thermally oxidized to form an oxide film 3 on the surface. Since this oxide film 3 becomes a buried oxide film of the SOI wafer, its thickness is set according to the application.
  • the oxide film 3 is not limited to the bond wafer 1, but may be applied to the base wafer 1.
  • step (g) the other wafer (base wafer) 2 is brought into close contact with the mirror-polished surfaces at room temperature under a clean atmosphere via an oxide film 3. Then, the bonded wafers 1 and 2 are heat-treated to increase the bonding strength.
  • the temperature of the heat treatment is preferably 1000 ° C. or higher, more preferably 1100 ° C. or higher.
  • step (h) is a step of reducing the thickness of the bond wafer 1, in which the bond wafer 1 is ground and polished from its surface side to a desired thickness in the thickness direction to finish to a predetermined so I layer 1 and thickness. .
  • a gas phase etching for example, a method called a PACE method described in Japanese Patent No. 2565617
  • a gas phase etching for example, a method called a PACE method described in Japanese Patent No. 2565617
  • Step (i) is a chamfering step of chamfering the outer peripheral edge of the surface side (301 layer 1 'side) of the SOI wafer, and the outer peripheral edge of the 301 layer 1 and the base layer 2 are chamfered.
  • Chamfer width X3 (X3> X1) to remove the sagging sag (unbonded part with the bond wafer) on the outer peripheral edge of the surface.
  • the chamfering is performed by the above-mentioned diamond grinding wheel or the like, and etching or mirror chamfering for removing processing distortion can be added as necessary. In this case, it is preferable that X3 ⁇ X2 in order to surely remove the unbound portion.
  • final polishing of the SOI layer surface can be performed after chamfering.
  • the thickness of the SOI layer is about several tens of ⁇ m at most, and therefore does not significantly affect the chamfer width.
  • Embodiment 3 a manufacturing process of a bonded SOI wafer in which the thickness of the SOI layer is reduced by the ion implantation delamination method will be described with reference to FIGS. 3 (j) to 3 (o).
  • two silicon wafers to be used for bonding are prepared, and the two silicon wafers 1 and 2 are manufactured in the same manner as in the embodiment 2> in FIGS. 1 (a) to (d) and FIG. 2 Prepare two wafers through the process shown in Fig. (F).
  • step (j) at least one of hydrogen ions or rare gas ions (here, hydrogen ions) is passed through the oxide film from the upper surface of one surface (the surface bonded to the base 2) of the bond wafer 1 on which the oxide film 3 is formed. ) To form a microbubble layer (encapsulation layer) 4 parallel to the surface at the average ion penetration depth inside the silicon wafer.
  • the ion implantation dose is preferably 5 ⁇ 10 16 atoms Zcm 2 or more.
  • the ion implantation into the bond wafer 1 is not limited to the form performed on the bond wafer on which the oxide film is formed, but the ion implantation may be performed on the wafer after the step (d) is completed. In that case, an oxide film is formed in advance on the surface of the base wafer 2 in close contact with the bond wafer 1.
  • the ion-implanted bond 2 is placed on the ion-implanted surface side.
  • This is a process in which the (surface la) is overlapped on the surface 2a of the other wafer 2 (base wafer) and brought into close contact with it, and the surfaces of two wafers are brought into contact in a clean atmosphere at normal temperature. Thereby, the wafers adhere to each other without using an adhesive or the like.
  • the peeling wafer (not shown) and the SOI wafer 5 (SOI layer 6 + embedded oxide film 3, + base wafer 2) are peeled off by using the sealing layer formed by ion implantation as a boundary.
  • the bonding surface at room temperature is also firmly bonded to some extent.
  • the bonding force by the peeling heat treatment in step (1) is not sufficient, so high-temperature heat treatment is performed as the bonding heat treatment in step (m) to sufficiently increase the bonding strength.
  • This heat treatment is preferably performed at a temperature of 1000 ° C. or higher, for example, in an inert gas atmosphere or an oxidizing gas atmosphere, more preferably 1100 ° C. or higher.
  • a rapid heating / rapid cooling device such as a lamp heating device is used, a sufficient bonding strength can be obtained in a short time of about 1 to 300 seconds at a temperature of 1000 ° (1350 ° C).
  • the step (1) can be omitted.
  • the step (n) is a chamfering step of chamfering the outer peripheral edge on the front side (the SOI layer 6 side) of the SOI wafer 5, and the outer peripheral edge of the SOI layer 6 and the second embodiment are similar to the second embodiment.
  • the chamfer width X3 (X3> X1, preferably X3 ⁇ X2) for removing the polished sag portion (portion not bonded to the bond wafer) on the outer peripheral edge of the front side 2a of the base wafer 2 Chamfering. Note that the thickness of the SOI layer is about 1 ⁇ at most, so it hardly affects the chamfer width.
  • Step (o) is a mirror polishing step for removing the damage layer and the surface roughness due to ion implantation existing on the cleavage plane (stripped backside), which is the surface of the SOI layer, if necessary.
  • polishing with a very small polishing allowance polishing allowance of 5 to several hundreds of nm, called a “touch ballish”, is performed.
  • step (i) of FIG. 2 the outer peripheral edge on the surface side of the SOI wafer is chamfered so that the chamfer width becomes X 3 (X 3> X 1).
  • the outer peripheral portion of the SOI layer 1 and the chamfered portion on the front side of the base wafer 2 are subjected to mirror chamfering to remove unbonded portions of the SOI layer.
  • the chamfered portion of the base wafer is flattened.
  • FIG. 6 is an example of a mirror chamfering apparatus usable in this embodiment.
  • the mirror chamfering device 11 presses the wafer W in an inclined state against the surface 13 of the cylindrical polishing cloth 12, and rotates both while supplying the polishing agent 15 from the polishing agent supply nozzle 16. This is to perform mirror polishing of the chamfered portion.
  • the mirror chamfering By performing mirror chamfering at an angle such that the outer peripheral edge of the SOI layer 1 of the SOI wafer obtained in step (h) of FIG. 2 contacts the surface 13 of the cylindrical polishing cloth 12.
  • the unbonded portion on the outer periphery of the SOI layer 1 is removed, and if necessary, the mirror chamfering is performed at an angle such that the chamfered portion of the base wafer 2 contacts the surface 13 of the polishing pad 12 in a cylindrical shape.
  • the chamfered portion of the base wafer 2 is mirror-finished. In this case, the width XI of the chamfered portion on the SOI layer side of the base wafer 2 hardly changes.
  • the tape carrying the abrasive grains may be polished at an angle such that the tape contacts the outer peripheral edge of the SOI layer 1 and the chamfered portion of the base wafer 2.
  • an apparatus used for polishing the tape an apparatus as disclosed in Japanese Patent Application Laid-Open No. 8-169946 can be used.
  • the width of the chamfer cannot be largely changed, but can be slightly widened by selecting conditions.
  • the thickness of the SOI layer is as large as several microns, it is preferable to perform tape polishing and soft grinding before mirror chamfering.
  • the final polishing of the SOI layer can be performed after the mirror chamfering.
  • step (n) of FIG. 3 the outer peripheral portion on the front side of the SOI wafer is chamfered so that the chamfer width becomes X 3 (X 3> X 1).
  • the outer peripheral edge of the SOI layer 6 and the chamfered portion on the front side of the base wafer 2 are mirror-chamfered in the same manner as in Embodiment 4>, whereby the unbonded portion of the SOI layer is formed. And flatten the chamfer of the base wafer.
  • the mirror chamfering device that can be used in this embodiment, the device shown in FIG. 6 described in the above ⁇ Embodiment 4> can be used.
  • Mirror chamfering was performed at an angle such that the outer peripheral edge of the SOI layer 6 of the SOI wafer obtained in step (m) of FIG. 3 was in contact with the surface 13 of the cylindrical polishing cloth 12. Therefore, the unbonded portion on the outer periphery of the SOI layer 6 is removed, and if necessary, the mirror chamfering is performed at an angle such that the chamfered portion of the base wafer 2 contacts the surface 13 of the polishing pad 12 in a cylindrical shape. By doing so, the chamfered portion of the base wafer 2 is mirror-finished.
  • the width X1 of the chamfered portion on the SOI layer side of the base wafer 2 hardly changes. ⁇ If the polishing sag at the outer periphery of the wafer is small, this method can also greatly reduce the outer periphery removal area.
  • Embodiment 5 as in ⁇ Embodiment 4> described above, before performing the mirror-chamfering process, the tape carrying the abrasive grains is applied to the outer peripheral edge of the SOI layer 6 and the chamfered portion of the base wafer 2. It is also possible to perform the tape polishing at an angle such that the tape contacts the surface. In that case, an apparatus as disclosed in Japanese Patent Application Laid-Open No. 8-169946 can be used as an apparatus for polishing the tape.
  • Embodiment 6 is a method for manufacturing a direct bond wafer, and is substantially the same as Embodiment 2> except that silicon wafers are directly bonded to each other without using an oxide film.
  • the manufacturing process will be described with reference to FIGS. 7 (g ′) to 7 (i ′).
  • two silicon wafers to be used for bonding are prepared.
  • the two silicon wafers 1 and 2 are subjected to steps (a) to (d) in the same manner as in Embodiment 1>.
  • the two silicon wafers (bondue wafer 1 and base wafer 2) prepared as in step (g,) are brought into close contact with the mirror-polished surfaces at room temperature in a clean atmosphere.
  • the bonded wafer is heat-treated to increase the bonding strength.
  • the temperature of the heat treatment is preferably 100 ° C. or higher, more preferably 110 ° C. or higher.
  • step (h,) the thickness reduction process of one wafer (bond wafer 1) I do.
  • the bond wafer 1 is ground and polished from the surface side to the desired thickness in the thickness direction and finished to a predetermined bond layer thickness.
  • a direct ponde wafer with high film thickness uniformity can be manufactured by further performing gas phase etching (for example, the above-mentioned method called PACE method).
  • a chamfering step of chamfering the outer peripheral edge on the front side (pound layer side) of the direct bond wafer is performed in the same manner as in the embodiment 2>.
  • the chamfer width X 3 (X 3> X 1) for removing the polishing sag (the portion not bonded to the bond wafer) on the outer peripheral edge of the bond layer 7 and the outer peripheral edge on the front side of the base wafer 2.
  • Chamfering The chamfering is performed with the above-mentioned diamond grinding wheel or the like, and etching or mirror chamfering for removing processing distortion can be added as necessary. In this case, it is preferable to satisfy X 3 ⁇ X 2 in order to surely remove the unbound portion. Further, final polishing of the surface of the pound layer 7 can be performed after chamfering.
  • Embodiment 7 is a method of manufacturing a direct bond wafer, and is substantially the same as Embodiment 3 except that silicon wafers are directly bonded to each other without using an oxide film.
  • the manufacturing process will be described with reference to FIG. 8 ':) to ( ⁇ ').
  • two silicon wafers to be used for bonding are prepared, and the two silicon wafers 1 and 2 are subjected to steps (a) to (d) in the same manner as in ⁇ Embodiment 1>.
  • the two silicon wafers (bondue wafer and base wafer) prepared in the process (j,) hydrogen ions or hydrogen ions from above one surface (the surface to be bonded to the base wafer) of one of the wafers (ponduea 1)
  • At least one of the noble gas ions (here, hydrogen ions) is implanted, and the flat ions are implanted inside the silicon wafer.
  • a microbubble layer (encapsulation layer) 4 is formed parallel to the surface at a uniform penetration depth.
  • the ion implantation dose is preferably set to 5 ⁇ 10 16 atoms / cm 2 or more.
  • the step (k,) is a step in which the ion-implanted bond wafer 1 is superimposed on and adhered to the surface of the other wafer (base wafer 2), and the two wafers are placed in a clean atmosphere at room temperature. By bringing the surfaces of the wafers into close contact with each other, the wafers adhere to each other without using an adhesive or the like.
  • a peeling heat treatment step is performed in which a peeling wafer (not shown) and a direct bond wafer 8 (bond layer 7 + base wafer 2) are separated by peeling the sealing layer formed by ion implantation as a boundary.
  • heat treatment is performed at a temperature of about 400 to 600 ° C. in an inert gas atmosphere or an oxidizing gas atmosphere, the separation wafer and the direct bond wafer are formed by crystal rearrangement and agglomeration of bubbles.
  • the bonding surface at room temperature is also firmly bonded to some extent.
  • the bonding force by the peeling heat treatment in the process (1,) is not sufficient, so the high temperature heat treatment is performed as the bonding heat treatment in the process ( ⁇ ) to increase the bonding strength. Enhance.
  • This heat treatment is preferably performed, for example, in an inert gas atmosphere or an oxidizing gas atmosphere at a temperature of 100 ° C. or more, more preferably 110 ° C. or more.
  • a rapid heating / rapid cooling device such as a lamp heating device is used, sufficient bonding strength can be obtained in a short time of about 1 to 300 seconds at a temperature of 100 ° C to 135 ° C. Is obtained.
  • the step (1,) can be omitted.
  • the step (n ′) is a chamfering step of chamfering the outer peripheral edge of the surface side (the bond layer 9 side) of the direct bond wafer 8, as in the second embodiment.
  • Base ⁇ Polishing sag on the outer peripheral edge of surface 2a of wafer 2 Chamfer width (X3> X1, preferably X3 ⁇ X2) to remove the chamfer width to remove (unbonded part with Pondueha).
  • the thickness of the pound layer is about 1 ⁇ at most, so it hardly affects the chamfer width.
  • the process ( ⁇ ') is a mirror polishing process for removing a damage layer and surface roughness due to ion implantation existing on the cleavage surface (stripped back surface), which is the surface of the pond layer, as necessary.
  • polishing with a very small polishing allowance polishing allowance of about 5 to several hundreds of nm, which is referred to as "touch ball polishing" is performed.
  • step (i,) of FIG. 7 the outer peripheral edge of the front side of the direct bonder is chamfered so that the chamfer width becomes X3 (X3> X1).
  • the outer peripheral portion of the bond layer 7 and the chamfered portion on the front side of the base wafer 2 are mirror-chamfered to remove unbonded portions of the bond layer, Flatten the chamfer of the base wafer. Since the mirror chamfering device usable in this embodiment can use the mirror chamfering device of FIG. 6 described in the fourth embodiment, detailed description is omitted.
  • the pond layer is formed by performing a mirror chamfering process at an angle such that the outer peripheral edge of the bond layer 7 of the direct ponde wafer obtained in step (h,) of FIG. 7 contacts the surface 13 of the cylindrical polishing cloth 12.
  • the unbonded portion on the outer periphery of 7 is removed and, if necessary, the base is formed by mirror-beveling the base wafer 2 at an angle such that the chamfered portion of the base wafer 2 contacts the surface 13 of the polishing pad 12 in a cylindrical shape.
  • the chamfered portion of wafer 2 is mirror-finished. In this case, the width of the chamfer on the pound layer side of base wafer 2 X 1 hardly changes. (4) When the polishing sag at the outer peripheral portion of the wafer is small, this method can also greatly reduce the outer peripheral removal region.
  • the tape carrying the abrasive grains may be polished at an angle such that the tape is in contact with the outer peripheral portion of the bond layer 7 and the chamfered portion of the base wafer 2.
  • an apparatus used for tape polishing an apparatus as disclosed in the above-mentioned Japanese Patent Application Laid-Open No. 8-169946 can be used.
  • the width of the chamfer cannot be changed significantly, but it can be slightly increased by selecting conditions.
  • the thickness of the bond layer is as large as several microns, it is preferable to perform tape polishing and soft grinding before mirror chamfering.
  • the final polishing of the SOI layer can be performed after the mirror chamfering.
  • step (n,) of FIG. 8 the outer peripheral edge of the front side of the direct bond wafer is chamfered so that the chamfer width becomes X 3 (X 3> 1).
  • the outer peripheral edge of the bond layer 9 and the chamfered portion on the front side of the base wafer 2 are also subjected to mirror chamfering in ⁇ Embodiment 9>, so that pounds are pounded. Remove unbonded portions of the layer and flatten the chamfers on the base wafer.
  • the device shown in FIG. 6 described in the embodiment 4> can be used.
  • the mirror polishing is performed at an angle such that the outer peripheral edge of the bond layer 9 of the direct bond wafer 8 obtained in the step (m,) of FIG. 8 contacts the surface 13 of the cylindrical polishing cloth 12.
  • the chamfered portion of the base wafer 2 is cylindrically formed at an angle such that the chamfered portion contacts the surface 13 of the polishing cloth 12.
  • the mirror chamfering process mirrors the chamfered portion of the base wafer 2.
  • the width X1 of the chamfered portion on the pound layer 9 side of the base wafer 2 hardly changes. If the sag is small, this method can also greatly reduce the outer peripheral removal area.
  • the tape supporting the abrasive grains is subjected to the outer peripheral edge of the bond layer 9 and the chamfered portion of the base wafer 2. It is also possible to perform the tape polishing at an angle such that the tape contacts the surface.
  • an apparatus used for tape polishing an apparatus as disclosed in Japanese Patent Application Laid-Open No. 8-169946 can be used.
  • a silicon single crystal ingot was sliced using a wire saw to produce a silicon wafer having a diameter of 150 mm.
  • the wafer contains aluminum oxide No. 1200 abrasive grains: After performing a lapping process (approximately 50 zm on one side of the wrapping margin) by pressing with a slurry, a mixed acid solution (nitric acid) , Hydrofluoric acid, and acetic acid mixed aqueous solution), with about 20 ⁇ Etching was performed to remove rubbing processing distortion.
  • a lapping process approximately 50 zm on one side of the wrapping margin
  • a mixed acid solution nitric acid
  • Hydrofluoric acid Hydrofluoric acid
  • acetic acid mixed aqueous solution acetic acid mixed aqueous solution
  • Two wafers (bond wafer and base wafer) were taken out of the fabricated wafer and a thermal oxide film was formed on the surface as a bond wafer, and hydrogen ions were implanted through the oxide film.
  • the implantation energy was 90 keV, and the implantation dose was 8 ⁇ 10 16 atoms / cm 3 .
  • the bond wafer after ion implantation and the base wafer were brought into close contact with each other at room temperature, and a heat treatment was performed in this state at 500 ° C. for 30 minutes in a nitrogen atmosphere.
  • the bond wafer was separated at the ion-implanted layer, and an SOI wafer having an SOI layer of about 0.4 / zm thickness was fabricated.
  • the unbonded width of the bonded wafer was reduced as compared with the normal wafer by using the mirror-polished wafer with less polishing sag by the method of the present invention as the bond wafer and the base wafer.
  • the chamfered portion on the SOI layer side of the bonded SOI wafer was chamfered so as to have a chamfer width of about 300 / im on the back side.
  • the chamfering was performed using a # 1 diamond wheel, and mirror chamfering was performed to remove the processing distortion.
  • the ion-implanted damage layer remaining on the SOI layer surface Polishing with a small polishing allowance (polishing allowance of about 0.1 ⁇ ) was performed to remove W and surface roughness, and as a result, a bonded SOI wafer without an outer peripheral removal area was produced. Note that the present invention is not limited to the above embodiment.
  • the present invention excites the hydrogen ions to perform ion implantation in a plasma state, and performs room temperature without performing any special heat treatment. It can also be applied to a hydrogen ion implantation stripping method in which stripping is performed by using the method described above.
  • the surface of the mirror polishing or the SOI layer or the bond layer is made of a thin resin film such as polybutyral. After coating, it is possible to protect the surface by chamfering or mirror chamfering, and to process the end.
  • Polybutyral can be used preferably because it can remove thinned material during cleaning, but resin is not limited to this, and a thin film can be easily formed on the silicon surface, and it is usually used for silicon wafers. Any material that can remove the thin film in the washing step can be used. Industrial applicability
  • polishing sag (peripheral sag) F) A silicon wafer with reduced can be obtained.
  • the unbonded width of the bonded SOI wafer can be reduced, and as a result, a bonded SOI wafer having no or less outer periphery removal region can be obtained. it can.
  • the unbonded width of the direct bonder 18 can be reduced, and as a result, it is possible to obtain a direct pondue wafer having no outer peripheral removal region or reduced.
  • a direct bond wafer having a bond layer having no outer peripheral removal area or reduced can be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

明 細 書 シリコンゥエーハ及ぴ S O Iゥエーハの製造方法、 並びにその S O Iゥェ ハ 技術分野
本発明は、 シリコンゥエーハ及び貼り合わせ S O I (silicon on insulator) ゥエーハゃダイレクトボンドゥエーハの貼り合わせゥヱーハの製造方法に関し、 特にゥヱーハの外周部に生ずる研磨ダレを低減したシリコンゥヱーハ、 及ぴ外周 除去領域がないか低減した貼り合わせ S O Iゥエーハ及びダイレクトボンドウェ ーハ並びにそれらの製造方法に関する。 背景技術
シリコン鏡面ゥエーハの一般的な製造工程としては、 シリコン単結晶インゴッ トをワイヤーソーゃ内周刃式のスライサーを用いてゥエーハ状にスライス加工す るスライス工程と、 スライスされたゥエーハのヮレ ·カケを防止するためゥエー ハ周縁部を面取りする面取り工程と、 平坦度を高めるために遊離砥粒を用いてラ ッビングするラッビング工程と、 加工歪みを除去するため酸性溶液やアル力リ性 溶液を用いてエッチングを行うエッチング工程と、 少なくとも一方の表面を研磨 する鏡面研磨工程とを有することが知られている。
前記鏡面研磨工程においては、 硬いシリコンゥエーハを柔らかい研磨布によつ てメカノケミカル研磨 （機械化学研磨） により鏡面仕上げされるので、 その外周 部には図 5に示すような研磨ダレ （以下、 周辺ダレと呼ぶことがある。 ） と呼ば れる領域が存在する。 この研磨ダレはデバイス作製に影響を及ぼすため、 極力な くすことが望まれる。 し力 し、 研磨ダレをゼロにするためには機械研磨のみにす る必要があるが、 機械加工によりクラックダメージを発生させない手法である延 性モードによる加工方法を用いても、 加工により転位は発生するので、 これをメ カノケミカル研磨で除去しなければならなければならず、 結果として研磨ダレは 避けられない。
ところで、 このようなシリコン鏡面ゥエーハを用いて貼り合わせ S O Iゥエー ハを作製することが行われる。 貼り合わせ S O Iゥエーハは、 2枚のシリコンゥ ヱーハをシリコン酸化膜を介して貼り合せる技術であり、 例えば特公平 5— 4 6 0 8 6号公報に示されている様に、少なくとも一方のゥエーハに酸化膜を形成し、 接合面に異物を介在させることなく相互に密着させた後、 2 0 0〜 1 2 0 0 °Cの 温度で熱処理して結合強度を高める方法が、 従来より知られている。
熱処理を行なうことにより結合強度が高められた貼り合わせゥエーハは、 その 後の研削研磨工程が可能となるため、 素子作製側ゥエーハを研削及び研磨により 所望の厚さに減厚加工することにより、 素子形成を行なう S O I層を形成するこ とができる。
しかし、 貼り合わせ前の両ゥエーハ表面は、 前述した通りメカノケミカル研磨 によって鏡面仕上げされているので、 その外周部には研磨ダレが存在する。 従つ て、 両者が貼り合されて作製された貼り合わせゥエーハの外周部には、 例えば約 1 〜 3 mm程度の未結合部分が発生してしまう。
この未結合部分があるまま、 一方のゥエーハを研削 '研磨すると、 その工程中 に未結合部分の剥離が発生し、 素子形成領域に傷やパーティクル付着等の悪影響 を及ぼすので、 この未結合部分は予め除去しておく必要がある。
そこで、 例えば特開平 6— 1 7 6 9 9 3号公報では、 2枚のシリコンゥエーハ を酸化膜を介して密着させた後、 酸化性雰囲気で熱処理を行なうことにより結合 強度が高められた貼り合わせゥエーハの外周の未結合部分を含む領域を、 ボンド ゥエーハ （素子領域となる第一のシリコンゥエーハ） の表面側から厚さ方向に向 かってベースゥヱーハ （支持体となる第二のシリコンゥエーハ） との結合界面の 直前まで研削し、 その後、 結合界面までエッチングして未結合部分を完全に除去 し、 しかる後にそのボンドウヱーハを研削 '研磨して、 所望の厚さまで減厚加工 することによって貼り合わせゥヱーハを作製する方法が提案されている。
この方法によれば、 ベースウェーハの形状を変更することなく、 未結合部分の 除去が可能となるが、 未結合部分を完全に除去するための外周除去幅としては、 安全をみてボンドゥエーハの外周端から少なくとも 3 mmを除去するのが一般的 である。
また、 貼り合わせゥエーハを酸化性雰囲気中で熱処理することにより周辺の未 結合部分を熱酸化膜により埋めることにより未結合部分を低減する技術 （特開平 1 1 - 2 6 3 3 6号公報） も知られているが、 未結合部分を熱酸化膜で十分に埋 めるためには高温で長時間の酸化熱処理が必要である上、 十分な結合強度が得ら れないという欠点があった。 さらに別の手法として、 2枚のゥエーハを貼り合わ せた後、 両ゥユーハの外周部を同時に研削し、 ゥ ーハの直径を縮小することに より未結合部を除去する技術が特公平 4— 4 7 4 2号公報に記載されている。 この手法によれば、 S O I層に上記特開平 6— 1 7 6 9 9 3号公報のような外 周除去領域のない S O Iゥエーハが得られるが、 作製すべき S O Iゥエーハの規 格直径よりも、 大きな直径のゥエーハを原料ゥエーハとして使用しなければなら ないという欠点があった。
また、 シリコンゥ ーハ同士を酸化膜を介さず直接密着させて熱処理を行い結 合強度を高めてダイレクトボンド （直接結合） ゥエーハを製造する方法も従来よ り知られており、 減厚加工した層 （ボンド層） 外周部の未結合部に関して貼り合 わせ S O Iゥエーハと同様の問題があった。 一方、 近年の半導体デバイスの高集積化、 高速度化に伴い、 S O I層の厚さは 更なる薄膜化と膜厚均一性の向上が要求されており、 具体的には 0 . 1 ± 0 . 0 1 m程度の膜厚及び膜厚均一性が必要とされている。
このような膜厚及ぴ膜厚均一性をもつ薄膜 S O Iゥヱーハを貼り合わせゥエー ハで実現するためには従来の研削 '研磨での減厚加工では不可能であるため、 新 たな薄膜化技術として、 特開平 5— 2 1 1 1 2 8号公報に開示されているイオン 注入剥離法と呼ばれる方法 （スマートカット （登録商標） とも呼ばれる。 ） が開 発された。
このイオン注入剥離法は、 二枚のシリコンゥヱーハのうち少なくとも一方に酸 化膜を形成するとともに、 一方のシリコンゥエーハ （以下、 ポンドゥエーハと言 うこともある。 ） の上面から水素イオンまたは希ガスイオンを注入し、 該シリコ ンゥエーハ内部に微小気泡層 （封入層） を形成させた後、 該イオン注入面を酸化 膜を介して他方のゥエーハ （以下、 ベースウェーハということもある。 ） と密着 させ、 その後熱処理 （剥離熱処理） を加えて微小気泡層を劈開面 （剥離面） とし て一方のゥユーハを薄膜状に剥離し、 さらに熱処理 （結合熱処理） を加えて強固 に結合して S O Iゥエーハとする技術である。
尚、 この方法は、 酸化膜を介さずに直接シリコンゥエーハ同士を結合すること もできるし、 シリコンゥエーハ同士を結合する場合だけでなく、 シリコンゥエー ハにイオン注入して、 ベースウェーハとして石英、 炭化珪素、 アルミナ等の熱膨 張係数の異なる絶縁性ゥエーハと結合する場合にも用いられる。 尚、 最近では水 素イオンを励起してプラズマ状態でイオン注入を行い、 特別な熱処理を加えるこ となく室温で剥離を行う S O Iゥエーハの製造方法も知られている。
この方法によれば、 剥離面は良好な鏡面であり、 S O I層の均一性が極めて高 い S O Iゥエーハが比較的容易に得られる上、 剥離した一方のゥヱーハを再利用 できるので、 材料を有効に使用できるという利点も有する。
また、 薄膜状に剥離する際には、 周辺部の未結合部分は貼り合わせ面で剥がれ るので、 前記のような周辺部の未結合領域を除去する工程が不要になるという利 点も有しており、 これは、 S O I層の膜厚均一性、 材料のリサイクルという利点 と並ぴ、 イオン注入剥離法の重要な利点の 1つである。
実際にイオン注入剥離法により作製された S O Iゥエーハの周辺部を観察する と、 ベースゥヱーハの外周端から内側へ向かって約 l mmの領域に S O I層の外 周端が位置していることがわかる。 これは、 結合した両ゥエーハの外周部の研磨 ダレの影響により、 外周端から約 l mmの領域が結合されずに剥離したものであ る。
尚、 この外周端からの未結合幅は、 研磨ダレの大きさに依存するが、 通常のシ リコン鏡面研磨ゥエーハを用いた場合、 通常は約 l mm程度であり、 最大でも 2 mm程度であることがわかっている。
以上のように、 従来の貼り合わせ S O Iゥヱーハは、 その原料として通常の鏡 面研磨ゥエーハを用いているため、 そのゥエーハの周辺ダレに起因して、 S O I 層の有効面積が外周から 1 〜 3 mm程度縮小されるか、 あるいは、 最大限外周部 まで使用可能にしょうとすると、 通常の鏡面研磨ゥエーハの規格よりも直径が若 干大きなゥエーハを準備して結合した後に未結合部分を除去して規格の直径に仕 上げるといった工程等が必要とされるため、 コストがかかり、 量産品としての現 実的な製造方法とは言えなかった。
また、 シリコンゥエーハ同士を酸化膜を介さず直接密着させたダイレクトボン ドゥエーハにおいても、 減厚加工した層 （ボンド層） 外周部の未結合部に関して 貼り合わせ S O Iゥエーハと同様の問題があった。
本発明はこのような問題点に鑑みなされたものであって、 比較的簡便な方法に より周辺ダレの少ない鏡面研磨ゥエーハを作製する方法を提供し、 さらに、 この 方法を貼り合わせ S O Iゥエーハ又はダイレクトボンドゥエーハの製造方法に応 用することにより、 外周除去領域がないか低減した S O I層又はボンド層を有す る貼り合わせゥエーハの製造方法並びにその貼り合わせゥヱーハを提供すること を目的とする。 発明の開示
本発明者らは、 鏡面研磨ゥエーハの研磨ダレを低減するため、 鏡面研磨前の面 取り形状に着目した。 通常の製造工程で作製された鏡面研磨ゥユーハの面取り部 の面取り幅は、 図 4に示すように、 ゥヱーハ表面側の面取り幅 X 1と、 ゥ ーハ 裏面側の面取り幅 X 2の寸法比は X 1 = X 2 (例えば、 3 0 0 ± 2 0 0 m) で あることが多く、 少なくとも表面の鏡面研磨を行う前に面取り加工される。 用途 によっては、 X I、 X 2を異なる値に設定する場合もあるが、 その場合において も面取り加工は表面の鏡面研磨前に行われることが通常である。 ただし、 鏡面面 取り加工と称して、 ゥエーハ表面の鏡面研磨後に面取り部分を鏡面研磨すること があるが、 これはパーティクルの発生を防止するための面取り部分の鏡面化が主 な目的であって、 その工程で面取り形状を変化させるものではない。
本発明者らは、 この面取り工程に着目し、 ゥエーハ表面を鏡面研磨した後に再 度表面側の面取り加工をすれば、 研磨ダレ部分の一部または全部を面取り幅に取 り込むことができるので、結果的に研磨ダレの低減が可能になることを発想した。 ただし、表面の研磨工程前に表面側に面取り加工が全く施されていないのでは、 他の工程中にカケ、 ヮレが発生する可能性が高くなる。 そこで、 ゥエーハ表面の 研磨前に表面側の面取り部に予め施す面取り幅は裏面の面取り幅より小さくする ことにより、 欠け、 割れが発生することを防止すると同時に、 研磨ダレを低減で きることになる。
又、 上記の方法を貼り合わせ S O Iゥ： —ハ又はダイレクトボンドゥエーハの 製造方法に応用することにより、 外周除去領域がないか低減した S O I層又はポ ンド層を有する貼り合わせゥエーハを製作できる。
また、 S O Iゥヱーハの製造方法においては、 外周部の研磨ダレが低減される 結果、 特に S O I層が 1 μ πιより薄いような場合には、 S O I層の表面側の面取 り幅を広げるような面取り加工を行わなくても、 少なくとも S O I層側の表面の 面取り部を鏡面面取り加工或いは、 テープ研磨または軟研削加工を行つた後に鏡 面面取り加工を行うことで、 外周除去領域がないか低減した S O I層を有する貼 り合わせゥエーハを製作可能となる。 図面の簡単な説明
第 1図は本発明に係るシリ コンゥエーハの製造方法の実施態様 1を示すフ口一 図、 第 2図は本発明に係る貼り合わせ S O Iゥエーハの製造方法の実施態様 2を 示すフロー図、 第 3図は本発明に係る貼り合わせ S O Iゥエーハの製造方法の実 施態様 3を示すフロー図、 第 4図はゥエーハの表裏面外周部における面取り加工 の説明図、 第 5図は鏡面研磨工程で生じる研磨ダレの説明図、 第 6図は鏡面面取 り装置の一例を示す概略図、 第 7図は本発明に係るダイレクトポンドゥヱーハの 製造方法の実施態様 6を示すフロー図、 第 8図は本発明に係るダイレク トポンド ゥエーハの製造方法の実施態様 7を示すフロー図である。
発明を実施するための最良の形態
本発明の実施の形態を図面を参照しながら説明するが、 本発明はこれらに限定 されるものではない。 第 1図は本発明に係るシリコンゥヱーハの製造方法の <実施態様 1 >を示す製 造工程のフロー図である。
工程 （a ) は、 シリコン単結晶インゴットをワイヤ一ソーゃ内周刃式のスライ サーを用いてゥエーハ状にスライス加工したスライスゥエーハ 1である。 このス ライスされたシリ コンゥェ一ハ 1の割れ、 欠けを防止するため該ゥエーハ 1の表 面側及び裏面側の周縁部を面取りする。
その面取りは工程 （b ) に示すように、 表面側 1 aの面取り幅を X 1， 、 裏面 側 l bの面取り幅を X 2， とするとき、 表面側 1 aの面取り幅 X I， よりも裏面 側 l bの面取り幅 X 2 ' が大となるように面取り加工する。 そして、 その面取り 加工は、 ダイヤモンド砥石ホイールを用いて表面側 1 aと裏面側 1 bを同時に加 ェしても、 或いは表面側 1 aと裏面側 1 bを別々に加工してもよいものである。 シリ コンゥエーハ 1の周縁部の面取り加工を行った後、 工程 （c ) ではラッピ ングとエッチング加工を行い、 平坦度を高め且つ加工歪みを除去する。
スライシングにより生じたゥエーハ表面の変形層 （反り） を除去し平坦度を高 めるラッピング加工は、 平行な 2枚の定盤の間にゥヱーハを入れ、 酸化アルミ二 ゥムゥムの砥粒が入つたラッピング液を流し込み、 定盤を加圧回転することでゥ エーハ両面をラッピングする。
このラッピング加工は、 スライシングにより生じた加工歪みの表面層をある程 度除去すると共に、 厚さパラツキを抑える役割を果たすが、 ラッピングだけでは 加工歪みを完璧に除去できないため、 ラッピング後に加工歪み層を除去するため の化学的なエッチング加工を行う。
そのエッチング加工は、 酸性溶液 （フッ酸、 硝酸、 酢酸の混合溶液） やアル力 リ性溶液 （N a O H水溶液） を用いて、 表面から数十 の厚さをエッチングす る。 このラッビング及ぴェツチングにより表面側 1 a及ぴ裏面側 1 bの面取り幅 は、 それぞれ XI， -→X 1 (X 1 ' >X 1) 、 X 2 ' →X 2 (X 2' >X 2) と なる。 尚、 ラッピング工程後に再度面取り加工を行なった後、 エッチングを行な う場合もある。
次に、 工程 （d) でシリコンゥエーハ 1の表面側 1 aの鏡面研磨を行う。
この鏡面研磨は、加工液による化学研磨と砥粒による機械研磨を組合せて行う。 この方法はメカノ'ケミカルポリシングと呼ばれ、 例えば、 KOHのようなアル カリ液にコロイダルシリ力を混合させた研磨剤を用い、 人工皮革などの研磨布を 張り付けた回転定盤上を適当な圧力を加えながら自転させて行う。
この鏡面研磨においては、 硬いシリコンゥエーハを柔らかい研磨布で鏡面仕上 げするので、 ゥエーハの外周縁部に第 5図に示したような研磨ダレが生じる。 尚、 鏡面研磨を硬い研磨布を用いて行ったり、 研磨時の圧力を強くすると、 機 械研磨の効果がより強くなるため、 平面度のよい表面が得られるが、 研磨痕ゃ歪 みが残留し易くなる。
シリコンゥヱーハ 1の表面側 1 aを鏡面研磨した後、 工程 （e) で表面側 l a の周縁部を、 その面取り幅が X 3 (X 3 >X 1) になるように面取り加工する。 この面取り加工は、 前述のダイヤモンド砥石ホイール等で行うことができる。 又、 加工後の面取り部分に残る加工歪みを除去する必要がある場合には、 鏡面面 取り加工等の工程を付加してもよい。 これにより、 研磨ダレ部分の一部または全 部を上記面取り幅 X 3の範囲内に取り込むことができるため、 研磨ダレを低減す ることができる。 この際、 X3==X2とすれば、 表裏の面取り幅が同一なゥエー ハを作製することができる。
尚、 前記した工程 （c) のラッピング工程やエッチング工程の代替として、 ま たは、 ラッピングやエッチングの後に表面側 1 aを平面研削し、 更に 1〜5 μπι 程度のアルカリエッチングを施した後、 工程 （d) の鏡面研磨工程で研磨代 2 m以下の鏡面研磨を行うことにより、 ゥエーハ 1外周縁部の研磨ダレを極めて低 減できると同時に、 加工歪みのない表面を得ることができる。
<実施態様 2 >
この実施態様 2は本発明に係る貼り合わせ S O Iゥエーハの製造方法を示し、 その製造工程を第 1図及び第 2図に基づき説明する。
先ず、 貼り合わせに使用する 2枚のシリコンゥヱーハを用意するが、 その 2枚 のシリコンゥヱーハ 1、 2は <実施態様 1 >と同一の方法で （a) 〜 （d) のェ 程を経て 2枚の鏡面研磨ゥエーハを準備する。
次に、 工程 ( f ) において 2枚のゥエーハのうち、 一方のゥエーハ （ポンドゥ ヱーハ） 1を熱酸化して表面に酸化膜 3を形成する。 この酸化膜 3は SO Iゥヱ ーハの埋め込み酸化膜となるので、 その厚さは用途に応じて設定されるが、 通常
0. 1〜2. O ^m程度が選択される。 尚、 この酸化膜 3はボンドウヱーハ 1に 限らず、 ベースウェーハ 1に施してもよいものである。
これを、 工程 （g) のように他方のゥエーハ （ベースウェーハ） 2とを酸化膜 3を介して清浄な雰囲気下の室温で鏡面研磨面同士を密着させる。 そして、 この 密着させたゥヱーハ 1、 2を熱処理して、 結合強度を高める。 熱処理の温度とし ては、 1000°C以上が好ましく、より好ましくは 1 100°C以上が最適である。 次に工程 （h) は、 ボンドゥエーハ 1の減厚加工工程で、 ボンドウヱーハ 1を その表面側から肉厚方向に向かって所望厚さまで研削及び研磨して、 所定の so I層 1， 厚さに仕上げる。 また、 研削研磨後に更に気相エッチング （例えば、 第 256561 7号公報に記載された PACE法と呼ばれる方法など） して膜厚均 一性の高い S O Iゥエーハを作製することもできる。
工程 （ i) は、 SO Iゥヱーハにおける表面側 （301層1 ' 側） の外周縁部 を面取りする面取り加工工程で、 301層1， の外周縁部及びベースゥヱ ハ 2 の表面側の外周縁部の研磨ダレ部分 （ボンドウ ーハとの未結合部分） を除去す る面取り幅 X3 (X3 >X1) となるように面取り加工する。 面取り加工は、 前 述のダイヤモンド砥石ホイール等で行い、 必要に応じて加工歪みを除去する為の エッチングや鏡面面取り加工を付加することができる。 この場合、 未結合部分を 確実に除去する為には X3≥X2とすることが好ましい。 また、 SO I層表面の 最終研磨を面取り加工後に行うこともできる。 尚、 SO I層は、 厚くても数十 μ m程度であるため、 面取り幅にはあまり影響しない。
<実施態様 3 >
この実施態様 3は、 イオン注入剥離法で SO I層の減厚加工を行う貼り合わせ SO Iゥエーハの製造工程を第 3図 （j ) 〜 （o) に基づき説明する。
先ず、 貼り合わせに使用する 2枚のシリコンゥヱーハを用意するが、 その 2枚 のシリコンゥエーハ 1、 2はく実施態様 2 >と同一の方法で、第 1図（a)〜（d) 及び第 2図 （f ) の工程を経て 2枚のゥエーハを準備する。
次に工程 （j ) で、 酸化膜 3を形成したボンドゥエーハ 1の一方の面 （ベース ゥエーハ 2と結合する面） の上面から酸化膜を通して水素イオンまたは希ガスィ オンのうち少なくとも一方 （ここでは水素イオン） を注入し、 シリコンゥエーハ 内部にイオンの平均進入深さにおいて表面に平行な微小気泡層 （封入層） 4を形 成させる。 イオンの注入線量は 5 X 1016atomsZcm2以上とすることが好まし レ、。
尚、 ボンドゥエーハ 1へのイオン注入は、 酸化膜を形成したボンドウヱーハに 対して行う形態に限られるものではなく、 工程 （d) を完了したゥユーハにィォ ン注入してもよいものである。 その場合は、 ベースウェーハ 2におけるボンドウ ーハ 1との密着面に予め酸化膜を形成するようにする。
次に、 工程 （k) は、 イオン注入したボンドゥエーハ 1をそのイオン注入面側 (表面側 l a) を、 他方のゥエーハ 2 (ベースウェーハ） の表面側 2 aに重ね合 わせて密着させる工程であり、 常温の清浄な雰囲気下で 2枚のゥューハの表面同 士を接触させることにより、接着剤等を用いることなくゥヱーハ同士が接着する。 工程 （1 ) は、 イオン注入により形成された封入層を境界として剥離すること によって、 剥離ゥェーハ （図示省略） と SO Iゥヱーハ 5 (SO I層 6+埋め込 み酸化膜 3， +ベースウェーハ 2) に分離する剥離熱処理工程であり、 不活性ガ ス雰囲気または酸化性ガス雰囲気下で 400〜600°C程度の温度で熱処理を加 えれば、 結晶の再配列と気泡の凝集とによって剥離ゥヱーハと SO Iゥエーハ 5 に分離されると同時に、 室温での密着面もある程度は強固に結合がなされる。
SO Iゥエーハ 5をデバイス作製工程で使用するためには、 工程 （1 ) の剥離 熱処理による結合力では十分でないので、 工程 （m) の結合熱処理として高温の 熱処理を施し、 結合強度を十分に高める。 この熱処理は、 例えば不活性ガス雰囲 気または酸化性ガス雰囲気下、 1000°C以上の温度で処理するのが好ましく、 より好ましくは 1 100°C以上が好適である。 また、 ランプ加熱装置のような急 速加熱 ·急速冷却装置を用いれば、 1000° (：〜 1350°Cの温度で 1〜 300 秒程度の短時間で十分な結合強度が得られる。
又、 工程 （m) の結合熱処理として工程 （1 ) の剥離熱処理を兼ねて行う場合 には工程 （ 1 ) を省略することもできる。
そして、 工程 （n) は、 SO Iゥエーハ 5における表面側 （SO I層 6側） の 外周縁部を面取りする面取り加工工程で、 実施態様 2と同様に SO I層 6の外周 縁部及ぴベースウェーハ 2の表面側 2 aの外周縁部の研磨ダレ部分 （ボンドゥエ ーハとの未結合部分） を除去する面取り幅 X 3 (X3>X 1、 好ましくは X 3≥ X 2) となるように面取り加工する。 尚、 SO I層は、 厚くても 1 μπι程度であ るため、 面取り幅にはほとんど影響しない。 工程 （o ) は、 必要に応じて S O I層の表面である劈開面 （剥裏面） に存在す るイオン注入によるダメージ層ゃ表面粗さを除去する鏡面研磨工程である。 この 工程としては、 タツチボリッシュと呼ばれる研磨代の極めて少ない研磨 （5〜数 百 n m程度の研磨代） を行う。
以上の工程により、 外周除去領域のない貼り合わせ S O Iゥヱーハを作製する ことができた。
<実施態様 4 >
<実施態様 2 >においては、 第 2図の工程 （i ) で S O Iゥヱ一ハにおける表 面側の外周縁部を、 面取り幅が X 3 (X 3 > X 1 ) となるように面取り加工を行 つているが、 く実施態様 4 >においては S O I層 1， の外周縁部及ぴベースゥェ ーハ 2の表面側の面取り部を鏡面面取り加工を行うことによって、 S O I層の未 結合部分を除去すると共に、 ベースウェーハの面取り部を平坦化する。
第 6図は本実施態様において使用可能な鏡面面取り装置の例である。
鏡面面取り装置 1 1は、 円筒状の研磨布 1 2の表面 1 3に、 ゥエーハ Wを傾け た状態で押圧し、 研磨剤供給ノズル 1 6から研磨剤 1 5を供給しながら両者を回 転させて面取り部の鏡面研磨を行うものである。
第 2図の工程 （h ) で得られた S O Iゥヱーハの S O I層 1， の外周縁部が円 筒状の研磨布 1 2の表面 1 3に接触するような角度で鏡面面取り加工を行うこと によって S O I層 1， の外周の未結合部部分が除去されると共に、 必要に応じて ベースウェーハ 2の面取り部が円筒状に研磨布 1 2の表面 1 3に接触するような 角度で鏡面面取り加工を行うことによってベースウェーハ 2の面取り部が鏡面化 される。 この場合には、 ベースウェーハ 2の S O I層側の面取り部の幅 X Iはほ とんど変化しない。 ゥエーハの外周部の研磨ダレが小さい場合には、 この方法で も外周除去領域の大幅な低減が可能となる。 尚、 鏡面面取り加工を行う前に、 砥粒が担持されたテープを S O I層 1， の外 周縁部及びベースゥエーハ 2の面取り部に接触するような角度でテープ研磨を行 うことも可能である。 テープ研磨に用いる装置としては、 特開平 8— 1 6 9 9 4 6号公報に開示されているような装置を用いることが可能である。
また、 鏡面面取り加工を行う前に、 第 6図の装置で円筒状の研磨布 1 2に代え て円筒状の砥石を用い、 ゥエーハと砥石の押圧力を一定として、 研磨液を供給し ながら研削を行う軟研削加工を行うことも可能である。
テ一プ研磨加工ゃ軟研削加工では、 面取り部の幅を大きく変化させることはで きないが、 条件の選択により僅かには広げることが可能になる。 S O I層の厚さ が数ミクロンと厚いものでは、 鏡面面取り加工前にテープ研磨加工ゃ軟研削加工 を行うことが好ましい。
本実施態様においても、 S O I層の最終研磨を鏡面面取り加工後に行うことも できる。
<実施態様 5 >
<実施態様 3 >においては第 3図の工程 （n ) で S O Iゥエーハにおける表面 側の外周緣部を、 面取り幅が X 3 (X 3 > X 1 ) となるように面取り加工を行つ ているが、 く実施態様 5 >においてもく実施態様 4 >と同様に S O I層 6の外周 縁部及びベースゥエーハ 2の表面側の面取り部を鏡面面取り加工を行うことによ つて、 S O I層の未結合部分を除去すると共に、 ベースゥヱーハの面取り部を平 坦化する。
本実施態様において使用可能な鏡面面取り装置としては、 前記した <実施態様 4 >で説明した第 6図の装置を使用することができる。
第 3図の工程 （m) で得られた S O Iゥヱーハの S O I層 6の外周縁部が円筒 状の研磨布 1 2の表面 1 3に接触するような角度で鏡面面取り加工を行うことに よって S O I層 6の外周の未結合部部分が除去されると共に、 必要に応じてベー スウェーハ 2の面取り部が円筒状に研磨布 1 2の表面 1 3に接触するような角度 で鏡面面取り加工を行うことによってベースウェーハ 2の面取り部が鏡面化され る。 この場合には、 ベースウェーハ 2の S O I層側の面取り部の幅 X 1はほとん ど変化しない。 ゥエーハの外周部の研磨ダレが小さい場合には、 この方法でも外 周除去領域の大幅な低減が可能となる。
尚、 本実施態様 5においても前記した <実施態様 4 >と同様、 鏡面面取り加工 を行う前に、 砥粒が担持されたテープを S O I層 6の外周縁部及ぴベースウェー ハ 2の面取り部に接触するような角度でテープ研磨を行うことも可能である。 そ の場合、 テープ研磨に用いる装置としては、 特開平 8— 1 6 9 9 4 6号公報に開 示されているような装置を用いることが可能である。
ぐ実施態様 6 >
この実施態様 6はダイレクトボンドゥエーハの製造方法であり、 酸化膜を介さ ずに直接シリコンゥエーハ同士を貼り合せる点を除いてはく実施態様 2 >とほぼ 同様である。 以下、 その製造工程を第 7図 （g ' ) 〜 （ i ' ) に基づき説明する。 先ず、 貼り合わせに使用する 2枚のシリコンゥヱーハを用意するが、 その 2枚 のシリコンゥヱーハ 1、 2はく実施態様 1 >と同一の方法で （a ) 〜 （d ) のェ 程を経て 2枚の鏡面研磨ゥエーハを準備する。
次に、 工程 （g， ) のように準備した 2枚のシリコンゥエーハ （ボンドゥエ一 ハ 1とベースゥヱーハ 2 ) を清浄な雰囲気下の室温で鏡面研磨面同士を密着させ る。 そして、 この密着させたゥエーハを熱処理して、 結合強度を高める。 熱処理 の温度としては、 1 0 0 0 °C以上が好ましく、 より好ましくは 1 1 0 o °c以上が 最適である。
続いて、 工程 （h， ) で一方のゥエーハ （ボンドウヱーハ 1 ) の減厚加工工程 を行う。 く実施態様 2〉と同様にボンドゥエーハ 1をその表面側から肉厚方向に 向かつて所望厚さまで研削及び研磨して所定のボンド層厚さに仕上げる。 また、 研削研磨後に更に気相エッチング （例えば前記の P A C E方と呼ばれる方法な ど） して膜厚均一性の高いダイレクトポンドゥエーハを作製することができる。 次に、 工程 （ i， ） でく実施態様 2 >と同様にダイレクトボンドゥエーハにお ける表面側 （ポンド層側） の外周縁部を面取りする面取り加工工程を行う。 ボン ド層 7の外周縁部及びべ一スウェーハ 2の表面側の外周縁部の研磨ダレ部分 （ボ ンドゥエーハとの未結合部分） を除去する面取り幅 X 3 (X 3 > X 1 ) となるよ うに面取り加工する。 面取り加工は、 前述のダイヤモンド砥石ホイール等で行 い、 必要に応じて加工歪みを除去するためのエッチングや鏡面面取り加工を付加 することができる。 この場合、 未結合部分を確実に除去するためには X 3≥X 2 とすることが好ましい。 また、 ポンド層 7表面の最終研磨を面取り加工後に行う こともできる。
く実施態様 7 >
この実施態様 7はダイレクトボンドゥエーハの製造方法であり、 酸化膜を介さず に直接シリコンゥエーハ同士を貼り合せる点を除いては <実施態様 3 >とほぼ同 様である。 以下、 その製造工程を第 8図 ' ：) 〜 （ο ' ) に基づき説明する。 先ず、 貼り合わせに使用する 2枚のシリコンゥヱーハを用意するが、 その 2枚 のシリコンゥヱーハ 1 、 2は <実施態様 1 >と同一の方法で （a ) 〜 （d ) のェ 程を経て 2枚の鏡面研磨ゥエーハを準備する。
次に、 工程 （j ， ) で準備した 2枚のシリコンゥエーハ （ボンドゥエーハとべ 一スウェーハ） のうち一方のゥェーハ （ポンドゥエーハ 1 ) の一方の面 （ベース ゥエーハと結合する面） の上方から水素イオンまたは希ガスイオンのうち少なく とも一方 （ここでは水素イオン） を注入し、 シリコンゥエーハ内部にイオンの平 均進入深さにおいて表面に平行な微小気泡層 （封入層） 4を形成させる。 イオン の注入線量は 5 X 1 0 1 6 atoms/cm2以上とすることが好ましい。
次に、工程（k， ） はイオン注入したボンドウヱーハ 1を、他方のゥエーハ （ベ 一スウェーハ 2 ) の表面側に重ね合せて密着させる工程であり、 常温の清浄な雰 囲気下で 2枚のゥェ一ハの表面同士を密着させることにより、 接着剤等を用いる ことなくゥエーハ同士が接着する。
工程 （1 ' ) は、 イオン注入により形成された封入層を境界として剥離するこ とによって、 剥離ゥエーハ （図示省略） とダイレクトボンドゥエーハ 8 (ボンド 層 7 +ベースウェーハ 2 ) に分離する剥離熱処理工程であり、 不活性ガス雰囲気 または酸化性ガス雰囲気下で 4 0 0〜 6 0 0 °C程度の温度で熱処理を加えれば、 結晶の再配列と気泡の凝集とによって剥離ゥヱーハとダイレクトボンドウヱーハ 8に分離されると同時に、 室温での密着面もある程度は強固に結合がなされる。 ダイレク トボンドゥエーハ 8をデバイス作製工程で使用するためには、 工程 ( 1， ） の剥離熱処理による結合力では十分でないので、 工程 （πι ' ) の結合熱 処理として高温の熱処理を施し、 結合強度を十分に高める。 この熱処理は、 例え ば不活性ガス雰囲気または酸化性ガス雰囲気下、 1 0 0 o °c以上の温度で処理す るのが好ましく、 より好ましくは 1 1 0 o °c以上が好適である。 また、 ランプ加 熱装置のような急速加熱 ·急速冷却装置を用いれば、 1 0 0 0 °C〜 1 3 5 0 °Cの 温度で 1〜 3 0 0秒程度の短時間で十分な結合強度が得られる。
又、 工程 （m， ) の結合熱処理として工程 （1 ' ) の剥離熱処理を兼ねて行う 場合には工程 （ 1， ） を省略することもできる。
そして、 工程 （n ' ) は、 ダイレクトボンドゥエーハ 8における表面側 （ボン ド層 9側） の外周縁部を面取りする面取り加工工程で、 実施態様 2と同様にボン ド層 9の外周縁部及ぴベースゥエーハ 2の表面側 2 aの外周縁部の研磨ダレ部分 (ポンドゥエーハとの未結合部分） を除去する面取り幅 X3 (X3 >X 1、 好ま しくは X3≥X2) となるように面取り加工する。 尚、 ポンド層は、 厚くても 1 μπι程度であるため、 面取り幅にはほとんど影響しない。
工程 （ο' ) は、 必要に応じてポンド層の表面である劈開面 （剥裏面） に存在 するイオン注入によるダメージ層や表面粗さを除去する鏡面研磨工程である。 こ の工程としては、 タツチボリッシュと呼ばれる研磨代の極めて少ない研磨 （5〜 数百 nm程度の研磨代） を行う。
以上の工程により、 外周除去領域がないか低減した貼り合わせゥェ一ハを作製 することができた。
<実施態様 8 >
く実施態様 6 >においては、 第 7図の工程 （ i， ） でダイレクトボンドゥエ一 ハにおける表面側の外周縁部を、 面取り幅が X3 (X3 >X 1) となるように面 取り加工を行っているが、 <実施態様 8 >においてはボンド層 7の外周縁部及び ベースウェーハ 2の表面側の面取り部を鏡面面取り加工を行うことによって、 ボ ンド層の未結合部分を除去すると共に、ベースウェーハの面取り部を平坦化する。 本実施態様において使用可能な鏡面面取り装置は、 前記した実施態様 4で説明 した第 6図の鏡面面取り装置を使用することができるため、 詳細な説明は省略す る。
第 7図の工程 （h， ) で得られたダイレクトポンドゥエーハのボンド層 7の外 周縁部が円筒状の研磨布 12の表面 13に接触するような角度で鏡面面取り加工 を行うことによってポンド層 7の外周の未結合部部分が除去されると共に、 必要 に応じてベースウェーハ 2の面取り部が円筒状に研磨布 12の表面 13に接触す るような角度で鏡面面取り加工を行うことによってベースウェーハ 2の面取り部 が鏡面化される。 この場合には、 ベースウェーハ 2のポンド層側の面取り部の幅 X 1はほとんど変化しない。 ゥエーハの外周部の研磨ダレが小さい場合には、 こ の方法でも外周除去領域の大幅な低減が可能となる。
尚、 鏡面面取り加工を行う前に、 砥粒が担持されたテープをボンド層 7の外周 縁部及ぴベースゥエーハ 2の面取り部に接触するような角度でテープ研磨を行う ことも可能である。 テープ研磨に用いる装置としては、 前記した特開平 8— 1 6 9 9 4 6号公報に開示されているような装置を用いることが可能である。
また、 鏡面面取り加工を行う前に、 第 6図の装置で円筒状の研磨布 1 2に代え て円筒状の砥石を用い、 ゥエーハと砥石の押圧力を一定として、 研磨液を供給し ながら研削を行う軟研削加工を行うことも可能である。
テープ研磨加工ゃ軟研削加工では、 面取り部の幅を大きく変化させることはで きないが、 条件の選択により僅かには広げることが可能になる。 ボンド層の厚さ が数ミクロンと厚いものでは、 鏡面面取り加工前にテープ研磨加工ゃ軟研削加工 を行うことが好ましい。
本実施態様においても、 S O I層の最終研磨を鏡面面取り加工後に行うことも できる。
<実施態様 9 >
く実施態様 7〉においては第 8図の工程 （n， ) でダイレクトボンドウヱーハ における表面側の外周縁部を、 面取り幅が X 3 (X 3 > 1 ) となるように面取 り加工を行っているが、 <実施態様 9 >においても <実施態様 8 >と同様にボン ド層 9の外周縁部及ぴベースゥヱーハ 2の表面側の面取り部を鏡面面取り加工を 行うことによって、 ポンド層の未結合部分を除去すると共に、 ベースウェーハの 面取り部を平坦化する。
本実施態様において使用可能な鏡面面取り装置としては、 前記したく実施態様 4 >で説明した第 6図の装置を使用することができる。 第 8図の工程 （m， ) で得られたダイレクトボンドゥエーハ 8のボンド層 9の 外周縁部が円筒状の研磨布 1 2の表面 1 3に接触するような角度で鏡面面取り加 ェを行うことによってポンド層 6の外周の未結合部部分が除去されると共に、 必 要に応じてベースウェ^ "ハ 2の面取り部が円筒状に研磨布 1 2の表面 1 3に接触 するような角度で鏡面面取り加工を行うことによってベースウェーハ 2の面取り 部が鏡面化される。 この場合には、 ベースウェーハ 2のポンド層 9側の面取り部 の幅 X 1はほとんど変化しない。ゥエーハの外周部の研磨ダレが小さい場合には、 この方法でも外周除去領域の大幅な低減が可能となる。
尚、 本実施態様 9においても前記した <実施態様 8 >と同様、 鏡面面取り加工 を行う前に、 砥粒が担持されたテープをボンド層 9の外周縁部及びべ一スウェー ハ 2の面取り部に接触するような角度でテープ研磨を行うことも可能である。 そ の場合、 テープ研磨に用いる装置としては、 同様に特開平 8— 1 6 9 9 4 6号公 報に開示されているような装置を用いることが可能である。 実施例
シリコン単結晶ィンゴットをワイヤーソーを用いてスライスし、 直径 1 5 0 m mのシリコンゥエーハを作製した。
これらのゥエーハの外周部を粒度が 1 5 0 0番 （J I S規格） のダイヤモンド 砥石ホイールを用いて、 表面側の面取り幅 （X l， ) が 3 5 0 μ πι、 裏面側の面 取り幅 （Χ 2， ) が 5 0 0 ^u mになるように （面取り角度は約 2 0 ° ) として面 取り加工を行った。
面取り加工後のゥエーハを酸化アルミニウムの 1 2 0 0番の遊離砥粒を含ん：、 スラリーで加圧回転加工するラッピング工程 （ラップ代片面約 5 0 z m) を行つ た後、 混酸液 （硝酸、 フッ酸、 酢酸の混合水溶液） を用いて、 片面約 2 0 μ ιηの エッチングを行い、 ラッビングの加工歪みを除去した。
さらに、 表面側のみ約 10 μιηの平面研削 （2000番） を行った後、 Na O H水溶液によるアルカリエッチングにより全面を約 2 μ mエッチングした。 この 時点での面取り幅は、 1が約130 111、 X2が約 300 πιであった。 そし て、 最後に表面側を約 のメカノケミカル研磨を行うことにより、 研磨ダレ の極めて少なレ、鏡面研磨ゥエーハを作製した。
作製されたゥエーハから 2枚（ボンドゥエーハ、ベースウェーハ） を取り出し、 ボンドゥエーハとしてその表面に熱酸化膜を 400 nm形成した後、 その酸化膜 を通して水素イオンを注入した。 注入エネルギーは 90 k e V、 注入線量は 8 X 1016 atoms/cm3とした。
次にイオン注入後のボンドウヱーハと、 ベースウェーハとを室温で密着させ、 その状態で窒素雰囲気下、 500°C、 30分の熱処理を行った。 その結果、 ボン ドゥエーハがイオン注入層で剥離し、 約 0. 4 /zm厚の SO I層を有する SO I ゥエーハが作製された。
この SO Iゥエーハの結合強度を向上させるため、 1 100°C、 2時間の熱処 理を行った後、 外周部を顕微鏡観察して、 ベースウェーハの外周端と SO I層の 外周端との距離を測定したところ、 約 300 μπιであった。
即ち、 ボンドゥエーハとべ一スウェーハとして、 本発明方法による研磨ダレの 少ない鏡面研磨ゥエーハを用いたことにより、 貼り合わせゥエーハの未結合幅が 通常に比べ減少したことがわかった。
そこで、 この貼り合わせ SO Iゥエーハの SO I層側の面取り部を、 裏面側の 面取り幅である約 300 /i mに合わせて面取り加工した。 面取り加工は 1500 番のダイヤモンド砥石ホイールを用いて行い、 その加工歪みを除去する為、 鏡面 面取り加工を行った。 そして、 最後に SO I層表面に残るイオン注入ダメージ層 W や表面粗さを除去するために、 研磨代の少ない研磨 （研磨代約 0 . Ι μ πι) の研 磨を行った結果、 外周除去領域のない貼り合わせ S O Iゥエーハが作製された。 尚、 本発明は、 上記実施形態に限定されるものではない。 例えば、 前記く実施 態様 3 >ゃ<実施態様 5 >ではイオン注入剥離法により 2枚のシリコンゥヱーハ を酸化膜を介して結合させて S O Iゥヱーハを作製する工程について説明したが、 本発明は、 他の貼り合わせゥエーハの作製方法、 シリコンゥヱーハ同士を貼り合 わせる場合のみならず、 シリコンゥエーハにイオンを注入して、 これと S i 0 2、 S i C , A 1 20 3等の絶縁性ゥヱーハとを直接結合して S O Iゥヱーハ作製する 場合にも適用することができる。
また、 上記実施形態では水素イオン剥離法において熱処理を施して剥離する場 合について説明したが、 本発明は、 水素イオンを励起してプラズマ状態でイオン 注入を行い、 特別な熱処理を行うことなく室温で剥離を行う水素ィオン注入剥離 法にも適用することができる。
また、 鏡面研磨後や S O I層、 ボンド層形成後の面取り加工や、 鏡面面取り加 ェを行う際には、 鏡面研磨や S O I層、 ボンド層の表面をポリビュルプチラール のような樹脂の薄膜で被覆した後に、 面取り加工や鏡面面取り加工を行うことに よって表面を保護して端部の加工を行うことが可能である。
ポリビュルブチラ一ルは洗浄時に薄膜化したものを除去することが可能である ので好適に使用できるが、 樹脂はこれに限定されず、 シリコン表面に容易に薄膜 が形成でき、 シリコンゥエーハに通常用いられる洗浄工程で前記薄膜が除去可能 なものであれば使用可能である。 産業上の利用の可能性
本発明のシリコンゥエーハの製造方法によれば、 従来に比べ研磨ダレ （周辺ダ レ） を低減できたシリコンゥエーハを得ることができる。
また、 本発明の貼り合わせ S O Iゥヱーハの製造方法によれば、 貼り合わせ S O Iゥエーハの未結合幅を縮小することができ、 その結果、 外周除去領域がない か低減した貼り合わせ S O Iゥヱーハを得ることができる。
そして、 外周除去領域がないか低減した S O I層を有する貼り合わせ S O Iゥ エーハを提供できる。
又、 本発明の貼り合わせゥエーハ製造方法によれば、 ダイレクトボンドゥエ一 八の未結合幅を縮小することができ、 その結果、 外周除去領域がないか低減した ダイレクトポンドゥエーハを得ることができる。
そして、 外周除去領域がないか低減したボンド層を有するダイレク トボンドウ エーハを提供できる。

Claims

請 求 の 範 囲
1. シリコンゥエーハの表面側の面取り幅を X 1とし、 裏面側の面取り幅を χ 2 とするとき、 X Iく X2である面取り部を有するシリコンゥヱーハを用意し、 該 シリコンゥヱーハの表面を鏡面研磨した後、 表面側の面取り幅が X 3 (X 3 >X 1)になるように面取り加工することを特徴とするシリコンゥエーハの製造方法。
2. シリ コンゥヱーハの表面側の面取り幅を X 1とし、 裏面側の面取り幅を X 2 とするとき、 X 1 <X 2である面取り部を有するシリコンゥエーハを 2枚用意し、 両ゥエーハの表面を鏡面研磨した後、 酸化膜を介して密着させた状態で熱処理を 加え、 一方のゥヱーハを所望厚さまで減厚して貼り合わせ SO Iゥエーハを作製 した後、 該 SO Iゥエーハの SO I層側の表面の面取り幅が X 3 (X 3 >X 1) になるように面取り加工することを特徴とする貼り合わせ SO Iゥエーハの製造 方法。
3. シリ コンウェ^ "ハの表面側の面取り幅を X 1とし、 裏面側の面取り幅を X 2 とするとき、 X 1く X 2である面取り部を有するシリコンゥエーハを 2枚用意し、 両ゥヱーハの表面を鏡面研磨した後、 一方のゥヱーハ （ポンドゥエーハ） の表面 に水素イオンまたは希ガスイオンの少なくとも一方を注入して內部に微小気泡層 (注入層） を形成し、 酸化膜を介して他方のゥエーハ （ベースウェーハ） と密着 させた状態で熱処理を加えて前記微小気泡層でボンドゥエーハを薄膜状に剥離し て貼り合わせ S O Iゥエーハを作製した後、 該 S O Iゥエーハの S O I層側の表 面の面取り幅が X3 (X 3 >X 1) になるように面取り加工することを特徴とす る貼り合わせ SO Iゥエーハの製造方法。
4. シリ コンゥエーハの表面側の面取り幅を X 1とし、 裏面側の面取り幅を X 2 とするとき、 X 1 <X 2である面取り部を有するシリコンゥヱ一ハを 2枚用意し、 両ゥエーハの表面を鏡面研磨した後、 酸化膜を介して密着させた状態で熱処理を 加え、 一方のゥエーハを所望厚さまで減厚して貼り合わせ S O Iゥヱーハを作製 した後、 該 S O Iゥエーハの少なくとも S O I層側の表面の面取り部を鏡面面取 り加工することを特徴とする貼り合わせ S O Iゥ ーハの製造方法。
5 . シリコンゥエーハの表面側の面取り幅を X 1とし、 裏面側の面取り幅を X 2 とするとき、 X 1 < X 2である面取り部を有するシリコンゥヱーハを 2枚用意し、 両ゥエーハの表面を鏡面研磨した後、 一方のゥエーハ （ボンドゥエーハ） の表面 に水素イオンまたは希ガスイオンの少なくとも一方を注入して内部に微小気泡層 (注入層） を形成し、 酸化膜を介して他方のゥエーハ （ベースウェーハ） と密着 させた状態で熱処理を加えて前記微小気泡層でボンドゥエーハを薄膜状に剥離し て貼り合わせ S O Iゥエーハを作製した後、 該 S O Iゥエーハの少なくとも s o
I層側の表面の面取り部を鏡面面取り加工することを特徴とする貼り合わせ s o
Iゥヱーハの製造方法。
6 . 前記鏡面面取り加工を行う前に、 前記 S O Iゥエーハの S O I層側の表面の
' 面取り部をテープ研磨または軟研削加工によって処理することを特徴とする請求 項 4または 5に記載の貼り合わせ S O Iゥヱーハの製造方法。
7 . 請求項 2乃至請求項 6の何れか 1項によって作製された、 外周除去領域のな い貼り合わせ S O Iゥエーハ。
8 . シリコンゥヱーハの表面側の面取り幅を X 1とし、 裏面側の面取り幅を X 2 とするとき、 X 1 < X 2である面取り部を有するシリコンゥヱーハを 2枚用意し、 両ゥェ一ハの表面を鏡面研磨した後、 直接密着させた状態で熱処理を加え、 一方 のゥヱーハを所望厚さまで減厚して貼り合わせゥエーハを作製した後、 該貼り合 わせゥエーハの少なくとも減厚した層側の表面の面取幅が X 3 (X 3 > X 1 ) に なるように面取り加工することを特徴とする貼り合わせゥェーハの製造方法。
9 . シリコンゥヱーハの表面側の面取り幅を X 1とし、 裏面側の面取り幅を X 2 とするとき、 X 1 < X 2である面取り部を有するシリコンゥエーハを 2枚用意し、 两ゥヱーハの表面を鏡面研磨した後、 一方のゥエーハ （ボンドウヱーハ） の表面 に水素イオンまたは希ガスイオンの少なくとも一方を注入して内部に微小気泡層 (注入層） を形成し、 直接他方のゥェ ハ （ベースウェーハ） と密着させた状態 で熱処理を加えて前記微小気泡層でボンドゥエーハを薄膜状に剥離して貼り合わ せゥヱーハを作製した後、 該貼り合わせゥヱーハの少なくともボンドゥエーハ側 の表面の面取幅が X 3 (X 3 > X 1 ) になるように面取り加工することを特徴と する貼り合わせゥエーハの製造方法。
1 0 . シリコンゥヱーハの表面側の面取り幅を X 1とし、 裏面側の面取り幅を X 2とするとき、 X 1 < X 2である面取り部を有するシリコンゥエーハを 2枚用意 し、 両ゥエーハの表面を鏡面研磨した後、 直接密着させた状態で熱処理を加え、 一方のゥエーハを所望厚さまで減厚して貼り合わせ貼り合わせゥエーハを作製し た後、 該貼り合わせゥエーハの少なくとも減厚した層側の表面の面取り部を鏡面 面取り加工することを特徴とする貼り合わせゥェーハの製造方法。
1 1 . シリコンゥエーハの表面側の面取り幅を X 1とし、 裏面側の面取り幅を X 2とするとき、 X Iく X 2である面取り部を有するシリコンゥエーハを 2枚用意 し、 両ゥエーハの表面を鏡面研磨した後、 一方のゥエーハ （ボンドウヱーハ） の 表面に水素イオンまたは希ガスイオンの少なくとも一方を注入して内部に微小気 泡層 （注入層） を形成し、 直接他方のゥエーハ （ベースウェーハ） と密着させた 状態で熱処理を加えて前記微小気泡層でボンドゥエーハを薄膜状に剥離して貼り 合わせゥエーハを作製した後、 該貼り合わせゥエーハの少なくともポンドゥエー ハ側の表面の面取り部を鏡面面取り加工することを特徴とする貼り合わせゥエー ハの製造方法。
1 2 . 前記鏡面面取り加工を行う前に、 前記貼り合わせゥエーハの減厚した層側 あるいはポンドゥエーハ側の表面の面取り部をテープ研磨または軟研削加ェによ つて処理することを特徴とする請求項 1 0または 1 1に記載の貼り合わせゥエー ハの製造方法。
1 3 . 請求項 8乃至請求項 1 2のいずれか 1項によって作製された、 外周除去領 域のない貼り合わせゥエーハ。
PCT/JP2001/002448 2000-03-29 2001-03-27 Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues WO2001073831A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP01915811.2A EP1189266B1 (en) 2000-03-29 2001-03-27 Production method for silicon wafer and soi wafer, and soi wafer
US09/926,645 US6583029B2 (en) 2000-03-29 2001-05-27 Production method for silicon wafer and SOI wafer, and SOI wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000091882 2000-03-29
JP2000-91882 2001-03-29

Publications (1)

Publication Number Publication Date
WO2001073831A1 true WO2001073831A1 (fr) 2001-10-04

Family

ID=18607296

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/002448 WO2001073831A1 (fr) 2000-03-29 2001-03-27 Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues

Country Status (4)

Country Link
EP (1) EP1189266B1 (ja)
KR (1) KR100789205B1 (ja)
TW (1) TW509990B (ja)
WO (1) WO2001073831A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003046994A1 (fr) * 2001-11-27 2003-06-05 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche collee
WO2004051715A1 (ja) * 2002-11-29 2004-06-17 Shin-Etsu Handotai Co.,Ltd. Ｓｏｉウェーハの製造方法
US6814833B2 (en) * 2001-10-26 2004-11-09 Corning Incorporated Direct bonding of articles containing silicon
US6836602B2 (en) 2001-10-26 2004-12-28 Corning Incorporated Direct bonding of optical components
US6958284B2 (en) * 2002-07-17 2005-10-25 S.O.I.Tec Silicon On Insulator Technologies S.A. Method of smoothing the outline of a useful layer of material transferred onto a support substrate
CN109141324A (zh) * 2018-08-30 2019-01-04 杭州中芯晶圆半导体股份有限公司 一种精确测量硅片上下面去除量的方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
KR100577627B1 (ko) 2002-05-20 2006-05-10 주식회사 사무코 접합기판과 그 제조방법 및 그것에 사용되는 웨이퍼 외주가압용 지그류
JP2004022677A (ja) * 2002-06-13 2004-01-22 Shin Etsu Handotai Co Ltd 半導体ウエーハ
EP1523773B1 (en) * 2002-07-17 2010-09-22 S.O.I.Tec Silicon on Insulator Technologies Method of smoothing the outline of a useful layer of material transferred onto a support substrate
FR2842649B1 (fr) 2002-07-17 2005-06-24 Soitec Silicon On Insulator Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
FR2842646B1 (fr) 2002-07-17 2005-06-24 Soitec Silicon On Insulator Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
AU2003254543A1 (en) * 2002-07-17 2004-02-02 S.O.I.Tec Silicon On Insulator Technologies A method of increasing the area of a useful layer of material transferred onto a support
DE60332241D1 (de) * 2002-07-17 2010-06-02 Soitec Silicon On Insulator Verfahren zur vergrösserung der fläche einer nutzschicht eines auf eine stütze übertragenen materials
FR2846786B1 (fr) * 2002-11-05 2005-06-17 Procede de recuit thermique rapide de tranches a couronne
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
DE10355728B4 (de) * 2003-11-28 2006-04-13 X-Fab Semiconductor Foundries Ag Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung
WO2007107176A1 (en) * 2006-03-17 2007-09-27 Freescale Semiconductor, Inc. Method of reducing risk of delamination of a layer of a semiconductor device
FR2899594A1 (fr) 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
FR2935536B1 (fr) 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
JP2010092975A (ja) * 2008-10-06 2010-04-22 Hitachi Cable Ltd 窒化物半導体基板
FR2941302B1 (fr) * 2009-01-19 2011-04-15 Soitec Silicon On Insulator Procede de test sur le substrat support d'un substrat de type "semi-conducteur sur isolant".
FR2957189B1 (fr) 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
JP2019511447A (ja) 2016-03-09 2019-04-25 コーニング インコーポレイテッド 複雑に湾曲したガラス物品の冷間成形
WO2018005646A1 (en) 2016-06-28 2018-01-04 Corning Incorporated Laminating thin strengthened glass to curved molded plastic surface for decorative and display cover application
CN115327805A (zh) 2016-07-05 2022-11-11 康宁公司 固定装置和汽车内饰系统
EP3532442A1 (en) 2016-10-25 2019-09-04 Corning Incorporated Cold-form glass lamination to a display
US11016590B2 (en) 2017-01-03 2021-05-25 Corning Incorporated Vehicle interior systems having a curved cover glass and display or touch panel and methods for forming the same
KR102606798B1 (ko) 2017-01-03 2023-11-29 코닝 인코포레이티드 만곡된 커버 유리 및 디스플레이 또는 터치 패널을 갖는 차량 인테리어 시스템 및 이를 형성시키는 방법
JP7357546B2 (ja) 2017-05-15 2023-10-06 コーニング インコーポレイテッド 輪郭形成済みガラス物品及びその作製方法
WO2019017915A1 (en) 2017-07-18 2019-01-24 Corning Incorporated COLD FORMING GLASS ARTICLES WITH COMPLEX CURVATURE
KR102574235B1 (ko) 2017-09-12 2023-09-11 코닝 인코포레이티드 데드프론트 유리용 촉각 요소 및 이를 제조하는 방법
TWI806897B (zh) 2017-09-13 2023-07-01 美商康寧公司 用於顯示器的基於光導器的無電面板、相關的方法及載具內部系統
US11065960B2 (en) 2017-09-13 2021-07-20 Corning Incorporated Curved vehicle displays
KR20200068690A (ko) 2017-10-10 2020-06-15 코닝 인코포레이티드 신뢰성이 개선된 만곡된 커버 유리를 갖는 차량 내부 시스템 및 이를 형성하는 방법
WO2019103469A1 (en) 2017-11-21 2019-05-31 Corning Precision Materials Co., Ltd. Aspheric mirror for head-up display system and methods for forming the same
KR20200084360A (ko) 2017-11-30 2020-07-10 코닝 인코포레이티드 비구면 미러를 진공 성형하기 위한 시스템 및 방법
EP3717415B1 (en) 2017-11-30 2023-03-01 1/4 Corning Incorporated Vacuum mold apparatus and methods for forming curved mirrors
US11718071B2 (en) 2018-03-13 2023-08-08 Corning Incorporated Vehicle interior systems having a crack resistant curved cover glass and methods for forming the same
US10600876B2 (en) 2018-05-08 2020-03-24 Globalfoundries Inc. Methods for chamfering work function material layers in gate cavities having varying widths
JP2021531187A (ja) 2018-07-16 2021-11-18 コーニング インコーポレイテッド 冷間曲げガラス基板を有する乗物内装システムおよびその形成方法
EP3771695A1 (en) 2019-07-31 2021-02-03 Corning Incorporated Method and system for cold-forming glass
JP7339056B2 (ja) * 2019-07-31 2023-09-05 グローバルウェーハズ・ジャパン株式会社 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法
US11772361B2 (en) 2020-04-02 2023-10-03 Corning Incorporated Curved glass constructions and methods for forming same
US20230082020A1 (en) * 2021-09-07 2023-03-16 Jx Nippon Mining & Metals Corporation Indium phosphide substrate

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59214554A (ja) * 1983-05-17 1984-12-04 Daiichi Seiki Kk ウエハ−の面取り研削装置
EP0450993A1 (fr) 1990-02-19 1991-10-09 Societe De Fabrication D'instruments De Mesure (S.F.I.M.) Procédé et dispositif pour déterminer la vitesse de rotation d'un mobile autour d'un axe et applications du dispositif comme gyromètre ou accéléromètre
EP0451993A2 (en) * 1990-03-29 1991-10-16 Shin-Etsu Handotai Company Limited Method for preparing a substrate for semiconductor devices
EP0533551A1 (fr) * 1991-09-18 1993-03-24 Commissariat A L'energie Atomique Procédé de fabrication de films minces de matériau semiconducteur
JPH05226305A (ja) * 1992-02-10 1993-09-03 Hitachi Ltd 張合せウェハの製造方法
EP0720891A1 (en) * 1994-12-13 1996-07-10 Shin-Etsu Handotai Company Limited Polishing apparatus
JPH09251934A (ja) * 1996-03-18 1997-09-22 Hitachi Ltd 半導体集積回路装置の製造方法および半導体ウエハ
JPH1126336A (ja) * 1997-07-08 1999-01-29 Sumitomo Metal Ind Ltd 貼り合わせ半導体基板及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214554A (ja) * 1998-01-27 1999-08-06 Oki Electric Ind Co Ltd 半導体装置用パッケージ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59214554A (ja) * 1983-05-17 1984-12-04 Daiichi Seiki Kk ウエハ−の面取り研削装置
EP0450993A1 (fr) 1990-02-19 1991-10-09 Societe De Fabrication D'instruments De Mesure (S.F.I.M.) Procédé et dispositif pour déterminer la vitesse de rotation d'un mobile autour d'un axe et applications du dispositif comme gyromètre ou accéléromètre
EP0451993A2 (en) * 1990-03-29 1991-10-16 Shin-Etsu Handotai Company Limited Method for preparing a substrate for semiconductor devices
EP0533551A1 (fr) * 1991-09-18 1993-03-24 Commissariat A L'energie Atomique Procédé de fabrication de films minces de matériau semiconducteur
JPH05226305A (ja) * 1992-02-10 1993-09-03 Hitachi Ltd 張合せウェハの製造方法
EP0720891A1 (en) * 1994-12-13 1996-07-10 Shin-Etsu Handotai Company Limited Polishing apparatus
JPH09251934A (ja) * 1996-03-18 1997-09-22 Hitachi Ltd 半導体集積回路装置の製造方法および半導体ウエハ
JPH1126336A (ja) * 1997-07-08 1999-01-29 Sumitomo Metal Ind Ltd 貼り合わせ半導体基板及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1189266A4 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6814833B2 (en) * 2001-10-26 2004-11-09 Corning Incorporated Direct bonding of articles containing silicon
US6836602B2 (en) 2001-10-26 2004-12-28 Corning Incorporated Direct bonding of optical components
US6949164B2 (en) * 2001-10-26 2005-09-27 Corning Incorporated Direct bonding of articles containing silicon
WO2003046994A1 (fr) * 2001-11-27 2003-06-05 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche collee
EP1460691A1 (en) * 2001-11-27 2004-09-22 Shin-Etsu Handotai Co., Ltd Method for producing cemented wafer
EP1460691A4 (en) * 2001-11-27 2005-12-14 Shinetsu Handotai Kk METHOD FOR PRODUCING A CEMENTED WAFER
CN1326247C (zh) * 2001-11-27 2007-07-11 信越半导体株式会社 贴合晶片的制造方法
US7531425B2 (en) 2001-11-27 2009-05-12 Shin-Etsu Handotai Co., Ltd. Method of fabricating bonded wafer
US6958284B2 (en) * 2002-07-17 2005-10-25 S.O.I.Tec Silicon On Insulator Technologies S.A. Method of smoothing the outline of a useful layer of material transferred onto a support substrate
WO2004051715A1 (ja) * 2002-11-29 2004-06-17 Shin-Etsu Handotai Co.,Ltd. Ｓｏｉウェーハの製造方法
US7435662B2 (en) 2002-11-29 2008-10-14 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
CN109141324A (zh) * 2018-08-30 2019-01-04 杭州中芯晶圆半导体股份有限公司 一种精确测量硅片上下面去除量的方法

Also Published As

Publication number Publication date
KR100789205B1 (ko) 2007-12-31
TW509990B (en) 2002-11-11
EP1189266A1 (en) 2002-03-20
KR20020019045A (ko) 2002-03-09
EP1189266A4 (en) 2004-06-30
EP1189266B1 (en) 2017-04-05

Similar Documents

Publication Publication Date Title
JP4846915B2 (ja) 貼り合わせウェーハの製造方法
KR100789205B1 (ko) 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼
KR100796249B1 (ko) 접합 웨이퍼의 제조방법
US6146979A (en) Pressurized microbubble thin film separation process using a reusable substrate
JP4839818B2 (ja) 貼り合わせ基板の製造方法
US6720640B2 (en) Method for reclaiming delaminated wafer and reclaimed delaminated wafer
EP1868230B1 (en) Manufacting method of soi wafer and soi wafer manufactured by this method
US20110195560A1 (en) Method of producing a silicon-on-sapphire type heterostructure
JP4277469B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
JP2007317988A (ja) 貼り合わせウエーハの製造方法
JPH0917984A (ja) 貼り合わせｓｏｉ基板の製造方法
JPH11288858A (ja) Ｓｏｉ基板の再生方法及び再生基板
JP2003224247A (ja) Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法
WO2009141954A1 (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JPH05226305A (ja) 張合せウェハの製造方法
JP2003151939A (ja) Ｓｏｉ基板の製造方法
US20100144119A1 (en) Method of producing bonded wafer
JP5368000B2 (ja) Ｓｏｉ基板の製造方法
JPH09213593A (ja) 接着基板及びその製造方法
JP2008071907A (ja) 半導体チップの製造方法、及び半導体チップ
KR20160052551A (ko) 접합 웨이퍼의 제조방법
JP2006253595A (ja) 貼り合わせウエーハの製造方法
JP2004281917A (ja) Ｓｏｉウェーハの製造方法
JP2011061060A (ja) 貼り合わせ基板の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09926645

Country of ref document: US

Ref document number: 1020017015281

Country of ref document: KR

REEP Request for entry into the european phase

Ref document number: 2001915811

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2001915811

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2001915811

Country of ref document: EP