KR20140048869A - 반도체 웨이퍼 및 그 제조 방법 - Google Patents

반도체 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR20140048869A
KR20140048869A KR1020137028156A KR20137028156A KR20140048869A KR 20140048869 A KR20140048869 A KR 20140048869A KR 1020137028156 A KR1020137028156 A KR 1020137028156A KR 20137028156 A KR20137028156 A KR 20137028156A KR 20140048869 A KR20140048869 A KR 20140048869A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
esfqr
center
deflection
polishing
Prior art date
Application number
KR1020137028156A
Other languages
English (en)
Other versions
KR101774850B1 (ko
Inventor
미치토 사토
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20140048869A publication Critical patent/KR20140048869A/ko
Application granted granted Critical
Publication of KR101774850B1 publication Critical patent/KR101774850B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/34—Accessories
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은, 연마시에 외주에 처짐이 형성된 반도체 웨이퍼에 있어서, 상기 반도체 웨이퍼의 중심과 외주 처짐 개시 위치 사이에서의 상기 반도체 웨이퍼의 두께 방향의 변위량이 100㎚ 이하이고, 상기 반도체 웨이퍼의 중심이 볼록한 형상이고, 상기 반도체 웨이퍼의 외주 처짐량이 100㎚ 이하이며, 또한, 상기 외주 처짐 개시 위치가 상기 반도체 웨이퍼의 외주단으로부터 20㎜ 이상 중심측 또는 ESFQR의 측정 대상이 되는 상기 반도체 웨이퍼의 외주부보다 중심측인 것을 특징으로 하는 반도체 웨이퍼를 제공한다. 이에 따라, 동일한 가공 조건으로, SFQR, ESFQR, ZDD, ROA, GBIR, SBIR 등의 복수의 평탄화도 지표를 동시에 만족시킬 수 있는 반도체 웨이퍼 및 그 제조 방법을 제공하는 것을 목적으로 한다.

Description

반도체 웨이퍼 및 그 제조 방법{SEMICONDUCTOR WAFER AND METHOD FOR MANUFACTURING SAME}
본 발명은, 복수의 평탄화도 파라미터를 만족시키는 반도체 웨이퍼 및 그 제조 방법에 관한 것이다.
최근, 미세화가 진행됨에 따라, 반도체 웨이퍼 외주(外周)까지 평탄한 웨이퍼 형상이 요구되게 되었으며, 지금까지의 평탄화도 평가 지표이었던 GBIR(Global Backsurface-referenced Ideal plane/Range), SFQR(Site Frontsurface referenced least sQuares/Range), SBIR(Site Backsurface-reference Ideal plane/Range) 등에 더하여, 반도체 웨이퍼 외주부의 평탄도를 평가하는 ROA(Roll Off Amount, 롤오프량, 에지 롤오프량이라고도 함), ESFQR(Edge Site Frontsurface referenced least sQuares/Range), 곡률의 변화를 평가하는 ZDD(Z-Height Double Differentiation)라고 하는 새로운 지표가 이용되게 되었다.
연마된 반도체 웨이퍼 외주부는, 연마포와의 접촉에 의해 절삭량이 많아져, 연마 후의 형상으로서 외주 처짐(drop or sagging)이 발생한다. 통상, ROA나 ESFQR은, 반도체 웨이퍼 외주단(端)으로부터 1㎜의 점까지의 데이터를 이용하여 계산되고, SFQR이나 SBIR은 반도체 웨이퍼 외주단으로부터 2㎜의 점까지의 데이터를 이용하여 계산된다. 그 때문에, ROA나 ESFQR은 SFQR이나 SBIR에 비해, 더욱 강하게 외주 처짐의 영향을 받는다. 또한, 반도체 웨이퍼의 두께는 웨이퍼 외주단으로부터 0.5 ~ 1㎜ 사이에서 크게 변화하고 있는데, 장래, ROA나 ESFQR의 외주 제외 영역이 1㎜에서 더 작아지면, 외주 처짐의 영향을 더욱 강하게 받게 된다. 이하, SEMI 규격에 제시된, 평탄화도 지표에 대하여 개별적으로 설명한다.
GBIR은, 이면(裏面) 기준의 글로벌 평탄화도 지표로, 주연부(周緣部)를 제외하고 획정(劃定)되는 전체 웨이퍼 표면에 관한 평탄성의 평가에 사용된다. GBIR은, 반도체 웨이퍼의 이면을 기준면으로 한 때의, 이 기준면에 대한 반도체 웨이퍼의 표면의 최대, 최소의 두께편차의 폭으로 정의된다.
SFQR은, 표면 기준의 사이트 평탄화도 지표로, 각 사이트 마다(or 별로) 평가된다. SFQR은, 반도체 웨이퍼 표면 상에 임의의 치수(예를 들어 26㎜×8㎜)의 셀을 결정하고, 이 셀 표면에 대해 최소 제곱법으로 구한 면을 기준면으로 한 때의, 이 기준면으로부터의 양(+) 및 음(-)의 편차의 범위로 정의된다. 또한, SFQRmax의 값은 주어진 웨이퍼 상의 각 사이트 중의 SFQR의 최대값을 나타낸다.
SBIR은, 이면 기준의 사이트 평탄화도 지표이다. SBIR은, 반도체 웨이퍼의 이면을 기준면으로 했을 때의, 이 기준면에 대한 반도체 웨이퍼 표면 상의 임의의 치수(예를 들어 26㎜×8㎜)의 셀에 있어서의 두께 편차이며, SBIRmax가 각 사이트 내의 SBIR의 최대값을 나타낸다. SFQR 및 SBIR은 웨이퍼 표면 상의 특정 셀의 평탄성의 평가에 관한 것으로서, 제작되는 반도체 부품의 영역에 대체로 상당하는 치수의 셀에 대해 수행된다.
ROA의 정의에 대하여 도 13을 참조하여 설명한다. 도 13에서 가로축은 반도체 웨이퍼의 외주단으로부터의 거리를 나타내고, 세로축은 웨이퍼 표면 형상의 변위량을 나타낸다. 일반적으로, ROA란, 반도체 웨이퍼 이면을 평면으로 교정한 상태에서 반도체 웨이퍼 표면의 경사를 보정한 다음에, 반도체 웨이퍼 외주단으로부터 3 ~ 6㎜의 평탄한 영역(도 13 중, r1와 r2의 사이)을 기준면으로 하고, 외주단으로부터 0.5㎜나 1㎜(도 13 중, 반도체 웨이퍼 외주단으로부터의 거리를 r0으로 나타내고 있음)의 개소의, 상기 기준면으로부터의 형상 변위량의 변화(d)를 처짐량으로 하여 나타내는 것이다. r0보다 외주단측을 외주 제외 영역(주변부 제외 영역이라고도 하며, 평탄도 규격의 적용 범위 외로 하는 부위의 웨이퍼 외주단으로부터의 거리를 말함)이라고도 한다.
ZDD의 정의에 대하여 도 14를 참조하여 설명한다. 도 14에서 가로축은 반도체 웨이퍼의 외주단으로부터의 거리를 나타내고, 세로축은 웨이퍼 표면의 형상의 변위량을 나타낸다. 일반적으로, ZDD란, 반도체 웨이퍼 반경에 대한 반도체 웨이퍼의 표면 변위량의 2차 미분을 의미한다. ZDD가 양의 값인 경우에는 융기(warping) 방향으로 표면이 변위하는 것을 나타내고, 반대로 음의 값인 경우에는 처짐(sagging) 방향으로 표면이 변위하는 것을 나타낸다.
또한, ESFQR은, 에지(외주부)에서의 상기 SFQR이며, 외주부의 평탄도를 나타내는 평탄화도 지표이다. ESFQR의 셀의 취득 방법을 도 15를 참조하여 설명한다. 도 15의 (a)는 반도체 웨이퍼의 상면도를 나타내고, 그 외주부가 72개의 직사각형 영역(셀)으로 분할되어 있는 부분이 나타나 있다. 도 15의 (b)는 그 직사각형 영역 중 한 개를 확대한 도면이며, 도 15의 (b)에 나타나 있는 바와 같이, 직사각형 영역은 외주단으로부터 직경 방향으로 연장되는 35㎜의 직선(L2)과, 반도체 웨이퍼 외주부의 원주 방향 5°에 상당하는 호(L1)에 의해 둘러싸여 있으며, 외주단으로부터 직경 방향으로 1㎜의 L3의 영역은 포함되지 않는다. 여기서 ESFQR이란, 이 직사각형 영역(셀)의 SFQR값(영역내 최소 제곱면으로부터의 양 및 음의 편차의 범위)이다. ESFQR의 경우에는, L3에 나타나는 외주단측을 외주 제외 영역으로 한다.
일본특허공개 H08-257893호 공보
상술한 외주 처짐은, 연마포의 변형에 의한 연마 압력의 증가가 원인으로, 웨이퍼의 외주 부분이 여분으로 연마되어 평면으로 되지 않아, 둥그스름한 곡률이 생긴 부분이다. 이러한 연마포 변형에 의한 영향을 저감하는 목적으로, 리테이너 기구를 갖는 연마 헤드를 이용하는 것이 알려져 있다(특허문헌 1). 그러나, 웨이퍼 표면의 스크래치를 저감시키기 위해, 부드러운 연마포를 사용하고 있는 현 상태로는, 연마포의 변형을 억제하기 어렵고, 원리상, 외주 처짐의 개선에는 한계가 있었다.
한편, 표면 기준(Frontside)의 평탄화도 규격과 배면 기준(Backside)의 평탄화도 규격이 있는데, 이 기준면이 다른 지표를 동일한 제조 조건으로 둘 다 만족시키기는 어려웠다. 그 때문에, 제조 조건 변경의 공정 전환(process changeover)이 필요했으며, 이에 따라 생산성이 저하되는 문제가 있었다.
또한, 동일한 표면 기준이어도, 외주 제외 영역의 차이로 인해, ESFQR 등의 값이 변하므로, 이에 따라 수율이 저하된다는 문제도 있었다. 이러한 문제를 해결하기 위해, 예를 들면, ESFQR의 개선을 목적으로, 외주부를 약간 솟구치는 듯한 연마를 수행하고, 외주영역 내의 최소 제곱면으로부터의 최대 변위량을 감소시키는 방법이 채용되고 있다. 그러나, 이것으로도 웨이퍼의 최외주부의 처짐은 개선되지 못하고, 솟구치는 듯한 연마에 의해 형성된 형상으로부터 처짐으로의 형상 변화에 따른 치우쳐 굽은 점이 생긴다. 그 결과로, 웨이퍼의 두께의 변화량이 큰 EE(Edge Exclusion: 외주 제외 영역) 1㎜까지의 ROA나 ESFQR의 값을 개선하기에는 적합하지만, EE 2mm이 주류인 SFQR이나 ZDD의 개선에는 적합하지 않아, 복수의 평탄화도 지표를 동시에 만족시키기 어려웠다.
본 발명은, 상기 과제를 해결하기 위해 이루어진 것으로, 동일한 가공 조건으로, SFQR, ESFQR, ZDD, ROA, GBIR, SBIR 등의 복수의 평탄화도 지표를 동시에 만족시킬 수 있는 반도체 웨이퍼 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명에서는, 연마시에 외주에 처짐이 형성된 반도체 웨이퍼에 있어서,
상기 반도체 웨이퍼의 중심과 외주 처짐 개시(開始) 위치 사이에서의 상기 반도체 웨이퍼의 두께 방향의 변위량이 100㎚ 이하이고, 상기 반도체 웨이퍼의 중심이 볼록한 형상이고,
상기 반도체 웨이퍼의 외주 처짐량이 100㎚ 이하이며, 또한,
상기 외주 처짐 개시 위치가 상기 반도체 웨이퍼의 외주단으로부터 20㎜ 이상 중심측 또는 ESFQR의 측정 대상이 되는 상기 반도체 웨이퍼의 외주부보다 중심측인 것을 특징으로 하는 반도체 웨이퍼를 제공한다.
이러한 반도체 웨이퍼의 형상이면, 외주 제외 영역이 상이한 SFQR, ESFQR, ROA 등의 복수의 평탄화도 지표에서, 기준면으로부터의 편차를 동시에 최소로 할 수 있게 되며, 또한, 반도체 웨이퍼의 중심이 볼록한 형상(이하, 중심 볼록 형상이라고도 함)과 외주 처짐 형상의 조합에 의해, 외주부에 발생하는 곡률의 변화도 동시에 억제할 수 있게 된다. 또한, 이러한 형상의 반도체 웨이퍼로 함으로써, 표면 기준뿐만 아니라, 이면 기준의 평탄화도 지표(GBIR, SBIR 등) 및, ZDD와 같은 곡률의 평가 지표에 대해서도, 동시에 만족시킬 수 있게 된다. 이에 따라, 동일한 연마 조건으로 모든 고객 요구에 대응할 수 있게 되고, 복수의 고객 요구를 만족시킬 수 있게 된다. 또한, 동일한 가공 조건으로 대응할 수 있게 되므로, 반도체 웨이퍼의 생산성이나 수율을 향상시킬 수 있다.
또한, 상기 외주 처짐량이 70㎚ 이하인 것이 바람직하다.
이에 따라, SFQR, ESFQR, ZDD, ROA, GBIR, SBIR 등의 평탄화도 지표가 더욱 개선된 반도체 웨이퍼가 된다.
또한, 본 발명에서는, 단결정 잉곳을 슬라이스하여 반도체 웨이퍼로 하고, 그 반도체 웨이퍼를 모따기하고, 평탄화한 후에, 상기 반도체 웨이퍼를 연마하는 연마 공정을 포함하는 반도체 웨이퍼의 제조 방법에 있어서,
상기 연마 공정에서, 상기 반도체 웨이퍼의 중심과 외주 처짐 개시 위치 사이에서의 상기 반도체 웨이퍼의 두께 방향의 변위량이 100㎚ 이하이고, 상기 반도체 웨이퍼의 중심이 볼록한 형상이 되도록 상기 반도체 웨이퍼를 양면 연마하고,
그 후, 상기 반도체 웨이퍼의 외주 처짐량이 100㎚ 이하가 되도록, 또한, 상기 외주 처짐 개시 위치가 상기 반도체 웨이퍼의 외주단으로부터 20㎜ 이상 중심측이 되도록 또는 ESFQR의 측정 대상이 되는 상기 반도체 웨이퍼의 외주부보다 중심측이 되도록 상기 반도체 웨이퍼의 편면을 화학 기계 연마하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법을 제공한다.
이와 같이 반도체 웨이퍼를 양면 연마함으로써, 반도체 웨이퍼의 중심과 외주 처짐 개시 위치 사이에서의 반도체 웨이퍼의 두께 방향의 변위량이 100㎚ 이하이고, 반도체 웨이퍼의 중심이 볼록한 형상이 되는 반도체 웨이퍼를 용이하게 제작할 수 있다. 또한, 반도체 웨이퍼의 편면을 화학 기계 연마함으로써 외주 처짐량이 100㎚ 이하이며, 또한 외주 처짐 개시 위치가 반도체 웨이퍼의 외주단으로부터 20㎜ 이상 중심측이 되고 또는 ESFQR의 측정 대상이 되는 반도체 웨이퍼의 외주부보다 중심측이 되는 반도체 웨이퍼를 용이하게 제작할 수 있다.
또한, 상기 연마 공정에서, 외주 처짐량이 70㎚ 이하가 되도록 반도체 웨이퍼를 연마하는 것이 바람직하다.
이에 따라, SFQR, ESFQR, ZDD, ROA, GBIR, SBIR 등의 평탄화도 지표가 더욱 개선된 반도체 웨이퍼를 제조할 수 있다.
또한, 상기 화학 기계 연마에서, Asker-C 경도(JIS K6301에 준거한 스프링식 경도 시험기 C형으로 측정한 경도)에서 60 이상인 부직포계 연마포, 또는 Shore-D 경도(JIS Z2246에 준거한 반발식 경도 시험기 D형으로 측정한 경도)에서 55 이상인 폴리우레탄계 연마포를 이용하여 상기 반도체 웨이퍼를 연마하는 것이 바람직하다.
화학 기계 연마의 처짐량은 연마 조건에 따라서도 변하지만, 연마포의 변형량에 의존하는 정도가 크기 때문에, 이러한 경도가 단단한 연마포를 선정한다면, 연마 조건의 조정을 통해 원하는 처짐량을 얻을 수 있다. 또한, 외주 처짐량이 100㎚ 이하이며, 또한 외주 처짐 개시 위치가 반도체 웨이퍼의 외주단으로부터 20㎜ 이상 중심측이 되거나, ESFQR의 측정 대상이 되는 반도체 웨이퍼의 외주부보다 중심측이 되는 반도체 웨이퍼를 한층 용이하게 제작할 수 있다.
본 발명의 반도체 웨이퍼의 형상이면, 외주 제외 영역이 상이한 SFQR, ESFQR, ROA 등의 복수의 평탄화도 지표에서, 기준면으로부터의 편차를 동시에 최소로 할 수 있게 되고, 또한, 중심 볼록 형상과 외주 처짐 형상의 조합에 의해, 외주부에 발생하는 곡률의 변화도 동시에 억제할 수 있게 된다. 또한, 이러한 형상의 반도체 웨이퍼로 함으로써, 표면 기준뿐만 아니라, 이면 기준의 평탄화도 지표(GBIR, SBIR 등) 및 ZDD와 같은 곡률의 평가 지표에 대해서도, 동시에 만족시킬 수 있게 된다. 이에 따라, 동일한 연마 조건으로 모든 고객 요구에 대응할 수 있게 되고, 복수의 고객 요구를 만족시킬 수 있게 된다. 또한, 동일한 가공 조건으로 대응할 수 있게 되므로, 반도체 웨이퍼의 생산성이나 수율을 향상시킬 수 있다.
도 1에 있어서, (a)는 본 발명에 관한 반도체 웨이퍼의 개략 단면도이고, 도 1의 (b)는 반도체 웨이퍼의 외주부의 개략 확대 단면도이다.
도 2에 있어서, (a)는 종래의 실리콘 웨이퍼의 단면 형상의 제1 태양을 나타내는 도면이고, (b)는 그 실리콘 웨이퍼의 외주부의 단면 형상과 SFQR, ESFQR의 기준선을 나타내는 도면이다.
도 3에 있어서, (a)는 종래의 실리콘 웨이퍼의 단면 형상의 제2 태양을 나타내는 도면이고, (b)는 그 실리콘 웨이퍼의 외주부의 단면 형상과 SFQR, ESFQR의 기준선을 나타내는 도면이다.
도 4에 있어서, (a)는 종래의 실리콘 웨이퍼의 단면 형상의 제3 태양을 나타내는 도면이고, (b)는 그 실리콘 웨이퍼의 외주부의 단면 형상과 SFQR, ESFQR의 기준선을 나타내는 도면이다.
도 5에 있어서, (a)는 중심 오목 형상(◇), 플랫(flat) 형상(○), 및 중심 볼록 형상(△)의 실리콘 웨이퍼의 단면 형상을 나타내는 도면이고, (b)는 중심 오목 형상의 실리콘 웨이퍼의 외주부의 단면 형상과 SFQR, ESFQR의 기준선을 나타내는 도면이고, (c)는 플랫 형상의 실리콘 웨이퍼의 외주부의 단면 형상과 SFQR, ESFQR의 기준선을 나타내는 도면이고, (d)는 중심 볼록 형상의 실리콘 웨이퍼의 외주부의 단면 형상과 SFQR, ESFQR의 기준선을 나타내는 도면이다.
도 6에 있어서, (a)는 중심으로부터 외주까지의 형상 변화량을 200㎚로 한 중심 볼록 형상이며, 처짐에 의한 형상 변화가 시작되는 위치(외주 처짐 개시 위치)를 외주단으로부터 5㎜(중심으로부터 145㎜)의 위치로 한 경우(◇), 외주단으로부터 10㎜(중심으로부터 140㎜)의 위치로 한 경우(○), 중심으로부터 외주까지 동일한 곡률로 변한 경우(△)의 실리콘 웨이퍼의 단면 형상을 나타내는 도면이고, (b)는 ◇로 표시되는 실리콘 웨이퍼의 외주부의 단면 형상과 SFQR, ESFQR의 기준선을 나타내는 도면이고, (c)는 ○로 표시되는 실리콘 웨이퍼의 외주부의 단면 형상과 SFQR, ESFQR의 기준선을 나타내는 도면이고, (d)는 △로 표시되는 실리콘 웨이퍼의 외주부의 단면 형상과 SFQR, ESFQR의 기준선을 나타내는 도면이다.
도 7에 있어서, (a)는 중심으로부터 외주까지의 형상 변화량을 300㎚로 한 중심 볼록 형상(중심에 대해 외주 10㎜의 위치가 100㎚ 얇음)이며, 형상 변화가 시작되는 위치(외주 처짐 개시 위치)를 외주단으로부터 10㎜(중심으로부터 140㎜)의 위치로 한 경우(○), ○로 표시되는 웨이퍼 형상에 대해 처짐량을 절반인 200㎚로 한 경우(◇), ○로 표시되는 웨이퍼 형상에 대해 외주 처짐 개시 위치를 외주단으로부터 20㎜(중심으로부터 130㎜)의 위치로 한 경우(△)의 실리콘 웨이퍼의 단면 형상을 나타내는 도면이고, (b)는 ○로 표시되는 실리콘 웨이퍼의 외주부의 단면 형상과 SFQR, ESFQR의 기준선을 나타내는 도면이고, (c)는 ◇로 표시되는 실리콘 웨이퍼의 외주부의 단면 형상과 SFQR, ESFQR의 기준선을 나타내는 도면이고, (d) △로 표시되는 실리콘 웨이퍼의 외주부의 단면 형상과 SFQR, ESFQR의 기준선을 나타내는 도면이다.
도 8에 있어서, (a)는 외주 처짐 개시 위치 및 처짐량과 SFQR의 상관 관계를 나타내는 도면이고, (b)는 외주 처짐 개시 위치 및 처짐량과 ESFQR의 상관 관계를 나타내는 도면이다.
도 9는, 실시예 1과 비교예 1에 의해 제작된 실리콘 웨이퍼에 있어서, (a)는 SFQRmax를 나타내는 도면이고, (b)는 ESFQRave를 나타내는 도면이고, (c)는 GBIR을 나타내는 도면을 도시한 도면이다.
도 10은, 실시예 1과 비교예 1에 의해 제작된 실리콘 웨이퍼에 있어서, (a)는 SBIRmax를 나타내는 도면이고, (b)는 ZDD를 나타내는 도면이고, (c)는 ROA를 나타내는 도면이다.
도 11은, 실시예 2와 비교예 1에 의해 제작된 실리콘 웨이퍼에 있어서, (a)는 SFQRmax를 나타내는 도면이고, (b)는 ESFQRave를 나타내는 도면이고, (c)는 GBIR을 나타내는 도면을 도시한 도면이다.
도 12는, 실시예 2와 비교예 1에 의해 제작된 실리콘 웨이퍼에 있어서, (a)는 SBIRmax를 나타내는 도면이고, (b)는 ZDD를 나타내는 도면이고, (c)는 ROA를 나타내는 도면이다.
도 13은, 반도체 웨이퍼에 있어서의 ROA를 설명하기 위한 단면도이다.
도 14는, 반도체 웨이퍼에 있어서의 ZDD를 설명하기 위한 단면도이다.
도 15는, 반도체 웨이퍼에 있어서의 ESFQR을 설명하기 위한 상면도이다.
이하, 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이것으로 한정되는 것은 아니다. 본 발명은, 반도체 웨이퍼가 실리콘 웨이퍼인 경우에 호적하고, 또한, 직경 300㎜ 이상의 실리콘 웨이퍼에 대해 특히 호적한데, 이하에서는 반도체 웨이퍼가 실리콘 웨이퍼인 경우를 중심으로 설명한다. 단, 본 발명은 이것들로 한정되지 않으며, 실리콘 웨이퍼 이외의 반도체 웨이퍼에 대해서도 적용할 수 있다.
[종래의 실리콘 웨이퍼의 형상과 SFQR 및 ESFQR의 관계]
직경 300㎜의 종래의 실리콘 웨이퍼의 단면 형상의 제1 내지 제3 태양을 도 2 내지 4에 예시한다. 도 2의 (a), 도 3의 (a) 및 도 4의 (a)에는, 처짐 억제를 위해 외주가 솟아오르는 형상(이하, 융기형상이라고도 함)으로 연마된 실리콘 웨이퍼가 나타나 있다. 융기형상이란, 예를 들어 도 3(a)에서 H로 표시되는 형상을 말한다. 여기서, 도 2 내지 4에 나타나 있는 바와 같이, 도 2, 도 3, 도 4의 순서대로 융기가 커져 있다. 도 2의 (b), 도 3의 (b) 및 도 4(b)에는 실리콘 웨이퍼의 외주부의 단면 형상, SFQR의 기준선(파선) 및 ESFQR의 기준선(실선)이 표시되어 있다. 본래, SFQR이나 ESFQR은 셀 사이즈의 기준면으로부터 계산하지만, 여기에서는, 실리콘 웨이퍼의 단면 형상에 의한 SFQR이나 ESFQR에 대한 영향을 알기 쉽게 하기 위해, 실리콘 웨이퍼의 단면 형상의 데이터로부터 최소 제곱법으로 구한 기준선을 이용하여 가상의 SFQR, ESFQR을 계산하였다.
여기서, SFQR의 외주 제외 영역을 웨이퍼 외주단으로부터 2㎜로 하고, 셀 사이즈를 26㎜×8㎜로 상정하여 최소 제곱법에 의해 기준선(파선)을 얻었다. 마찬가지로, ESFQR의 외주 제외 영역을 웨이퍼 외주단으로부터 1㎜로 하고, 측정 대상이 되는 단경(短徑)영역은 웨이퍼 외주단으로부터 1㎜~35㎜, 5도로 상정하여 최소 제곱법에 의해 기준선(실선)을 얻었다. SFQR과 ESFQR의 차이가 나기 쉽도록, SFQR의 기준선(파선)은 8㎜, ESFQR의 기준선(실선)은 35㎜의 길이로 계산을 수행하였다.
그 결과를 표 1에 나타낸다. 도 2 및 도 3에 도시되는 실리콘 웨이퍼의 SFQR은 약 40㎚로 동일한 정도였고, 외주단으로부터 2㎜(중심으로부터 148㎜)의 위치와 외주단으로부터 1㎜(중심으로부터 149㎜)의 위치의 변위량(ROA)도 약 130㎚로 동일한 정도였다. 그러나, ESFQR은 외주가 더 솟아올라 있는 도 3의 실리콘 웨이퍼 쪽이 도 2의 실리콘 웨이퍼보다 30㎚ 정도 좋아지고 있다. 그러므로, ESFQR의 개선을 위해서는, 도 3의 (b)와 같이 외주부가 약간 융기형상이 되는 연마가 유효하다는 것을 알 수 있다. ESFQR을 개선하기 위해 가장 솟아오름을 크게 한 도 4의 실리콘 웨이퍼에서는, ESFQR은 개선되지만, 융기로부터 처짐으로의 변곡점(變曲點)의 영향으로 인해 SFQR은 거의 개선되지 않음을 알 수 있다. 즉, 솟아오르도록 연마하는 종래의 웨이퍼의 제조 방법으로는 향후 더욱 까다로워지는 평탄화도 요구에는 대응이 곤란하다는 것을 알 수 있다. 특히, SFQR과 ESFQR을 동시에 개선시킬 것이 요구되는 경우에는, 요구에 따르기에는 곤란해진다.
형상 외주 처짐
개시 위치
(mm)		 처짐량
(nm)		 SFQR
(nm)		 ESFQR
(nm)
도 2 융기(소) 5 130 39.6 162.5
도 3 융기(중) 5 130 39.6 138.7
도 4 융기(대) 5 60 37.3 81.6
[실리콘 웨이퍼의 요철 형상이 평탄화도 지표에 미치는 영향]
본 발명자들은 SFQR과 ESFQR을 둘다 동시에 개선시키는 방법을 발견하기 위해, 현재 상태의 실리콘 웨이퍼의 형상을 토대로, 실리콘 웨이퍼의 요철이 평탄화도에 미치는 영향에 대해 시뮬레이션을 수행하였다. 시뮬레이션에 이용한 3개의 실리콘 웨이퍼의 단면 형상을 도 5의 (a)에 나타낸다. 도 5에는, 플랫 형상의 경우(○), 중심 오목 형상(중심에 대해 외주 10㎜의 위치가 100㎚ 두꺼움)의 경우(◇) 및 중심 볼록 형상(중심에 대해 외주 10㎜의 위치가 100㎚ 얇음)의 경우(△)의 실리콘 웨이퍼의 단면 형상이 나타나 있다. 이 시뮬레이션에 있어서, 이들 3개의 실리콘 웨이퍼는 외주단으로부터 10㎜(중심으로부터 140㎜)보다 외측인 처짐 형상을 동일하게 하였다. 한편, 실리콘 웨이퍼의 직경은 300㎜으로 하였다.
도 5의 (b) 내지 (d)에는, 각각의 형상의 실리콘 웨이퍼의 외주부의 단면 형상과 SFQR, ESFQR의 기준선을 나타낸다. 이것을 토대로, 도 5에서 도시되는 각 실리콘 웨이퍼의 SFQR과 ESFQR을 산출하였다. 한편, 기준선은 도 2 및 3의 경우와 동일하게 하여 규정하고, SFQR과 ESFQR도 도 2 및 3의 경우와 동일하게 하여 구하였다.
그 결과를 표 2에 나타낸다. 중심 오목 형상의 경우, SFQR은 중간 레벨이지만, ESFQR은 매우 나빠졌다(도 5의 (b)). 플랫 형상의 경우, ESFQR은 매우 좋아졌지만, SFQR은 매우 나빠졌다(도 5의 (c)). 중심 볼록 형상의 경우, SFQR은 매우 좋아졌고, ESFQR은 매우 좋았던 플랫 형상에 가까운 레벨이 되었다(도 5의 (d)). 이에 따라, 중심 볼록 형상인 것이, SFQR과 ESFQR을 양립시키기 쉬움을 알 수 있다. 즉, SFQR과 ESFQR을 둘다 개선시키기 위해서는, SFQR과 ESFQR 각각의 가상선이 가능한 한 동일한 경사가 되는 형상(볼록 형상)이 바람직하다.
형상 외주 처짐 개시 위치
(mm)		 처짐량
(nm)		 SFQR
(nm)		 ESFQR
(nm)
도 5의 (b) 중심 오목 형상 10 200 42.3 185.0
도 5의 (c) 플랫 형상 10 200 44.8 172.2
도 5의 (d) 중심 볼록 형상 10 200 40.3 174.7
[웨이퍼 중심으로부터 외주까지의 형상 변화가 평탄화도 지표에 미치는 영향]
다음으로, 본 발명자들은 웨이퍼 중심으로부터 외주까지의 형상 변화에 착안하여, 웨이퍼 중심으로부터 외주까지의 형상 변화가 평탄화도 지표에 미치는 영향에 대하여 시뮬레이션을 수행하였다. 시뮬레이션에 이용한 3개의 실리콘 웨이퍼의 단면 형상을 도 6의 (a)에 나타낸다. 도 6에는, 중심으로부터 외주까지의 형상 변화량을 200㎚로 한 중심 볼록 형상이며, 처짐에 의한 형상 변화가 시작되는 위치(외주 처짐 개시 위치)를 외주단으로부터 10㎜(중심으로부터 140㎜)의 위치로 한 경우(○), 외주 처짐 개시 위치를 외주단으로부터 5㎜(중심으로부터 145㎜)의 위치로 한 경우(◇), 및 중심으로부터 외주까지 동일한 곡률로 변한 경우(△)의 실리콘 웨이퍼의 단면 형상이 나타나 있다. 한편, 실리콘 웨이퍼의 직경은 300㎜로 하였다.
도 6의 (b) 내지 (d)에는, 각각의 형상의 실리콘 웨이퍼의 외주부의 단면 형상과 SFQR, ESFQR의 기준선을 나타낸다. 이것을 토대로, 도 6에서 도시되는 각 실리콘 웨이퍼의 SFQR과 ESFQR을 산출하였다. 한편, 기준선은 도 2 및 3의 경우와 동일하게 하여 규정하고, SFQR과 ESFQR도 도 2 및 3의 경우와 동일하게 하여 구하였다.
그 결과를 표 3에 나타낸다. 도 6의 (b)와 (c)의 비교를 통해, 처짐 개시 위치를 웨이퍼 외주단측으로 이동하여, 평탄한 부분을 증가시켜도 SFQR, ESFQR은 개선되지 않음을 알 수 있다. 그러나, 웨이퍼 중심으로부터 동일한 곡률로 변한 중심 볼록 형상인 경우에는, SFQR, ESFQR 모두 값이 대폭 작아졌다(도 6의 (d)). 이에 따라, 이상적인 웨이퍼 형상은, 중심으로부터 외주까지 동일한 곡률로 변한 중심 볼록 형상인 것을 알 수 있다. 그러나, 실제로는 이러한 형상의 웨이퍼를 얻는 것은 곤란하므로, 제조 가능한 형상을 갖는 실리콘 웨이퍼에 대하여 시뮬레이션을 수행하였다.
형상 형상 변화량
(nm)		 중심으로부터 외주 처짐 개시 위치까지의 형상 변화량
(nm)		 외주 처짐 개시 위치
(mm)		 처짐량
(nm)		 SFQR
(nm)		 ESFQR
(nm)
도 6의(b) 플랫 형상 200 0 5 200 48.4 185.1
도 6의(c) 플랫 형상 200 0 10 200 44.8 172.2
도 6의(d) 중심으로부터 외주까지 동일한 곡률로 변화 200 - - - 1.8 33.8
[제조 가능한 형상을 갖는 실리콘 웨이퍼의 시뮬레이션]
다음으로, 본 발명자들은 제조 가능한 형상을 갖는 실리콘 웨이퍼에 대하여 시뮬레이션을 수행하였다. 시뮬레이션에 이용한 3개의 실리콘 웨이퍼의 단면 형상을 도 7의 (a)에 나타낸다. 도 7에는, 중심으로부터 외주까지의 형상 변화량을 300㎚로 한 중심 볼록 형상(중심에 대해 외주 10㎜의 위치가 100㎚ 얇음)이며, 형상 변화가 시작되는 위치(외주 처짐 개시 위치)를 외주단으로부터 10㎜(중심으로부터 140㎜)의 위치로 한 경우(○), ○로 표시되는 웨이퍼 형상에 있어서 처짐량을 절반인 100㎚로 한 경우(◇), 및 ○로 표시되는 웨이퍼 형상에 있어서 외주 처짐 개시 위치를 외주단으로부터 20㎜(중심으로부터 130㎜)의 위치로 한 경우(△)의 실리콘 웨이퍼의 단면 형상이 나타나 있다. 한편, 실리콘 웨이퍼의 직경은 300㎜로 하였다.
도 7의 (b) 내지 (d)에는, 각각의 형상의 실리콘 웨이퍼의 외주부의 단면 형상과 SFQR, ESFQR의 기준선을 나타낸다. 이것을 토대로, 도 7에서 도시되는 각 실리콘 웨이퍼의 SFQR과 ESFQR을 산출하였다. 한편, 기준선은 도 2 및 3의 경우와 동일하게 하여 규정하고, SFQR과 ESFQR도 도 2 및 3의 경우와 동일하게 하여 구하였다.
그 결과를 표 4에 나타낸다. 도 7(b)와 (c)의 비교를 통해, 처짐량을 반감시키면 SFQR과 ESFQR 모두 개선되는 것을 알 수 있다. 그러나, 도 7의 (b)와 (d)의 비교를 통해, 외주 처짐 개시 위치를 중심측으로 이동시킨 것이, 개선 효과가 크다는 것을 알 수 있다.
형상 형상 변화량
(nm)		 중심으로부터 외주 처짐 개시 위치까지의 형상 변화량
(nm)		 외주 처짐 개시 위치
(mm)		 처짐량
(nm)		 SFQR
(nm)		 ESFQR
(nm)
도 7의(b) 중심 볼록 형상 300 100 10 200 40.3 174.7
도 7의(c) 중심 볼록 형상 300 100 10 100 15.1 76.0
도 7의(d) 중심 볼록 형상 300 100 20 200 3.1 62.8
[외주 처짐 개시 위치 및 처짐량과 SFQR 및 ESFQR과의 상관]
다음으로, 웨이퍼 형상이 중심 볼록 형상이며, 외주 처짐 개시 위치와 처짐량이 상이한 웨이퍼를 선별하고, 단면 형상으로부터 계산한 SFQR 및 ESFQR을 이용하여, 외주 처짐 개시 위치 및 외주 처짐량과, SFQR 및 ESFQR의 상관에 대하여 중회귀 분석을 수행하였다. 해석에 이용한 데이터를 표 5에 나타낸다. 한편, 외주 처짐 개시 위치, 처짐량은 단면 형상으로부터 육안으로 읽어낸 값이다. SFQR은 상관 계수 R=0.82의 높은 상관이 얻어졌다. 마찬가지로 ESFQR은 상관 계수 R=0.85의 높은 상관이 얻어졌다. 중회귀 분석으로부터 얻어진 외주 처짐 개시 위치 및 처짐량과 SFQR의 관계를 도 8(a), 외주 처짐 개시 위치 및 처짐량과 SFQR의 관계를 도 8(b)에 나타낸다.
외주 처짐 개시 위치
(mm)		 처짐량
(nm)		 SFQR
(nm)		 FQR
(nm)
100 50 1.62 17.06
100 100 2.50 16.92
135 70 20.11 51.71
140 45 21.59 38.74
140 50 23.99 43.03
140 70 38.78 92.56
140 100 31.74 86.10
140 150 29.77 87.37
144 30 14.39 25.83
145 20 9.59 17.22
146 30 19.61 27.77
147 20 13.07 18.51
148 20 15.29 19.17
이에 따라, 외주 처짐 개시 위치가 외주단으로부터 20㎜ 이상 중심측이고, 또한 처짐량이 100㎚ 이하이면, SFQR이 25㎚ 이하, ESFQR이 70㎚ 이하가 되는 웨이퍼가 얻어지는 것을 알게 되었다. 또한, 이러한 형상의 반도체 웨이퍼이면, 곡률의 평가 지표인 ZDD도 개선될 수 있다. 나아가, 이면 기준인 SBIR은, 외주부의 두께의 차이(처짐량이 지배적 악화 원인)이므로, 처짐량을 100㎚ 이하로 억제함으로써, 개선될 수 있다.
본 발명자들은, 이상의 결과로부터, 중심 볼록 형상이며, 처짐량(외주 처짐 개시 위치에서 외주단으로부터 1㎜의 위치까지의 변위량)을 100㎚ 이하, 바람직하게는 70㎚ 이하로 하고, 외주 처짐의 개시 위치를 외주단으로부터 20㎜보다 중심측, 더욱 바람직하게는 ESFQR의 측정 대상이 되는 웨이퍼 외주부보다 중심측(ESFQR의 셀 사이즈가 1 ~ 35㎜인 경우, 외주단으로부터 36㎜보다 중심측)으로 한 반도체 웨이퍼 형상으로 함으로써, 외주 제외 영역, 기준면에 관계없이, SFQR, SBIR, ESFQR, ZDD, ROA 등의 지표를 동시에 만족시킬 수 있게 됨을 발견하였다. 또한, 중심부로부터 외주 처짐 개시 위치까지의 변위량은 100㎚ 이하이면, SFQR, SBIR, ESFQR, ZDD, ROA 등에 영향을 주는 일 없이, 전체적인 평탄화도 지표인 GBIR을 억제할 수 있음을 발견하여, 본 발명을 완성시켰다. 이하, 상세하게 설명한다.
[반도체 웨이퍼]
본 발명에서는, 연마시에 외주에 처짐이 형성된 반도체 웨이퍼에 있어서,
상기 반도체 웨이퍼의 중심과 외주 처짐 개시 위치 사이에서의 상기 반도체 웨이퍼의 두께 방향의 변위량이 100㎚ 이하이고, 상기 반도체 웨이퍼의 중심이 볼록한 형상이고,
상기 반도체 웨이퍼의 외주 처짐량이 100㎚ 이하이며, 또한,
상기 외주 처짐 개시 위치가 상기 반도체 웨이퍼의 외주단으로부터 20㎜ 이상 중심측 또는 ESFQR의 측정 대상이 되는 상기 반도체 웨이퍼의 외주부보다 중심측인 것을 특징으로 하는 반도체 웨이퍼를 제공한다.
우선, 본 발명에 관한 반도체 웨이퍼의 개략 단면도를 도 1의 (a)에 나타내고, 반도체 웨이퍼의 외주부의 개략 확대 단면도를 도 1의 (b)에 나타낸다. 반도체 웨이퍼(11)의 외주 단면은, 직선과 실질적으로 일정한 곡률을 갖는 곡선으로 구성된다(도 1의 (b)). 구체적으로는, 반도체 웨이퍼(11)는, 중심(12), 외주 처짐(13), 외주 처짐 개시 위치(14), 외주단(15), 표면(16), 및 이면(17)으로 이루어진다. 또한, 반도체 웨이퍼의 중심과 외주 처짐 개시 위치 사이에서의 반도체 웨이퍼의 두께 방향의 변위량은 A, 반도체 웨이퍼의 외주 처짐량은 B, 외주 처짐 개시 위치의 외주단으로부터의 거리는 C, 반도체 웨이퍼의 중심과 외주 처짐 개시 위치 사이는 D, 외주 제외 영역은 E, ESFQR의 측정 대상이 되는 반도체 웨이퍼의 외주부는 F로 표시된다(도 1의 (b)).
본 발명의 반도체 웨이퍼(11)는, 반도체 웨이퍼의 중심(12)과 외주 처짐 개시 위치(14) 사이에 있어서의 반도체 웨이퍼의 두께 방향의 변위량(A)이 100㎚ 이하이고, 반도체 웨이퍼의 중심(12)이 볼록한 형상이다(도 1의 (a), (b)). 중심(12)으로부터 외주 처짐 개시 위치(14)까지의 변위량(A)이 100㎚ 이하이면, 전체적인 평탄화도 지표인 GBIR을 억제할 수 있다. 또한, 이러한 중심 볼록 형상이면, SFQR과 ESFQR 각각의 가상선이 동일한 경사에 가까워지므로, SFQR과 ESFQR의 양립이 가능해진다.
또한, 본 발명의 반도체 웨이퍼는, 반도체 웨이퍼(11)의 외주 처짐량(B)이 100㎚ 이하이고, 특히 70㎚ 이하인 것이 바람직하다(도 1의 (b)). 나아가, 본 발명의 반도체 웨이퍼(11)는, 외주 처짐 개시 위치(14)가 반도체 웨이퍼의 외주단(15)으로부터 20㎜ 이상 중심측 또는 ESFQR의 측정 대상이 되는 반도체 웨이퍼의 외주부(F)보다 중심측이다(도 1의 (b)). 이러한 형상의 외주부이면, SFQR이 25㎚ 이하, ESFQR이 70㎚ 이하가 되어, 복수의 평탄화도 지표가 동시에 개선된 반도체 웨이퍼가 되고, 나아가 GBIR도 250㎚ 이하로 억제할 수 있다. 특히, 외주 처짐량이 70㎚ 이하이면, SFQR, ESFQR, ZDD, ROA, GBIR, SBIR 등의 평탄화도 지표가 더욱 개선된 반도체 웨이퍼가 된다.
한편, 본 발명의 반도체 웨이퍼는 상기 중심 볼록 형상, 외주 처짐량, 외주 처짐 개시 위치를 만족시키는 것이라면 특별히 한정되지 않으며, 실리콘 반도체 웨이퍼이어도 되고, 화합물 반도체 웨이퍼이어도 된다.
나아가, 본 발명자들은 상술한 반도체 웨이퍼를 얻는 방법에 대하여 검토한 결과, 본 발명의 중심 볼록을 갖는 반도체 웨이퍼는 연마 조건에 의해 비교적 간단히 제조할 수 있는 것을 발견하여, 변형되기 어려운 경도의 연마포를 선정함으로써 연마포의 변형에 의해 발생하는 외주 처짐을 제어하여 목적으로 하는 처짐량을 얻을 수 있는 것을 발견하여, 본 발명의 반도체 웨이퍼의 제조 방법을 완성시켰다. 이하, 상기 형상의 실리콘 웨이퍼를 안정적으로 얻는 방법에 대하여 설명한다.
[반도체 웨이퍼의 제조 방법]
상기와 같은 반도체 웨이퍼를 제조하기 위해 본 발명에서는, 단결정 잉곳을 슬라이스하여 반도체 웨이퍼로 하고, 해당 반도체 웨이퍼를 모따기하고, 평탄화한 후에, 상기 반도체 웨이퍼를 연마하는 연마 공정을 포함하는 반도체 웨이퍼의 제조 방법에 있어서,
상기 연마 공정에서, 상기 반도체 웨이퍼의 중심과 외주 처짐 개시 위치 사이에서의 상기 반도체 웨이퍼의 두께 방향의 변위량이 100㎚ 이하이고, 상기 반도체 웨이퍼의 중심이 볼록한 형상이 되도록 상기 반도체 웨이퍼를 양면 연마하고,
그 후, 상기 반도체 웨이퍼의 외주 처짐량이 100㎚ 이하가 되도록, 또한, 상기 외주 처짐 개시 위치가 상기 반도체 웨이퍼의 외주단으로부터 20㎜ 이상 중심측이 되도록 또는 ESFQR의 측정 대상이 되는 상기 반도체 웨이퍼의 외주부보다 중심측이 되도록 상기 반도체 웨이퍼의 편면을 화학 기계 연마하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법을 제공한다.
[연마되는 반도체 웨이퍼의 준비]
본 발명의 반도체 웨이퍼의 제조 방법에서는, 특별히 한정되지 않으나, 이하의 방법에 의해 연마되는 반도체 웨이퍼를 준비할 수 있다. 우선, 단결정 잉곳을 슬라이스하여 반도체 웨이퍼를 얻는 슬라이스 공정을 수행한다. 반도체 잉곳의 제조 방법은 특별히 한정되지 않으며, 초크랄스키법(CZ법)이나 부유 대역 용융법(FZ법) 등, 공지의 방법을 이용할 수 있다. 슬라이스 방법도 특별히 한정되지 않으며, 내주 블레이드(內周刃)나 멀티 와이어 쏘 등을 이용하여 슬라이스할 수 있다. 다음에, 이 슬라이스 공정에 의해 얻어진 반도체 웨이퍼의 외주부를 모따기하여, 모따기부를 형성하는 모따기 공정을 수행한다. 그 후, 모따기 공정에 의해 모따기한 반도체 웨이퍼를 평탄화하는 평탄화 공정을 수행한다. 평탄화 공정에는, 래핑(lapping) 공정, 연삭 공정 및 에칭 공정 등을 포함할 수 있다. 이상의 공정에 의해, 연마되는 반도체 웨이퍼를 준비할 수 있다.
[연마 공정]
직경 300㎜의 실리콘 웨이퍼의 경우, 일반적으로 양면 연마와 편면 연마의 조합에 의한 연마 방법이 채용되고 있다. 화학 기계 연마에서의 처짐량을 억제하기 위해서는, 양면 연마기로 중심 볼록 형상을 만드는 편이 바람직하다. 양면 연마에서는, 비교적 간단하게 중심 볼록 형상을 갖는 실리콘 웨이퍼를 만들 수 있다. 구체적으로는 일본특허공개 특개2003-285262호 공보와 같은 방법을 이용하면 된다. 또한, 정반(定盤)에 형상 조정 기구를 갖지 않는 양면 연마 장치에서도, 드레싱 조건을 조정함으로써 중심 볼록 형상의 실리콘 웨이퍼를 얻을 수 있다. 편면의 화학 기계 연마로도 중심 볼록 형상을 얻을 수 있지만, 양면 연마 후의 형상이 불안정하면 원하는 형상과 처짐량을 안정적으로 얻기에는 곤란하다. 또한, 양면 연마 후의 형상에 맞추어 연마 조건을 변경하는 것은 생산성 저하로 이어지므로 바람직하지 않다. 이 때문에, 전체 형상은 양면 연마로 만들고, 외주 처짐은 편면의 화학 기계 연마로 억제하는 방법이 바람직하다.
이에, 상기와 같이, 연마 공정에서는, 반도체 웨이퍼의 중심과 외주 처짐 개시 위치 사이에서의 반도체 웨이퍼의 두께 방향의 변위량이 100㎚ 이하이고, 반도체 웨이퍼의 중심이 볼록한 형상이 되도록 반도체 웨이퍼를 양면 연마한다. 이렇게 웨이퍼 전체의 형상을 양면 연마로 만드는 것에 의해, SFQR과 ESFQR 각각의 가상선이 동일한 경사에 가까워지므로, SFQR과 ESFQR의 양립이 가능해진다.
그리고, 상기와 같이, 반도체 웨이퍼의 외주 처짐량이 100㎚ 이하가 되도록, 또한, 외주 처짐 개시 위치가 반도체 웨이퍼의 외주단으로부터 20㎜ 이상 중심측이 되도록 또는 ESFQR의 측정 대상이 되는 반도체 웨이퍼의 외주부보다 중심측이 되도록 반도체 웨이퍼의 편면을 화학 기계 연마한다. 이러한 형상의 외주부에 화학 기계 연마함으로써, SFQR이 25㎚ 이하, ESFQR이 70㎚ 이하가 되는 반도체 웨이퍼가 얻어져, 복수의 평탄화도 지표가 동시에 개선된 반도체 웨이퍼를 제조할 수 있다. 특히, 외주 처짐량이 70㎚ 이하이면, SFQR, ESFQR, ZDD, ROA, GBIR, SBIR 등의 평탄화도 지표가 더욱 개선된 반도체 웨이퍼를 제조할 수 있다.
또한, 편면의 화학 기계 연마에서, Asker-C 경도로 60 이상인 부직포계 연마포, 또는 Shore-D 경도로 55 이상인 폴리우레탄계의 경도가 단단한 연마포를 이용하여 상기 반도체 웨이퍼를 편면 연마하는 것이 바람직하다. 화학 기계 연마의 처짐량은 연마 조건에 따라서도 변하지만, 연마포의 변형량에 의존하는 정도가 크기 때문에, 이러한 경도가 단단한 연마포를 선정한다면, 연마 조건의 조정을 통해 원하는 처짐량을 얻을 수 있다. 또한, 연마 하중이나 회전수를 최적화함으로써, 70㎚ 이하의 처짐량으로 할 수도 있다.
[실시예]
이하, 실시예, 비교예를 나타내어, 본 발명을 더욱 구체적으로 설명하지만, 본 발명은 하기 실시예로 한정되는 것은 아니다.

(실시예 1)
단결정 잉곳을 슬라이스하여 직경 300㎜의 실리콘 웨이퍼로 하고, 그 실리콘 웨이퍼를 모따기하고, 평탄화하였다. 그 후, 일본특허공개 특개2003-285262호 공보에 기재된 양면 연마기로, 반도체 웨이퍼의 중심과 외주 처짐 개시 위치 사이에서의 반도체 웨이퍼의 두께 방향의 변위량이 100㎚이며, 반도체 웨이퍼의 중심이 볼록한 형상이 되는 조건으로 조정하고, 양면 연마를 수행하였다. 이때에, 양면 연마로 인해 외주 처짐이 발생하는 것은 바람직하지 않으므로, 연마포는 경질 발포 우레탄 패드, 구체적으로는 Nitta Haas Inc. 제품인 MH-S15A를 이용하였다. 연마 슬러리는, 입도 0.05㎛의 콜로이달 실리카로 이루어진 연마 지립(砥粒)을 pH10.5로 조정하고, 연마 하중 200g/㎠로 연마를 수행하였다. 안정적으로 중심 볼록 형상의 웨이퍼를 얻기 위해, 정반형상 조정기구를 이용하고, 상부 정반의 형상을 상부 볼록 형상(정반 중심에 대해, 정반 외측의 위치가 낮은 형상)으로 하고, 초기 슬러리 공급량을 4l/min로 하고, 연마포의 수명에 맞춰, 슬러리 유량을 적시 조정하면서 연마를 수행하였다. 그 후, 반도체 웨이퍼의 외주 처짐량이 100㎚가 되도록, 또한, 외주 처짐 개시 위치가 반도체 웨이퍼의 외주단으로부터 20㎜ 중심측이 되도록 반도체 웨이퍼의 편면을 화학 기계 연마하였다. 이때에, 화학 기계 연마의 연마포는 부직포, 구체적으로는 Nitta Haas Inc. 제품인 Suba800(Asker-C 경도 82)를 이용하였다. 연마 슬러리는, 입도 0.05㎛의 콜로이달 실리카로 이루어진 연마 지립을 pH10.5로 조정하고, 연마 하중을 150g/㎠로 하고, 슬러리 공급량을 3l/min, 정반회전수 30rpm, 연마 헤드 회전수 30rpm으로 연마를 수행하였다. 그 후, 마무리 연마를 수행하여, 실시예 1의 실리콘 웨이퍼를 제작하였다. 한편, 마무리 연마에서도 외주 처짐이 발생하지만, 연마 절삭량이 적고, 화학 기계 연마의 외주 처짐에 대한 영향은 10% 정도이므로, 조건은 특별히 변경하지 않고, 통상의 조건으로 수행하였다.
(실시예 2)
연마 중인 연마포 표면 온도는, 연마 중 발열이 축적됨에 따라, 연마포 중심부의 온도가 외주부에 비해 상대적으로 높아진다. 이 온도차는, 연마레이트에 영향을 주기 때문에, 이 에어리어의 범위를 제어함으로써, 처짐 개시 위치를 제어할 수 있게 된다. 실시예 2에서는, 웨이퍼의 면내 평균 절삭량이 변하지 않도록, 연마 하중, 헤드 회전수, 슬러리 공급온도를 조정하고, 온도가 높은 에어리어를 실시예 1보다 크게 하여, 외주 처짐 개시 위치가 ESFQR의 측정 대상이 되는 반도체 웨이퍼의 외주부보다 중심측(외주단으로부터 35㎜ 중심측)이 되도록, 실리콘 웨이퍼의 편면을 화학 기계 연마한 것을 제외하고는 실시예 1과 동일한 방법으로 실시예 2의 실리콘 웨이퍼를 제작하였다.
(비교예 1)
또한, 종래대로 융기형상이 생기도록 조정하여, 양면 연마, 화학 기계 연마를 수행한 것을 제외하고는 실시예 1과 동일한 방법으로 비교예 1의 실리콘 웨이퍼를 제작하였다.
이상과 같이 하여 제작한 실시예 1과 비교예 1의 실리콘 웨이퍼의 화학 기계 연마 후의 SFQRmax를 도 9의 (a), ESFQRave를 도 9의 (b), GBIR을 도 9의 (c), SBIRmax를 도 10의 (a), ZDD를 도 10의 (b) 및 ROA를 도 10의 (c)에 각각 비교하여 나타낸다. 도 9 및 도 10에서, 실시예 1을 ●로 표시하고, 비교예 1을 ○로 표시한다. 또한, 검은색 막대 그래프가 실시예 1이고, 흰색 막대 그래프가 비교예 1이다. 비교예 1과 비교하여 실시예 1에서는, 모든 품질 항목에서 평탄화도가 개선되었으며, 특히 양립이 어려운 SFQR과 ESFQR이 모두 크게 개선되었다.
이상과 같이 하여 제작한 실시예 2와 비교예 1의 실리콘 웨이퍼의 화학 기계 연마 후의 SFQRmax를 도 11의 (a), ESFQRave를 도 11의 (b), GBIR을 도 11의 (c), SBIRmax를 도 12의 (a), ZDD를 도 12의 (b) 및 ROA를 도 12의 (c)에 각각 비교하여 나타낸다. 도 11 및 도 12에서, 실시예 2를 ●로 표시하고, 비교예 1을 ○로 표시한다. 또한, 검은색 막대 그래프가 실시예 2이고, 흰색 막대 그래프가 비교예 1이다. 비교예 1과 비교하여 실시예 2에서는, 실시예 1과 동일하게 모든 품질 항목에서 평탄화도가 개선되었으며, 특히 양립이 어려운 SFQR과 ESFQR이 모두 크게 개선되었다.
이상 설명한 바와 같이, 본 발명에 따르면, 외주 제외 영역이 상이한 SFQR, ESFQR, ROA 등의 복수의 평탄화도 지표에서, 기준면으로부터의 편차를 동시에 최소로 할 수 있게 되며, 또한, 중심 볼록 형상과 외주 처짐 형상의 조합에 의해, 외주부에 발생하는 곡률의 변화도 동시에 억제할 수 있게 되는 반도체 웨이퍼를 제공할 수 있다는 것이 보여졌다. 또한, 이러한 형상의 반도체 웨이퍼로 함으로써, 표면 기준뿐만 아니라, 이면 기준의 평탄화도 지표(GBIR, SBIR) 및 ZDD와 같은 곡률의 평가 지표에 대해서도, 동시에 만족시킬 수 있게 된다는 것을 나타냈다. 나아가, 동일한 연마 조건으로 모든 고객 요구에 대응할 수 있게 되어, 복수의 고객 요구를 만족시킬 수 있게 된다는 것이 나타났다. 또한, 이에 따라 동일한 가공 조건으로 대응이 가능해지므로, 반도체 웨이퍼의 생산성이나 수율을 향상시킬 수 있다.
한편, 본 발명은 상기 실시 형태로 한정되는 것은 아니다. 상기 실시 형태는, 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용 효과를 나타내는 것은 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (5)

  1. 연마시에 외주에 처짐이 형성된 반도체 웨이퍼에 있어서,
    상기 반도체 웨이퍼의 중심과 외주 처짐 개시 위치 사이에서의 상기 반도체 웨이퍼의 두께 방향의 변위량이 100㎚ 이하이고, 상기 반도체 웨이퍼의 중심이 볼록한 형상이고,
    상기 반도체 웨이퍼의 외주 처짐량이 100㎚ 이하이며, 또한,
    상기 외주 처짐 개시 위치가 상기 반도체 웨이퍼의 외주단으로부터 20㎜ 이상 중심측 또는 ESFQR(Edge Site Frontsurface referenced least sQuares/Range)의 측정 대상이 되는 상기 반도체 웨이퍼의 외주부보다 중심측인 것을 특징으로 하는,
    반도체 웨이퍼.
  2. 제1항에 있어서,
    상기 외주 처짐량이 70㎚ 이하인 것을 특징으로 하는,
    반도체 웨이퍼.
  3. 단결정 잉곳을 슬라이스하여 반도체 웨이퍼로 하고, 상기 반도체 웨이퍼를 모따기하고, 평탄화한 후에, 상기 반도체 웨이퍼를 연마하는 연마 공정을 포함하는 반도체 웨이퍼의 제조 방법에 있어서,
    상기 연마 공정에서, 상기 반도체 웨이퍼의 중심과 외주 처짐 개시 위치 사이에서의 상기 반도체 웨이퍼의 두께 방향의 변위량이 100㎚ 이하이고, 상기 반도체 웨이퍼의 중심이 볼록한 형상이 되도록 상기 반도체 웨이퍼를 양면 연마하고,
    그 후, 상기 반도체 웨이퍼의 외주 처짐량이 100㎚ 이하가 되도록, 또한, 상기 외주 처짐 개시 위치가 상기 반도체 웨이퍼의 외주단으로부터 20㎜ 이상 중심측이 되도록 또는 ESFQR의 측정 대상이 되는 상기 반도체 웨이퍼의 외주부보다 중심측이 되도록 상기 반도체 웨이퍼의 편면을 화학 기계 연마하는 것을 특징으로 하는,
    반도체 웨이퍼의 제조 방법.
  4. 제3항에 있어서,
    상기 연마 공정에서, 상기 외주 처짐량이 70㎚ 이하가 되도록 상기 반도체 웨이퍼를 연마하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  5. 제3항 또는 제4항에 있어서,
    상기 화학 기계 연마에서, Asker-C 경도로 60 이상인 부직포계 연마포, 또는 Shore-D 경도로 55 이상인 폴리우레탄계 연마포를 이용하여 상기 반도체 웨이퍼를 연마하는 것을 특징으로 하는,
    반도체 웨이퍼의 제조 방법.
KR1020137028156A 2011-04-26 2012-04-03 반도체 웨이퍼 및 그 제조 방법 KR101774850B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011098241A JP5621702B2 (ja) 2011-04-26 2011-04-26 半導体ウェーハ及びその製造方法
JPJP-P-2011-098241 2011-04-26
PCT/JP2012/002304 WO2012147279A1 (ja) 2011-04-26 2012-04-03 半導体ウェーハ及びその製造方法

Publications (2)

Publication Number Publication Date
KR20140048869A true KR20140048869A (ko) 2014-04-24
KR101774850B1 KR101774850B1 (ko) 2017-09-05

Family

ID=47071813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137028156A KR101774850B1 (ko) 2011-04-26 2012-04-03 반도체 웨이퍼 및 그 제조 방법

Country Status (8)

Country Link
US (1) US9076750B2 (ko)
JP (1) JP5621702B2 (ko)
KR (1) KR101774850B1 (ko)
CN (1) CN103493184B (ko)
DE (1) DE112012001458B4 (ko)
SG (2) SG10201503189QA (ko)
TW (1) TWI501304B (ko)
WO (1) WO2012147279A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180133462A (ko) * 2017-04-28 2018-12-14 제이엑스금속주식회사 반도체 웨이퍼 및 반도체 웨이퍼의 연마 방법
KR20220028374A (ko) * 2020-08-28 2022-03-08 에스케이실트론 주식회사 웨이퍼 및 그 형상 분석 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6180873B2 (ja) * 2013-08-30 2017-08-16 株式会社クラレ 繊維複合シート、研磨パッド及びその製造方法
WO2015167826A1 (en) * 2014-04-30 2015-11-05 1366 Technologies, Inc. Methods and apparati for making thin semi-conductor wafers with locally controlled regions that are relatively thicker than other regions and such wafers
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
JP6406238B2 (ja) * 2015-12-18 2018-10-17 株式会社Sumco ウェーハ研磨方法および研磨装置
KR101810643B1 (ko) * 2016-02-02 2017-12-19 에스케이실트론 주식회사 에피텍셜 웨이퍼의 평탄도 제어 방법
DE102017210450A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
DE102017210423A1 (de) 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
JP6799509B2 (ja) * 2017-07-21 2020-12-16 クラリオン株式会社 関連付けシステム、関連付け方法
JP6750592B2 (ja) 2017-08-15 2020-09-02 信越半導体株式会社 シリコンウエーハのエッジ形状の評価方法および評価装置、シリコンウエーハ、ならびにその選別方法および製造方法
WO2019035336A1 (ja) * 2017-08-15 2019-02-21 信越半導体株式会社 シリコンウエーハのエッジ形状の評価方法および評価装置、シリコンウエーハ、ならびにその選別方法および製造方法
JP6451825B1 (ja) * 2017-12-25 2019-01-16 株式会社Sumco ウェーハの両面研磨方法
DE102018200415A1 (de) * 2018-01-11 2019-07-11 Siltronic Ag Halbleiterscheibe mit epitaktischer Schicht
KR102518971B1 (ko) * 2018-04-13 2023-04-05 가부시키가이샤 사무코 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법
JP7067524B2 (ja) * 2019-04-15 2022-05-16 信越半導体株式会社 ウェーハのフラットネス測定機の選定方法及び測定方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3341258B2 (ja) * 1992-11-27 2002-11-05 株式会社東芝 ポリッシング装置
JPH08257893A (ja) 1995-03-29 1996-10-08 Mitsubishi Materials Corp ウェーハ研磨装置および研磨方法
JP2001326197A (ja) * 2000-03-10 2001-11-22 Mitsubishi Materials Silicon Corp 半導体ウェーハの研磨方法およびその装置
JP2002064071A (ja) * 2000-06-09 2002-02-28 Sumitomo Osaka Cement Co Ltd シリコンウエハー鏡面研磨用研磨板およびシリコンウエハーの鏡面研磨方法
WO2001096065A1 (fr) * 2000-06-13 2001-12-20 Shin-Etsu Handotai Co., Ltd. Procede de polissage de pieces
WO2002035593A1 (fr) * 2000-10-26 2002-05-02 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes, appareil de polissage et plaquette
JP3612708B2 (ja) * 2001-11-29 2005-01-19 信越半導体株式会社 溝入り研磨布並びにワークの研磨方法及び研磨装置
JP3935757B2 (ja) 2002-03-28 2007-06-27 信越半導体株式会社 ウエーハの両面研磨装置及び両面研磨方法
KR20060038612A (ko) * 2004-10-30 2006-05-04 주식회사 하이닉스반도체 웨이퍼의 에지 롤오프 측정 방법
JP4881590B2 (ja) * 2005-07-27 2012-02-22 ニッタ・ハース株式会社 研磨布
JP2007067179A (ja) * 2005-08-31 2007-03-15 Shin Etsu Handotai Co Ltd 半導体ウエーハの鏡面研磨方法及び鏡面研磨システム
JP2007173815A (ja) 2005-12-20 2007-07-05 Siltron Inc シリコンウエハ研磨装置、これに使用されるリテーニングアセンブリ及びシリコンウエハ平坦度補正方法
KR100841094B1 (ko) 2005-12-20 2008-06-25 주식회사 실트론 실리콘 웨이퍼 연마장치, 이에 이용되는 리테이닝어셈블리, 및 이를 이용한 실리콘 웨이퍼 평평도 보정방법
EP1840955B1 (en) * 2006-03-31 2008-01-09 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method for fabricating a compound material and method for choosing a wafer
JP4904960B2 (ja) * 2006-07-18 2012-03-28 信越半導体株式会社 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法
JP2008254124A (ja) * 2007-04-05 2008-10-23 Toray Ind Inc 研磨パッド
JP2009090397A (ja) * 2007-10-05 2009-04-30 Nitta Haas Inc 研磨パッド
DE102009009497A1 (de) * 2009-02-18 2010-07-08 Siltronic Ag Läuferscheibe zum Halten von Halbleiterscheiben während einer beidseitigen Politur der Halbleiterscheiben
JP2011079076A (ja) * 2009-10-05 2011-04-21 Toshiba Corp 研磨装置及び研磨方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180133462A (ko) * 2017-04-28 2018-12-14 제이엑스금속주식회사 반도체 웨이퍼 및 반도체 웨이퍼의 연마 방법
KR20220028374A (ko) * 2020-08-28 2022-03-08 에스케이실트론 주식회사 웨이퍼 및 그 형상 분석 방법

Also Published As

Publication number Publication date
JP5621702B2 (ja) 2014-11-12
CN103493184A (zh) 2014-01-01
SG10201503189QA (en) 2015-06-29
US20140008768A1 (en) 2014-01-09
CN103493184B (zh) 2016-03-30
SG194646A1 (en) 2013-12-30
TW201306109A (zh) 2013-02-01
KR101774850B1 (ko) 2017-09-05
DE112012001458T5 (de) 2013-12-19
WO2012147279A1 (ja) 2012-11-01
US9076750B2 (en) 2015-07-07
JP2012231005A (ja) 2012-11-22
DE112012001458B4 (de) 2024-05-08
TWI501304B (zh) 2015-09-21

Similar Documents

Publication Publication Date Title
KR101774850B1 (ko) 반도체 웨이퍼 및 그 제조 방법
JP4748968B2 (ja) 半導体ウエーハの製造方法
KR101486764B1 (ko) 에피택셜 웨이퍼를 제조하는 방법 및 에피택셜 웨이퍼
US8772177B2 (en) Semiconductor wafer and method of producing the same
KR100818683B1 (ko) 경면 면취 웨이퍼, 경면 면취용 연마 클로스 및 경면 면취연마장치 및 방법
JP5479390B2 (ja) シリコンウェーハの製造方法
TWI727490B (zh) 晶圓製造方法以及晶圓
US8952496B2 (en) Semiconductor wafer and method of producing same
US20090311949A1 (en) Method for producing semiconductor wafer
US7695347B2 (en) Method and pad for polishing wafer
JP6825733B1 (ja) 半導体ウェーハの製造方法
JP4352229B2 (ja) 半導体ウェーハの両面研磨方法
JP5505334B2 (ja) 半導体ウェーハ及びその製造方法
JP6471686B2 (ja) シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
KR20120011053A (ko) 실리콘 에피택셜 웨이퍼의 제조 방법
JP6939752B2 (ja) シリコンウェーハのヘリカル面取り加工方法
KR101322969B1 (ko) 실리콘 에피택셜 웨이퍼의 제조 방법
KR20220082036A (ko) 웨이퍼의 연마 방법 및 실리콘 웨이퍼
JP7168113B1 (ja) ウェーハの両面研磨方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right