TWI501304B - Semiconductor wafers and methods for manufacturing the same - Google Patents

Semiconductor wafers and methods for manufacturing the same Download PDF

Info

Publication number
TWI501304B
TWI501304B TW101112481A TW101112481A TWI501304B TW I501304 B TWI501304 B TW I501304B TW 101112481 A TW101112481 A TW 101112481A TW 101112481 A TW101112481 A TW 101112481A TW I501304 B TWI501304 B TW I501304B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
outer peripheral
wafer
center
esfqr
Prior art date
Application number
TW101112481A
Other languages
English (en)
Other versions
TW201306109A (zh
Inventor
Michito Sato
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW201306109A publication Critical patent/TW201306109A/zh
Application granted granted Critical
Publication of TWI501304B publication Critical patent/TWI501304B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/34—Accessories
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

半導體晶圓及其製造方法
本發明關於一種半導體晶圓及其製造方法，該半導體晶圓滿足二種以上的平坦度參數。
近年來，隨著微細化發展，也要求直到半導體晶圓外周為止都是平坦的晶圓形狀，除了目前為止作為平坦度評估指標的GBIR(Global Backsurface-referenced Ideal plane/Range，整體背面-基準理想平面/範圍)、SFQR(Site Frontsurface referenced least sQuares/Range，部位正面基準最小平方/範圍)、SBIR(Site Backsurface-referenced Ideal plane/Range，部位背面-基準理想平面/範圍)等，也開始使用以下新的指標：評估半導體晶圓外周部的平坦度的ROA(Roll Off Amount，塌邊量，也稱為邊緣塌邊量(Edge Roll Off Amount))、ESFQR(Edge Site Frontsurface referenced least sQuares/Range，邊緣部位正面基準最小平方/範圍)；評估曲率變化的ZDD(Z-Height Double Differentiation，Z高度雙重微分)。
經研磨後的半導體晶圓外周部，其磨削量會因與研磨布接觸而增加，而就研磨後的形狀來說，會發生外周塌邊。通常，ROA和ESFQR是使用距半導體晶圓外周端1 mm的點為止的資料來計算，SFQR和SBIR是使用距半導體晶圓 外周端2 mm的點為止的資料來計算。因此，ROA和ESFQR，相較於SFQR和SBIR，會更強烈地受到外周塌邊的影響。又，半導體晶圓的厚度，在距晶圓外周端0.5~1 mm之間大幅變化，將來，如果ROA和ESFQR的外周排除區域更加小於1 mm，就會更強烈地受到外周塌邊的影響。以下，個別說明SEMI(Semiconductor Equipment and Materials International，國際半導體設備材料產業協會)規格所示的平坦度指標。
GBIR是背面基準的整體平坦度指標，用於評估關於排除周緣部來劃定的整個晶圓表面的平坦性。GBIR是定義為：以半導體晶圓的背面為基準面時，半導體晶圓的表面相對於這個基準面的最大、最小的厚度偏差的範圍。
SFQR是表面基準的部位平坦度指標，對每個部位個別進行評估。SFQR是定義為：先在半導體晶圓表面上決定任意尺寸(例如26 mm×8 mm)的單元，以針對這個單元表面藉由最小平方法來求出的面為基準面時，從這個基準面算起的正向及負向的偏差的範圍。又，SFQRmax的值是表示所提供的晶圓上的各部位中的SFQR的最大值。
SBIR是背面基準的部位平坦度指標。SBIR是以半導體晶圓的背面為基準面時，半導體晶圓表面上的任意尺寸(例如26 mm×8 mm)的單元相對於這個基準面的厚度偏差，SBIRmax是表示各部位中的SBIR的最大值。SFQR及SBIR，是有關晶圓表面上的特定單元的平坦性的評估，且是針對與所製作的半導體零件的區域大致相當的尺寸的單 元進行。
參照第13圖來說明ROA的定義。第13圖中，橫軸是表示從半導體晶圓的外周端算起的距離，縱軸是表示晶圓表面的形狀的位移量。一般來說，所謂ROA，是在將半導體晶圓背面校正為平面的狀態下，修正半導體晶圓表面的斜率(傾斜度)後，以距半導體晶圓外周端3~6 mm的平坦的區域(第13圖中r1 ~r2 間)為基準面，表示距外周端0.5mm和1mm(在第13圖中，以r0 來表示從半導體晶圓外周端算起的距離)處的從上述基準面算起的形狀位移量的變化d來作為塌邊量。比r0 更靠近外周端的一側，也稱為外周排除區域(也稱為周邊部排除區域，是指平坦度規格的適用範圍外的部位的從晶圓外周端算起的距離)。
參照第14圖來說明ZDD的定義。在第14圖中，橫軸是表示從半導體晶圓的外周端算起的距離，縱軸是表示晶圓表面的形狀的位移量。一般來說，所謂ZDD，是半導體晶圓相對於半導體晶圓半徑的表面位移量的二階微分的意思。當ZDD是正值時，表示表面往翹起的方向位移(變位)，相反地，當ZDD是負值時，表示表面往塌邊方向位移。
又，ESFQR是在邊緣(外周部)的上述SFQR，是表示外周部的平坦度的平坦度指標。參照第15圖來說明ESFQR的單元的決定方式。第15圖(a)是表示半導體晶圓的頂面圖，表示了其外周部分割成72個矩形區域(單元)的位置。第15圖(b)是表示該矩形區域的其中一個的放大圖，如第15圖(b)中所示，矩形區域被從外周端往直徑方向延伸的 35 mm的直線L2 、及與半導體晶圓外周部的周方向5°相當的弧L1 所包圍，不包含從外周端往直徑方向延伸1 mm的L3 的區域。此處，所謂ESFQR，是指這個矩形區域(單元)的SFQR值(從區域內最小平方面往正向及負向的偏差的範圍)。ESFQR的情形，是以L3 所示的外周端側作為外周排除區域。
[先前技術文獻] (專利文獻)
專利文獻1：日本特開平8-257893號公報
前述外周塌邊，是因為研磨壓力因研磨布變形而增加，使晶圓的外周部位受到過度研磨而不形成平面，因而具有圓度、曲率的部位。已知為了降低如上所述的研磨布變形的影響的目的，而使用一種具有保持器(retainer)機構的研磨頭(專利文獻1)。但是，為了減少晶圓表面的傷痕，目前是使用柔軟的研磨布，但是難以抑制研磨布變形，而在原理上，外周塌邊的改善有其極限。
另一方面，有表面基準(Frontside)的平坦度規格與背面基準(Backside)的平坦度規格，而難以在相同的製造條件下同時滿足這種基準面不同的兩種指標。因此，需要製造條件變更的程序更換，而有生產性會因此降低的問題。
並且，即便是相同的表面基準，ESFQR等的值也會因外周排除區域不同而改變，所以也有產率會因此降低的問題。為了解決如上所述的問題，而採用了以下手法，例如：為了改善ESFQR的目的，而以使外周部稍微翹起的方式進行研磨，來降低從外周區域內的最小平方面算起的最大位移量。但是，這樣也無法改善晶圓的最外周部的塌邊，且會隨著形狀變化而產生反曲點，該形狀變化是從藉由以使其翹起的方式來進行研磨所形成的形狀，變化為塌邊。結果，雖然適合改善晶圓的厚度的變化量比較大的至EE(Edge Exclusion，外周排除區域)1 mm為止的ROA和ESFQR的值，但是不適合改善EE屬於主流的2 mm的SFQR和ZDD，而難以同時滿足多種平坦度指標。
本發明是為了解決上述問題而研創出來，目的在於提供一種半導體晶圓及其製造方法，該半導體晶圓在相同的加工條件下，能夠同時滿足SFQR、ESFQR、ZDD、ROA、GBIR、SBIR等多種平坦度指標。
為了解決上述問題，本發明提供一種半導體晶圓，其在研磨時於外周形成有塌邊，所述半導體晶圓的特徵在於：在前述半導體晶圓的中心與外周塌邊開始位置之間，前述半導體晶圓的厚度方向的位移量是100 nm以下，且前述半導體晶圓的中心是凸出的形狀，前述半導體晶圓的外周塌邊量是100 nm以下，並且，前述外周塌邊開始位置，是從前述半導體晶圓的外周 端往中心側20 mm以上的位置、或比作為ESFQR的測定對象的前述半導體晶圓的外周部更靠近中心側的位置。
如果是如上所述的半導體晶圓的形狀，在外周排除區域不同的SFQR、ESFQR、ROA等多種平坦度指標中，就能夠將從基準面算起的偏差同時減少至最小，並且經由將半導體晶圓的中心是凸出的形狀(以下也稱為中心凸出形狀)、與外周塌邊形狀組合，也能夠同時抑制外周部所產生的曲率變化。並且，製作成如上所述的形狀的半導體晶圓，而不只表面基準，也能夠同時滿足背面基準的平坦度指標(GBIR、SBIR等)、及如ZDD這樣的曲率的評估指標。藉此，能夠在相同的研磨條件下對應於所有的顧客要求，且能夠滿足多種顧客要求。又，因為能夠在相同的加工條件下進行對應，所以能夠提高半導體晶圓的生產性和產率。
又，前述外周塌邊量以70 nm以下為佳。
藉此，能夠製作成一種半導體晶圓，其更加改善SFQR、ESFQR、ZDD、ROA、GBIR、SBIR等平坦度指標。
並且，本發明提供一種半導體晶圓的製造方法，其在將單晶棒切片製作成半導體晶圓，且將該半導體晶圓予以去角，並使其平坦化後，包括將前述半導體晶圓予以研磨的研磨步驟，所述半導體晶圓的製造方法的特徵在於：在前述研磨步驟中，以使在前述半導體晶圓的中心與外周塌邊開始位置之間，前述半導體晶圓的厚度方向的位移量成為100 nm以下，且前述半導體晶圓的中心成為凸出的形狀的方式，將前述半導體晶圓予以雙面研磨， 然後，以使前述半導體晶圓的外周塌邊量成為100 nm以下的方式，並且，以使前述外周塌邊開始位置，成為從前述半導體晶圓的外周端往中心側20 mm以上的位置、或比作為ESFQR的測定對象的前述半導體晶圓的外周部更靠近中心側的位置的方式，將前述半導體晶圓的單面進行化學機械研磨。
藉由如上所述將半導體晶圓予以雙面研磨，就能夠容易製作一種半導體晶圓，其在半導體晶圓的中心與外周塌邊開始位置之間，半導體晶圓的厚度方向的位移量是100 nm以下，且半導體晶圓的中心成為凸出的形狀。並且，將半導體晶圓的單面進行化學機械研磨，就能夠容易製作一種半導體晶圓，其外周塌邊量成為100 nm以下，並且，外周塌邊開始位置，成為從半導體晶圓的外周端往中心側20 mm以上的位置、或比作為ESFQR的測定對象的半導體晶圓的外周部更靠近中心側的位置。
又，在前述研磨步驟中，較佳是以使外周塌邊量成為70 nm以下的方式，將半導體晶圓予以研磨。
藉此，能夠製造一種半導體晶圓，其更加改善SFQR、ESFQR、ZDD、ROA、GBIR、SBIR等平坦度指標。
並且，在進行前述化學機械研磨時，較佳是使用Asker-C硬度(使用依據JIS K6301的彈簧式硬度測試機C型而測得的硬度)是60以上的不織布系的研磨布、或Shore-D硬度(使用依據JIS Z2246的反彈式硬度測試機D型而測得的硬度)是55以上的聚胺酯(polyurethane)系的研 磨布，將前述半導體晶圓予以研磨。
化學機械研磨的塌邊量，雖然也會因研磨條件而變化，但是因為與研磨布的變形量相關的程度大，所以只要選擇如上所述的硬度比較硬的研磨布，就能夠經由調整研磨條件來獲得期望的塌邊量。又，能夠更加容易製作一種半導體晶圓，其外周塌邊量成為100 nm以下，並且，外周塌邊開始位置，成為從半導體晶圓的外周端往中心側20 mm以上的位置、或比作為ESFQR的測定對象的半導體晶圓的外周部更靠近中心側的位置。
如果是本發明的半導體晶圓的形狀，在外周排除區域不同的SFQR、ESFQR、ROA等多種平坦度指標中，就能夠將從基準面算起的偏差同時減少至最小，並且經由將中心凸出形狀與外周塌邊形狀組合，也能夠同時抑制外周部所產生的曲率變化。並且，製作成如上所述的形狀的半導體晶圓，而不只表面基準，也能夠同時滿足背面基準的平坦度指標(GBIR、SBIR等)、及像ZDD這樣的曲率的評估指標。藉此，能夠在相同的研磨條件下對應於所有的顧客要求，且能夠滿足多種顧客要求。又，因為能夠在相同的加工條件下進行對應，所以能夠提高半導體晶圓的生產性和產率。
 [實施發明的較佳形態]
以下，更詳細說明本發明，但是本發明並不受以下所限定。本發明適用於半導體晶圓是矽晶圓的情形，並且特別適用於直徑是300 mm以上的矽晶圓，以下，以半導體晶圓是矽晶圓的情形為中心來說明。不過，本發明不限於這些情形，也能夠適用於矽晶圓以外的半導體晶圓。
[先前的矽晶圓的形狀與SFQR及ESFQR的關係]
第2~4圖例示直徑是300 mm的先前的矽晶圓的剖面形狀的第一~三態樣。在第2圖(a)、第3圖(a)及第4圖(a)中，表示一種矽晶圓，其是為了抑制塌邊而被研磨成外周翹起的形狀(以下也稱為翅膀形狀)。所謂翅膀形狀，是指例如：像第3圖(a)中H所示的形狀。此處，如第2~4圖所示，翅膀依第2圖、第3圖、第4圖的順序而變大。在第2圖(b)、第3圖(b)及第4圖(b)中，表示矽晶圓的外周部的剖面形狀、SFQR的基準線(虛線)、及ESFQR的基準線(實線)。原本，SFQR和ESFQR是根據單元尺寸的基準面來計算，此處，為了使由矽晶圓的剖面形狀對SFQR和ESFQR所造成的影響更容易了解，而使用以最小平方法來從矽晶圓的剖面形狀的資料所求出的基準線，計算假設的SFQR、ESFQR。
此處，將SFQR的外周排除區域設為距晶圓外周端2 mm，將單元尺寸假想為26 mm×8 mm，並藉由最小平方法 來獲得基準線(虛線)。同樣地，將ESFQR的外周排除區域設為距晶圓外周端1 mm，將作為測定對象的短徑區域假想為距晶圓外周端1 mm~35 mm、5度，並藉由最小平方法來獲得基準線(實線)。以使SFQR與ESFQR的差異更容易顯現的方式，以SFQR的基準線(虛線)是8 mm的長度、ESFQR的基準線(實線)是35 mm的長度來進行計算。
結果是如表1所示。第2圖及第3圖所示的矽晶圓的SFQR都大約是40 nm且是相同程度，距外周端2 mm(距中心148 mm)的位置與距外周端1 mm(距中心149 mm)的位置的位移量(ROA)也都大約是130 nm且是相同程度。但是，外周更加翹起的第3圖的矽晶圓，ESFQR比第2圖的矽晶圓更良好30 nm左右。因此可知，為了改善ESFQR，以像第3圖(b)這樣使外周部些許成為翅膀形狀的方式的研磨是有效的。並且可知，為了改善ESFQR而使外周部最大幅度翹起的第4圖的矽晶圓，雖然ESFQR改善，但是受到從翅膀形狀變成塌邊的反曲點的影響，SFQR幾乎沒有改善。也就是說，以翹起的方式研磨的先前的晶圓的製造方法，難以對應於今後更加嚴苛的平坦度要求。特別是，當要求同時改善SFQR與ESFQR時，會難以回應要求。
[矽晶圓的凹凸形狀對平坦度指標所造成的影響]
本發明人為了找出同時改善SFQR與ESFQR雙方的方法，而以目前的矽晶圓的形狀為基礎，針對矽晶圓的凹凸對平坦度所造成的影響進行模擬。進行模擬時所使用的三種矽晶圓的剖面形狀是如第5圖(a)所示。在第5圖中表示當是平坦形狀時(○)、當是中心凹陷形狀(外周10 mm的位置比中心更厚100 nm)時(◇)、及當是中心凸出形狀(外周10 mm的位置比中心更薄100 nm)時(△)的矽晶圓的剖面形狀。在這個模擬中，使這3種矽晶圓中的比距外周端10 mm(距中心140 mm)更靠近外側的塌邊形狀成為相同。再者，矽晶圓的直徑是設為300 mm。
在第5圖(b)~(d)中表示各個形狀的矽晶圓的外周部的剖面形狀與SFQR、ESFQR的基準線。以這個基準線為基礎來算出第5圖所示的各矽晶圓的SFQR與ESFQR。再者，基準線是與第2~3圖的情形同樣地規定，SFQR與ESFQR也是與第2~3圖的情形同樣地求出。
結果是如表2所示。當是中心凹陷形狀時，SFQR是中間等級，但是ESFQR最差(第5圖(b))。當是平坦形狀時，ESFQR最良好，但是SFQR最差(第5圖(c))。當是中心凸出形狀時，SFQR最良好且ESFQR良好，而成為接近平坦形狀的等級(第5圖(d))。由此可知，中心凸出形狀比較容易使SFQR與ESFQR同時成立。也就是說，為了改善SFQR與ESFQR雙方，以SFQR與ESFQR各自的假想線儘可能成為相同的斜率這樣的形狀(凸出形狀)較理想。
[從晶圓中心至外周為止的形狀變化對平坦度指標所造成的影響]
其次，本發明人著眼於從晶圓中心至外周為止的形狀變化，針對從晶圓中心至外周為止的形狀變化對平坦度指標所造成的影響進行模擬。進行模擬時所使用的三種矽晶圓的剖面形狀是如第6圖(a)所示。在第6圖中表示將從中心至外周為止的形狀變化量設為200 nm的中心凸出形狀，且當將由塌邊所造成的形狀變化開始的位置(外周塌邊開始位置)設為距外周端10 mm(距中心140 mm)的位置時(○)、當將外周塌邊開始位置設為距外周端5 mm(距中心145 mm)的位置時(◇)、及當從中心至外周為止以相同曲率來變化時(△)的矽晶圓的剖面形狀。再者，矽晶圓的直徑是設為300 mm。
在第6圖(b)~(d)中表示各個形狀的矽晶圓的外周部的剖面形狀與SFQR、ESFQR的基準線。以這個基準線為基礎來算出第6圖所示的各矽晶圓的SFQR與ESFQR。再者，基準線是與第2~3圖的情形同樣地規定，SFQR與ESFQR也是與第2~3圖的情形同樣地求出。
結果是如表3所示。由將第6圖(b)與第6圖(c)進行比 較可知，即便使塌邊開始位置往晶圓外周端側移動來增加平坦的部位，SFQR、ESFQR也沒有改善。但是，從中心以相同曲率來變化的中心凸出形狀，SFQR、ESFQR的值都大幅減少(第6圖(d))。由此可知，理想的晶圓形狀，是從中心至外周為止以相同曲率來變化的中心凸出形狀。但是，因為實際上不容易獲得如上所述的形狀，所以針對具有能夠製造的形狀的矽晶圓進行模擬。
[具有能夠製造的形狀的矽晶圓的模擬]
然後，本發明人針對具有能夠製造的形狀的矽晶圓進行模擬。進行模擬時所使用的三種矽晶圓的剖面形狀是如第7圖(a)所示。在第7圖中表示將從中心至外周為止的形狀變化量設為300 nm的中心凸出形狀(外周10 mm的位置比中心更薄100 nm)，且當將形狀變化開始的位置(外周塌邊開始位置)設為距外周端10 mm(距中心140 mm)的位置時(○)、當在○所示的晶圓形狀中將塌邊量設為一半的100 nm時(◇)、當在○所示的晶圓形狀中將外周塌邊開始位置設為距外周端20 mm(距中心130 mm)的位置時(△)的矽晶圓的剖面形狀。再者，矽晶圓的直徑是設為300 mm。
在第7圖(b)~(d)中表示各個形狀的矽晶圓的外周部 的剖面形狀與SFQR、ESFQR的基準線。以這個基準線為基礎來算出第7圖所示的各矽晶圓的SFQR與ESFQR。再者，基準線是與第2~3圖的情形同樣地規定，SFQR與ESFQR也是與第2~3圖的情形同樣地求出。
結果是如表4所示。由將第7圖(b)與第7圖(c)進行比較可知，如果使塌邊量減少為一半，SFQR與ESFQR就都會改善。但是，由將第7圖(b)與第7圖(d)進行比較可知，使外周塌邊開始位置往中心側移動，改善效果比較大。
[外周塌邊開始位置及塌邊量與SFQR及ESFQR間的相關性]
然後，選擇晶圓形狀是中心凸出形狀且外周塌邊開始位置及塌邊量不同的晶圓，使用從剖面形狀算出的SFQR及ESFQR，針對外周塌邊開始位置及塌邊量與SFQR及ESFQR間的相關性進行複迴歸分析。進行解析時所使用的資料是如表5所示。再者，外周塌邊開始位置、塌邊量，是以肉眼來從剖面形狀讀出的值。SFQR獲得相關係數R=0.82的高相關性。同樣地，ESFQR獲得相關係數R=0.85的高相關性。由複迴歸分析所得的外周塌邊開始位置及塌邊量與SFQR間的關係是如第8圖(a)所示，外周塌邊開始位置及塌邊量與ESFQR間的關係是如第8圖(b)所示。
由此可知，如果外周塌邊開始位置是從外周端往中心側20 mm以上，且塌邊量是100 nm以下，就能夠獲得一種晶圓，其SFQR成為25 nm以下且ESFQR成為70 nm以下。又，如果是如上所述的形狀的半導體晶圓，也能夠改善曲率的評估指標ZDD。並且，背面基準SBIR，因為是外周部的厚度的差異(塌邊量是主要的惡化因素)，所以能夠經由將塌邊量抑制在100 nm以下來改善。
本發明人從上述結果發現，製作成一種半導體晶圓形狀，就能夠不論外周排除區域、基準面如何，都同時滿足SFQR、SBIR、ESFQR、ZDD、ROA等指標，該半導體晶圓形狀是：中心凸出形狀，且將塌邊量(從外周塌邊開始位置至距外周端1 mm的位置為止的位移量)設為100 nm以下、較佳是70 nm以下，將外周塌邊的開始位置設為從外周端往中心側20 mm的位置、較佳是比作為ESFQR的測 定對象的晶圓外周部更靠近中心側(當ESFQR的單元尺寸是1~35 mm時，是從外周端往中心側36 mm的位置)。又，發現以下事實而完成本發明：如果從中心部至外周塌邊開始位置為止的位移量是100 nm以下，就能夠在不對SFQR、SBIR、ESFQR、ZDD、ROA等造成影響的情形下，抑制整體的平坦度指標GBIR。以下詳細說明。
[半導體晶圓]
本發明提供一種半導體晶圓，其在研磨時於外周形成有塌邊，其特徵在於：在前述半導體晶圓的中心與外周塌邊開始位置之間，前述半導體晶圓的厚度方向的位移量是100 nm以下，且前述半導體晶圓的中心是凸出的形狀，前述半導體晶圓的外周塌邊量是100 nm以下，並且，前述外周塌邊開始位置，是從前述半導體晶圓的外周端往中心側20 mm以上的位置、或比作為ESFQR的測定對象的前述半導體晶圓的外周部更靠近中心側的位置。
首先，在第1圖(a)中表示本發明的半導體晶圓的概略剖面圖；在第1圖(b)中表示半導體晶圓的外周部的概略放大剖面圖。半導體晶圓11的外周剖面是由直線與曲線所構成(第1圖(b))，該曲線具有大約一定的曲率。具體來說，半導體晶圓11是由中心12、外周塌邊13、外周塌邊開始位置14、外周端15、表面16及背面17所構成。又，在半導體晶圓的中心與外周塌邊開始位置之間，半導體晶圓的厚度方向的位移量是如A所示，半導體晶圓的外周塌邊量 是如B所示，外周塌邊開始位置的從外周端算起的距離是如C所示，半導體晶圓的中心與外周塌邊開始位置之間是如D所示，外周排除區域是如E所示，作為ESFQR的測定對象的半導體晶圓的外周部是如F所示(第1圖(b))。本發明的半導體晶圓11，在半導體晶圓的中心12與外周塌邊開始位置14之間，半導體晶圓的厚度方向的位移量A是100 nm以下，且半導體晶圓的中心12是凸出的形狀(第1圖(a)、(b))。如果從中心12至外周塌邊開始位置14為止的位移量A是100 nm以下，就能夠抑制整體的平坦度指標GBIR。又，如果是如上所述的中心凸出形狀，因為SFQR與ESFQR各自的假想線接近相同的斜率，所以SFQR與ESFQR能夠同時成立。
又，本發明的半導體晶圓，以半導體晶圓11的外周塌邊量B是100 nm以下為佳，以70 nm以下特佳(第1圖(b))。並且，本發明的半導體晶圓11，以外周塌邊開始位置14，是從半導體晶圓的外周端15往中心側20 mm以上的位置、或比作為ESFQR的測定對象的半導體晶圓的外周部F更靠近中心側的位置(第1圖(b))。如果是如上所述的形狀的外周部，就能夠製作成一種半導體晶圓，並且也能夠將GBIR抑制在250 nm以下，該半導體晶圓的SFQR成為25 nm以下且ESFQR成為70 nm以下，而同時改善多種平坦度指標。特別是，如果外周塌邊量成為70 nm以下，就能夠製作成一種半導體晶圓，其更加改善SFQR、ESFQR、ZDD、ROA、GBIR、SBIR等平坦度指標。
再者，本發明的半導體晶圓，只要滿足上述中心凸出形狀、外周塌邊量、外周塌邊開始位置，就沒有特別限定，可以是矽半導體晶圓或化合物半導體晶圓。
並且，本發明人針對獲得上述的半導體晶圓的方法進行研究後，結果發現以下事實，而完成本發明的半導體晶圓的製造方法，該事實是：能夠藉由研磨條件，來比較簡單地製造本發明的具有中心凸出的半導體晶圓；以及選擇不容易變形的硬度的研磨布，就能夠控制因研磨布變形而發生的外周塌邊，而獲得目標的塌邊量。以下，說明安定地獲得上述形狀的矽晶圓的方法。
[半導體晶圓的製造方法]
為了製造如上所述的半導體晶圓，本發明提供一種半導體晶圓的製造方法，在將單晶棒切片製作成半導體晶圓，且將該半導體晶圓予以去角，並使其平坦化後，包括將前述半導體晶圓予以研磨的研磨步驟，所述半導體晶圓的製造方法的特徵在於：在前述研磨步驟中，以使在前述半導體晶圓的中心與外周塌邊開始位置之間，前述半導體晶圓的厚度方向的位移量成為100 nm以下，且前述半導體晶圓的中心成為凸出的形狀的方式，將前述半導體晶圓予以雙面研磨，然後，以使前述半導體晶圓的外周塌邊量成為100 nm以下的方式，並且，以使前述外周塌邊開始位置成為從前述半導體晶圓的外周端往中心側20 mm以上的位置、或比作為ESFQR的測定對象的前述半導體晶圓的外周部更靠 近中心側的位置的方式，將前述半導體晶圓的單面進行化學機械研磨。
[準備要被研磨的半導體晶圓]
本發明的半導體晶圓的製造方法沒有特別限定，能夠藉由以下方法來準備要被研磨的半導體晶圓。首先，進行切片步驟，該切片步驟是將單晶棒切片而獲得半導體晶圓。半導體晶棒的製造方法沒有特別限定，能夠使用：柴氏法(Czochralski process，CZ法)和浮區熔融法(floating zone melting process，FZ法)等先前的方法。切片方法也沒有特別限定，能夠使用內徑刀片和多鋼線鋸等進行切片。其次，進行去角(倒角)步驟，該去角步驟是將這個藉由切片步驟所得的半導體晶圓的外周部予以去角，而形成去角部(倒角部)。然後，進行平坦化步驟，該平坦化步驟是使經藉由去角步驟而去角後的半導體晶圓平坦化。平坦化步驟中能夠包括以下步驟：磨光步驟、磨削步驟、及蝕刻步驟。藉由上述步驟，就能夠準備要被研磨的半導體晶圓。
[研磨步驟]
當是直徑300 mm的矽晶圓時，一般來說採用經由將雙面研磨與單面研磨組合來進行的研磨方法。為了抑制化學機械研磨所造成的塌邊量，以使用雙面研磨機製作中心凸出形狀為佳。藉由雙面研磨，就能夠比較簡單地製作具有中心凸出形狀的矽晶圓。具體來說，只要使用像日本特開2003-285262這樣的方法即可。又，即便是一種雙面研磨裝置，其轉盤(平台)不具有形狀調整機構，也能夠調整 修整條件來獲得中心凸出形狀的矽晶圓。雖然藉由單面的化學機械研磨也能夠獲得中心凸出形狀，但是如果雙面研磨後的形狀不安定，就難以安定地獲得期望的形狀及塌邊量。又，配合雙面研磨後的形狀來變更研磨條件，會連帶降低生產性，所以不佳。因此，較佳是藉由雙面研磨來製作整體的形狀並藉由單面的化學機械研磨來抑制外周塌邊的方法。
於是，如上所述，在研磨步驟中，以使在半導體晶圓的中心與外周塌邊開始位置之間，半導體晶圓的厚度方向的位移量成為100 nm以下，且半導體晶圓的中心成為凸出的形狀的方式，將半導體晶圓予以雙面研磨。如上所述，利用雙面研磨來製作晶圓整體的形狀，使SFQR與ESFQR各自的假想線接近相同的斜率，所以SFQR與ESFQR能夠同時成立。
並且，如上所述，以使半導體晶圓的外周塌邊量成為100 nm以下的方式，並且，以使外周塌邊開始位置，成為從半導體晶圓的外周端往中心側20 mm以上的位置、或比作為ESFQR的測定對象的半導體晶圓的外周部更靠近中心側的方式，將半導體晶圓的單面進行化學機械研磨。進行化學機械研磨而成為如上所述的形狀的外周部，就能夠獲得一種半導體晶圓，其SFQR成為25 nm以下且ESFQR成為70 nm以下，並且能夠製造一種半導體晶圓，其同時改善多種平坦度指標。特別是，如果外周塌邊量是70 nm以下，就能夠製造一種半導體晶圓，其更加改善SFQR、 ESFQR、ZDD、ROA、GBIR、SBIR等平坦度指標。
又，在進行單面的化學機械研磨時，較佳是使用Asker-C硬度是60以上的不織布系的研磨布、或Shore-D硬度是55以上的聚胺酯系的硬度比較硬的研磨布，將前述半導體晶圓予以單面研磨。化學機械研磨的塌邊量，雖然也會因研磨條件而變化，但是因為與研磨布的變形量相關的程度大，所以只要選擇如上所述的硬度比較硬的研磨布，就能夠經由調整研磨條件來獲得期望的塌邊量。又，經由使研磨負載或轉數最佳化，也能夠使塌邊量成為70 nm以下。
[實施例]
以下，列舉實施例、比較例來更具體地說明本發明，但是本發明並不受以下實施例所限定。
(實施例1)
將單晶棒切片製作成直徑300 mm的矽晶圓，且將該矽晶圓予以去角(倒角)，並使其平坦化。然後，使用日本特開2003-285262號公報中所記載的雙面研磨機並調整成以下條件來進行雙面研磨：在半導體晶圓的中心與外周塌邊開始位置之間，半導體晶圓的厚度方向的位移量成為100 nm以下，且半導體晶圓的中心成為凸出的形狀。這時，由於因雙面研磨而發生外周塌邊的情形是不佳的，所以研磨布是使用硬質發泡胺酯墊，具體來說是使用Nitta Haas製MH-S15A。研磨漿液是將粒度0.05 μm的由膠體二氧化矽 所構成的研磨粒調整成pH 10.5後，以研磨負載200 g/cm2 來進行研磨。為了安定地獲得中心凸出形狀的晶圓，而使用轉盤形狀調整機構，將上轉盤的形狀設為上方凸出形狀(轉盤外側的位置比轉盤中心更低的形狀)，且將初期漿液供給量設為4 L/min，並且配合研磨布的壽命，一邊適時調整漿液流量，一邊進行研磨。然後，以使半導體晶圓的外周塌邊量成為100 nm的方式，並且，以使外周塌邊開始位置，成為從半導體晶圓的外周端往中心側20 mm的位置的方式，將半導體晶圓的單面進行化學機械研磨。這時，化學機械研磨的研磨布是使用不織布，具體來說是使用Nitta Haas製Suba800(Asker-C硬度是82)。研磨漿液是將粒度0.05 μm的由膠體二氧化矽所構成的研磨粒調整成pH 10.5後，將研磨負載設為150 g/cm2 ，且將漿液供給量設為3 L/min，並且以轉盤轉數30 rpm、研磨墊轉數30 rpm來進行研磨。然後，進行精加工研磨，而製作實施例1的矽晶圓。再者，雖然也會因進行精加工研磨而發生外周塌邊，但是因為研磨的磨削量少，而化學機械研磨對外周塌邊所造成的影響是10%左右，所以不特別變更條件，而以一般條件來進行。
(實施例2)
研磨中的研磨布表面溫度，因為在研磨中發熱會蓄積，所以研磨布中心部的溫度會比外周部相對地更加升高。這個溫度差，因為會對研磨速率造成影響，所以經由 控制這個區域的範圍，就能夠控制塌邊開始位置。在實施例2中，除了以不改變晶圓的面內平均磨削量的方式來調整研磨負載、研磨頭轉數、漿液供給溫度，且將溫度高的區域增加至大於實施例1，並且以使外周塌邊開始位置，成為比作為ESFQR的測定對象的半導體晶圓的外周部更靠近中心側(從外周端往中心側35 mm)的方式，將矽晶圓的單面進行化學機械研磨以外，其餘與實施例1同樣進行，而製作實施例2的矽晶圓。
(比較例1)
並且，除了以能夠與先前同樣地形成翅膀形狀的方式來實行調整，而進行雙面研磨、化學機械研磨以外，其餘與實施例1同樣進行，而製作比較例1的矽晶圓。
為了將以上述方式進行而製得的實施例1與比較例1的矽晶圓進行比較，而將這些矽晶圓的化學機械研磨後的SFQRmax表示在第9圖(a)，將這些矽晶圓的化學機械研磨後的ESFQRave表示在第9圖(b)，將這些矽晶圓的化學機械研磨後的GBIR表示在第9圖(c)，將這些矽晶圓的化學機械研磨後的SBIRmax表示在第10圖(a)，將這些矽晶圓的化學機械研磨後的ZDD表示在第10圖(b)，將這些矽晶圓的化學機械研磨後的ROA表示在第10圖(c)。在第9圖及第10圖中，以●來表示實施例1，以○來表示比較例1。又，塗滿的長條圖是實施例1，沒有塗滿的長條圖是比較例1。與比較例1相比，在實施例1中，平坦度在所有品 質項目中都改善，特別是難以同時成立的SFQR與ESFQR都大幅改善。
為了將以上述方式進行而製得的實施例2與比較例1的矽晶圓進行比較，而將這些矽晶圓的化學機械研磨後的SFQRmax表示在第11圖(a)，將這些矽晶圓的化學機械研磨後的ESFQRave表示在第11圖(b)，將這些矽晶圓的化學機械研磨後的GBIR表示在第11圖(c)，將這些矽晶圓的化學機械研磨後的SBIRmax表示在第12圖(a)，將這些矽晶圓的化學機械研磨後的ZDD表示在第12圖(b)，將這些矽晶圓的化學機械研磨後的ROA表示在第12圖(c)。第11圖及第12圖中，以●來表示實施例2，以○來表示比較例1。又，塗滿的長條圖是實施例2，沒有塗滿的長條圖是比較例1。與比較例1相比，在實施例2中，與實施例1同樣地，平坦度在所有品質項目中都改善，特別是難以同時成立的SFQR與ESFQR都大幅改善。
由上述說明顯示，根據本發明，能夠提供一種半導體晶圓，其在外周排除區域不同的SFQR、ESFQR、ROA等多種平坦度指標中，能夠將從基準面算起的偏差同時減少至最小，並且經由將中心凸出形狀與外周塌邊形狀組合，也能夠同時抑制外周部所產生的曲率變化。又，顯示出：製作成如上所述的形狀的半導體晶圓，而不只表面基準，也能夠同時滿足背面基準的平坦度指標(GBIR、SBIR)、及如ZDD這樣的曲率的評估指標。並且顯示，能夠在相同的研磨條件下對應於所有的顧客要求，且能夠滿足多種顧客 要求。又，因為藉此能夠在相同的加工條件下進行對應，所以能夠提高半導體晶圓的生產性和產率。
再者，本發明並不限於上述實施形態。上述實施形態只是例示，只要具有與本發明的申請專利範圍中所記載的技術思想實質上相同的構成並且產生同樣的作用效果，不論是何種，都包含在本發明的技術範圍內。
11‧‧‧半導體晶圓
12‧‧‧中心
13‧‧‧外周塌邊
14‧‧‧外周塌邊開始位置
15‧‧‧外周端
16‧‧‧表面
17‧‧‧背面
A‧‧‧在半導體晶圓的中心與外周塌邊開始位置之間，半導體晶圓的厚度方向的位移量
B‧‧‧半導體晶圓的外周塌邊量
C‧‧‧外周塌邊開始位置從外周端算起的距離
D‧‧‧半導體晶圓的中心與外周塌邊開始位置之間
E‧‧‧外周排除區域
F‧‧‧作為ESFQR的測定對象的半導體晶圓的外周部
第1圖(a)是本發明的半導體晶圓的概略剖面圖；第1圖(b)是半導體晶圓的外周部的概略放大剖面圖。
第2圖(a)是表示先前的矽晶圓的剖面形狀的第一態樣的圖；第2圖(b)是表示該矽晶圓的外周部的剖面形狀與SFQR、ESFQR的基準線的圖。
第3圖(a)是表示先前的矽晶圓的剖面形狀的第二態樣的圖；第3圖(b)是表示該矽晶圓的外周部的剖面形狀與SFQR、ESFQR的基準線的圖。
第4圖(a)是表示先前的矽晶圓的剖面形狀的第三態樣的圖；第4圖(b)是表示該矽晶圓的外周部的剖面形狀與SFQR、ESFQR的基準線的圖。
第5圖(a)是表示中心凹陷形狀(◇)、平坦形狀(○)、及中心凸出形狀(△)的矽晶圓的剖面形狀的圖；第5圖(b)是表示中心凹陷形狀的矽晶圓的外周部的剖面形狀與SFQR、ESFQR的基準線的圖；第5圖(c)是表示平坦形狀的矽晶圓的外周部的剖面形狀與SFQR、ESFQR的基準線的圖；第5圖(d)是表示中心凸出形狀的矽晶圓的外周部的剖面形狀與SFQR、ESFQR的基準線的圖。
第6圖(a)是表示將從中心至外周為止的形狀變化量設為200 nm的中心凸出形狀，且當將由塌邊所造成的形狀變化開始的位置(外周塌邊開始位置)設為距外周端5 mm(距中心145 mm)的位置時(◇)、當設為距外周端10 mm(距中 心140 mm)的位置時(○)、及當從中心至外周為止以相同曲率來變化時(△)的矽晶圓的剖面形狀的圖；第6圖(b)是表示◇所示的矽晶圓的外周部的剖面形狀與SFQR、ESFQR的基準線的圖；第6圖(c)是表示○所示的矽晶圓的外周部的剖面形狀與SFQR、ESFQR的基準線的圖；第6圖(d)是表示△所示的矽晶圓的外周部的剖面形狀與SFQR、ESFQR的基準線的圖。
第7圖(a)是表示將從中心至外周為止的形狀變化量設為300 nm的中心凸出形狀(外周10 mm的位置比中心更薄100 nm)，且當將形狀變化開始的位置(外周塌邊開始位置)設為距外周端10 mm(距中心140 mm)的位置時(○)、當相對於○所示的晶圓形狀將塌邊量設為一半的200 nm時(◇)、當相對於○所示的晶圓形狀將外周塌邊開始位置設為距外周端20 mm(距中心130 mm)的位置時(△)的矽晶圓的剖面形狀的圖；第7圖(b)是表示○所示的矽晶圓的外周部的剖面形狀與SFQR、ESFQR的基準線的圖；第7圖(c)是表示◇所示的矽晶圓的外周部的剖面形狀與SFQR、ESFQR的基準線的圖；第7圖(d)是表示△所示的矽晶圓的外周部的剖面形狀與SFQR、ESFQR的基準線的圖。
第8圖(a)是表示外周塌邊開始位置及塌邊量與SFQR的相關關係的圖；第8圖(b)是表示外周塌邊開始位置及塌邊量與ESFQR的相關關係的圖。
第9圖(a)是表示藉由實施例1與比較例1所製得的矽晶圓的SFQRmax的圖；第9圖(b)是表示藉由實施例1與 比較例1所製得的矽晶圓的ESFQRave的圖；第9圖(c)是表示藉由實施例1與比較例1所製得的矽晶圓的GBIR的圖。
第10圖(a)是表示藉由實施例1與比較例1所製得的矽晶圓的SBIRmax的圖；第10圖(b)是表示藉由實施例1與比較例1所製得的矽晶圓的ZDD的圖；第10圖(c)是表示藉由實施例1與比較例1所製得的矽晶圓的ROA的圖。
第11圖(a)是表示藉由實施例2與比較例1所製得的矽晶圓的SFQRmax的圖；第11圖(b)是表示藉由實施例2與比較例1所製得的矽晶圓的ESFQRave的圖；第11圖(c)是表示藉由實施例2與比較例1所製得的矽晶圓的GBIR的圖。
第12圖(a)是表示藉由實施例2與比較例1所製得的矽晶圓的SBIRmax的圖；第12圖(b)是表示藉由實施例2與比較例1所製得的矽晶圓的ZDD的圖；第12圖(c)是表示藉由實施例2與比較例1所製得的矽晶圓的ROA的圖。
第13圖是用以說明半導體晶圓中的ROA的剖面圖。
第14圖是用以說明半導體晶圓中的ZDD的剖面圖。
第15圖是用以說明半導體晶圓中的ESFQR的俯視圖。
11‧‧‧半導體晶圓
12‧‧‧中心
13‧‧‧外周塌邊
14‧‧‧外周塌邊開始位置
15‧‧‧外周端
16‧‧‧表面
17‧‧‧背面
A‧‧‧在半導體晶圓的中心與外周塌邊開始位置之間，半導體晶圓的厚度方向的位移量
B‧‧‧半導體晶圓的外周塌邊量
C‧‧‧外周塌邊開始位置的從外周端算起的距離
D‧‧‧半導體晶圓的中心與外周塌邊開始位置之間
E‧‧‧外周排除區域
F‧‧‧作為ESFQR的測定對象的半導體晶圓的外周部

Claims (4)

  1. 一種半導體晶圓，其在研磨時於外周形成有塌邊，所述半導體晶圓的特徵在於：在前述半導體晶圓的中心與外周塌邊開始位置之間，前述半導體晶圓的厚度方向的位移量是100nm以下，且前述半導體晶圓的中心是凸出的形狀，前述半導體晶圓的外周塌邊量是100nm以下，並且，前述外周塌邊開始位置，是從前述半導體晶圓的外周端往中心側20mm以上的位置、或比作為ESFQR的測定對象的前述半導體晶圓的外周部更靠近中心側的位置。
  2. 如請求項1所述的半導體晶圓，其中，前述外周塌邊量是70nm以下。
  3. 一種半導體晶圓的製造方法，其在將單晶棒切片製作成半導體晶圓，且將該半導體晶圓予以去角，並使其平坦化後，包括將前述半導體晶圓予以研磨的研磨步驟，所述半導體晶圓的製造方法的特徵在於：在前述研磨步驟中，將具有上下轉盤之雙面研磨機的上轉盤的形狀設為上方凸出形狀來對前述半導體晶圓進行雙面研磨，藉此以使在前述半導體晶圓的中心與外周塌邊開始位置之間，前述半導體晶圓的厚度方向的位移量成為100nm以下，且前述半導體晶圓的中心成為凸出的形狀的 方式，將前述半導體晶圓予以雙面研磨，然後，使用Asker-C硬度為60以上的不織布系的研磨布、或Shore-D硬度為55以上的聚胺酯系的研磨布，在控制該研磨布之表面溫度相對高於研磨布外周部之區域範圍的情況下，對前述半導體晶圓之單面進行化學機械研磨，藉此以使前述半導體晶圓的外周塌邊量成為100nm以下的方式，並且，以使前述外周塌邊開始位置，成為從前述半導體晶圓的外周端往中心側20mm以上的位置、或比作為ESFQR的測定對象的前述半導體晶圓的外周部更靠近中心側的位置的方式，將前述半導體晶圓的單面進行化學機械研磨。
  4. 如請求項3所述的半導體晶圓的製造方法，其中，在前述研磨步驟中，以使前述外周塌邊量成為70nm以下的方式，將前述半導體晶圓予以研磨。
TW101112481A 2011-04-26 2012-04-09 Semiconductor wafers and methods for manufacturing the same TWI501304B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011098241A JP5621702B2 (ja) 2011-04-26 2011-04-26 半導体ウェーハ及びその製造方法

Publications (2)

Publication Number Publication Date
TW201306109A TW201306109A (zh) 2013-02-01
TWI501304B true TWI501304B (zh) 2015-09-21

Family

ID=47071813

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101112481A TWI501304B (zh) 2011-04-26 2012-04-09 Semiconductor wafers and methods for manufacturing the same

Country Status (8)

Country Link
US (1) US9076750B2 (zh)
JP (1) JP5621702B2 (zh)
KR (1) KR101774850B1 (zh)
CN (1) CN103493184B (zh)
DE (1) DE112012001458B4 (zh)
SG (2) SG194646A1 (zh)
TW (1) TWI501304B (zh)
WO (1) WO2012147279A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6180873B2 (ja) * 2013-08-30 2017-08-16 株式会社クラレ 繊維複合シート、研磨パッド及びその製造方法
WO2015167826A1 (en) * 2014-04-30 2015-11-05 1366 Technologies, Inc. Methods and apparati for making thin semi-conductor wafers with locally controlled regions that are relatively thicker than other regions and such wafers
DE102015220924B4 (de) 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
JP6406238B2 (ja) * 2015-12-18 2018-10-17 株式会社Sumco ウェーハ研磨方法および研磨装置
KR101810643B1 (ko) * 2016-02-02 2017-12-19 에스케이실트론 주식회사 에피텍셜 웨이퍼의 평탄도 제어 방법
WO2018198718A1 (ja) * 2017-04-28 2018-11-01 Ｊｘ金属株式会社 半導体ウエハ及び半導体ウエハの研磨方法
DE102017210450A1 (de) 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
DE102017210423A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
JP6799509B2 (ja) * 2017-07-21 2020-12-16 クラリオン株式会社 関連付けシステム、関連付け方法
JP6750592B2 (ja) * 2017-08-15 2020-09-02 信越半導体株式会社 シリコンウエーハのエッジ形状の評価方法および評価装置、シリコンウエーハ、ならびにその選別方法および製造方法
WO2019035336A1 (ja) * 2017-08-15 2019-02-21 信越半導体株式会社 シリコンウエーハのエッジ形状の評価方法および評価装置、シリコンウエーハ、ならびにその選別方法および製造方法
JP6451825B1 (ja) * 2017-12-25 2019-01-16 株式会社Sumco ウェーハの両面研磨方法
DE102018200415A1 (de) * 2018-01-11 2019-07-11 Siltronic Ag Halbleiterscheibe mit epitaktischer Schicht
KR102518971B1 (ko) * 2018-04-13 2023-04-05 가부시키가이샤 사무코 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법
JP7067524B2 (ja) * 2019-04-15 2022-05-16 信越半導体株式会社 ウェーハのフラットネス測定機の選定方法及び測定方法
KR102413432B1 (ko) * 2020-08-28 2022-06-27 에스케이실트론 주식회사 웨이퍼 및 그 형상 분석 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070141958A1 (en) * 2005-12-20 2007-06-21 Siltron Inc. Silicon Wafer Grinding Apparatus, Retaining Assembly Used for the Same and Silicon Wafer Flatness Correcting Method
US20090057840A1 (en) * 2000-10-10 2009-03-05 Shin-Etsu Handotai Co., Ltd. Wafer manufacturing method, polishing apparatus, and wafer
US20100210188A1 (en) * 2009-02-18 2010-08-19 Siltronic Ag Carrier For Holding Semiconductor Wafers During A Double-Side Polishing Of The Semiconductor Wafers

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3341258B2 (ja) 1992-11-27 2002-11-05 株式会社東芝 ポリッシング装置
JPH08257893A (ja) 1995-03-29 1996-10-08 Mitsubishi Materials Corp ウェーハ研磨装置および研磨方法
JP2001326197A (ja) 2000-03-10 2001-11-22 Mitsubishi Materials Silicon Corp 半導体ウェーハの研磨方法およびその装置
JP2002064071A (ja) * 2000-06-09 2002-02-28 Sumitomo Osaka Cement Co Ltd シリコンウエハー鏡面研磨用研磨板およびシリコンウエハーの鏡面研磨方法
WO2001096065A1 (fr) 2000-06-13 2001-12-20 Shin-Etsu Handotai Co., Ltd. Procede de polissage de pieces
JP3612708B2 (ja) 2001-11-29 2005-01-19 信越半導体株式会社 溝入り研磨布並びにワークの研磨方法及び研磨装置
JP3935757B2 (ja) 2002-03-28 2007-06-27 信越半導体株式会社 ウエーハの両面研磨装置及び両面研磨方法
KR20060038612A (ko) * 2004-10-30 2006-05-04 주식회사 하이닉스반도체 웨이퍼의 에지 롤오프 측정 방법
JP4881590B2 (ja) * 2005-07-27 2012-02-22 ニッタ・ハース株式会社 研磨布
JP2007067179A (ja) * 2005-08-31 2007-03-15 Shin Etsu Handotai Co Ltd 半導体ウエーハの鏡面研磨方法及び鏡面研磨システム
KR100841094B1 (ko) 2005-12-20 2008-06-25 주식회사 실트론 실리콘 웨이퍼 연마장치, 이에 이용되는 리테이닝어셈블리, 및 이를 이용한 실리콘 웨이퍼 평평도 보정방법
EP1840955B1 (en) * 2006-03-31 2008-01-09 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method for fabricating a compound material and method for choosing a wafer
JP4904960B2 (ja) * 2006-07-18 2012-03-28 信越半導体株式会社 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法
JP2008254124A (ja) * 2007-04-05 2008-10-23 Toray Ind Inc 研磨パッド
JP2009090397A (ja) * 2007-10-05 2009-04-30 Nitta Haas Inc 研磨パッド
JP2011079076A (ja) * 2009-10-05 2011-04-21 Toshiba Corp 研磨装置及び研磨方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057840A1 (en) * 2000-10-10 2009-03-05 Shin-Etsu Handotai Co., Ltd. Wafer manufacturing method, polishing apparatus, and wafer
US20070141958A1 (en) * 2005-12-20 2007-06-21 Siltron Inc. Silicon Wafer Grinding Apparatus, Retaining Assembly Used for the Same and Silicon Wafer Flatness Correcting Method
US20100210188A1 (en) * 2009-02-18 2010-08-19 Siltronic Ag Carrier For Holding Semiconductor Wafers During A Double-Side Polishing Of The Semiconductor Wafers

Also Published As

Publication number Publication date
DE112012001458T5 (de) 2013-12-19
WO2012147279A1 (ja) 2012-11-01
DE112012001458B4 (de) 2024-05-08
CN103493184B (zh) 2016-03-30
CN103493184A (zh) 2014-01-01
SG194646A1 (en) 2013-12-30
KR101774850B1 (ko) 2017-09-05
JP2012231005A (ja) 2012-11-22
US20140008768A1 (en) 2014-01-09
JP5621702B2 (ja) 2014-11-12
TW201306109A (zh) 2013-02-01
KR20140048869A (ko) 2014-04-24
SG10201503189QA (en) 2015-06-29
US9076750B2 (en) 2015-07-07

Similar Documents

Publication Publication Date Title
TWI501304B (zh) Semiconductor wafers and methods for manufacturing the same
TWI523094B (zh) Double-sided grinding method
TWI471911B (zh) 製造磊晶晶圓的方法以及磊晶晶圓
TWI390616B (zh) Semiconductor wafer manufacturing method
KR101436482B1 (ko) 반도체 웨이퍼 및 그 제조 방법
US7077726B2 (en) Semiconductor wafer with improved local flatness, and method for its production
TWI680507B (zh) 晶圓研磨方法
TWI727490B (zh) 晶圓製造方法以及晶圓
US20140264765A1 (en) Semiconductor wafer and method of producing same
KR20230096088A (ko) 웨이퍼의 연마 방법 및 웨이퍼의 제조 방법
JP2010034479A (ja) ウェーハの研磨方法
JP2019507027A (ja) ポリッシング測定装置およびその研磨時間の制御方法、ならびにそれを含んだポリッシング制御システム
JP5505334B2 (ja) 半導体ウェーハ及びその製造方法
JP6471686B2 (ja) シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
TWI851227B (zh) 晶圓的單面拋光方法、晶圓的製造方法、及晶圓的單面拋光裝置
TW202406674A (zh) 晶圓的單面拋光方法、晶圓的製造方法、及晶圓的單面拋光裝置
TW202407790A (zh) 晶圓的單面拋光方法、晶圓的製造方法、及晶圓的單面拋光裝置
TW202342233A (zh) 晶圓的雙面研磨方法