DE112012001458T5 - Halbleiterwafer und Herstellungsverfahren dafür - Google Patents

Halbleiterwafer und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE112012001458T5
DE112012001458T5 DE112012001458T DE112012001458T DE112012001458T5 DE 112012001458 T5 DE112012001458 T5 DE 112012001458T5 DE 112012001458 T DE112012001458 T DE 112012001458T DE 112012001458 T DE112012001458 T DE 112012001458T DE 112012001458 T5 DE112012001458 T5 DE 112012001458T5
Authority
DE
Germany
Prior art keywords
semiconductor wafer
outer peripheral
center
polishing
esfqr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112012001458T
Other languages
English (en)
Other versions
DE112012001458B4 (de
Inventor
Michito Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of DE112012001458T5 publication Critical patent/DE112012001458T5/de
Application granted granted Critical
Publication of DE112012001458B4 publication Critical patent/DE112012001458B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/34Accessories
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Die vorliegende Erfindung sieht einen Halbleiterwafer mit einem Durchhang vor, der an einem äußeren Umfang während des Polierens gebildet wird, wobei eine Versetzung des Halbleiterwafers in der Dickenrichtung 100 nm oder weniger zwischen der Mitte und der äußeren peripheren Durchhangausgangsstelle des Halbleiterwafers ist, und die Mitte des Halbleiterwafers eine konvexe Form hat, der Betrag an äußerem peripherem Durchhang des Halbleiterwafers 100 nm oder weniger ist, und die äußere periphere Durchhangausgangsstelle von einem äußeren peripheren Abschnitt des Halbleiterwafers zur Mitte oder 20 mm oder mehr vom äußeren peripheren Ende des Halbleiterwafers zur Mitte entfernt ist, wobei der äußere periphere Abschnitt ein Messobjekt von ESFQR ist. Im Ergebnis besteht eine Aufgabe darin, einen Halbleiterwafer, mit dem mehrere Ebenheitsindices, z. B. SFQR, ESFQR, ZDD, ROA, GBIR, SBIR und andere, gleichzeitig unter denselben Verarbeitungsbedingungen erfüllt werden können, und ein Herstellungsverfahren dafür vorzusehen.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft einen Halbleiterwafer, der eine Mehrzahl von Ebenheitsparametern erfüllt, und ein Herstellungsverfahren dafür.
  • STAND DER TECHNIK
  • In den letzten Jahren wird unter Fortschreiten der Miniaturisierung eine Waferform gefordert, bei der selbst der äußere periphere Abschnitt eines Halbleiterwafer eben ist, und es werden zusätzlich zu GBIR (Global Backsurface-referenced Ideal plane/Range), SFQR (Site Frontsurface-referenced least sQuares/Range), SBIR (Site Backsurface-reference Ideal plane/Range) und anderen, bei denen es sich um herkömmliche Ebenheitsbewertungsindices handelt, neue Indices verwendet, wie beispielsweise ROA (Roll Off Amount, das auch als Kantenabrollbetrag bezeichnet wird), mit dem die Ebenheit eines äußeren peripheren Abschnitts eines Halbleiterwafers bewertet wird, ESFQR (Edge Site Frontsurface-referenced least sQuares/Range), ZDD (Z-Height Double Differentiation), mit dem die Krümmungsänderung bewertet wird, und andere.
  • Das Abtragsmaterial des äußeren peripheren Abschnitts des polierten Halbleiterwafers nimmt aufgrund eines Kontakts mit einem Polierblock zu, und es tritt nach dem Polieren ein äußerer peripherer Durchhang als Form auf. Normalerweise wird ROA oder ESFQR unter Verwendung von Daten von einem äußeren peripheren Ende eines Halbleiterwafers zu einem Punkt berechnet, der 1 mm davon entfernt ist, und SFQR oder SBIR wird unter Verwendung von Daten vom äußeren peripheren Ende des Halbleiterwafers zu einem Punkt berechnet, der 2 mm davon entfernt ist. Verglichen mit SFQR oder SBIR wird daher ROA oder ESFQR vom äußeren peripheren Durchhang stark beeinflusst. Weiterhin variiert die Dicke des Halbleiterwafers stark in einem Bereich vom äußeren peripheren Ende des Wafers zu einem Punkt, der sich 0,5 bis 1 mm von diesem Ende entfernt befindet, und, wenn ein äußerer peripherer ausgeschlossener Bereich von ROA oder ESFQR zukünftig von 1 mm weiter reduziert wird, wird ROA oder SFQR von dem äußeren peripheren Durchhang stärker beeinflusst werden. Ein Ebenheitsindex, der im SEMI-Standard definiert ist, wird nun nachfolgend gesondert beschrieben.
  • GBIR ist ein auf die Rückfläche bezogener umfassender Ebenheitsindex, der zur Bewertung der Ebenheit in Bezug auf die gesamte definierte Waferfläche mit Ausnahme eines peripheren Kantenabschnitts verwendet wird. GBIR wird als Breite der Abweichung zwischen maximaler und minimaler Dicke der Vorderseite eines Halbleiterwafers in Bezug auf eine Bezugsfläche definiert, wenn die Rückseite der Halbleiterfläche als Bezugsfläche festgelegt wird.
  • SFQR ist ein auf die Vorderfläche bezogener Ortsebenheitsindex, der in Übereinstimmung mit jedem Ort bewertet wird. SFQR wird als Bereich der positiven und negativen Abweichung von einer Bezugsfläche definiert, wenn eine Zelle mit einer willkürlichen Abmessung (z. B. 26 mm × 8 mm) auf der Vorderseite eines Halbleiterwafers festgelegt wird, und die durch die Methode des kleinsten Quadrats im Hinblick auf die Zellenfläche erhaltene Fläche wird als Bezugsfläche festgelegt. Weiter repräsentiert ein Wert von SFQRmax einen maximalen Wert von SFQR an jedem Ort auf einem vorbestimmten Wafer.
  • SBIR ist ein auf die Rückfläche bezogener Stellenebenheitsindex. SBIR ist die Dickenabweichung in einer Zelle mit einer willkürlichen Abmessung (z. B. 26 mm × 8 mm) auf einem Halbleiterwafer im Hinblick auf eine Bezugsfläche, wenn die Rückseite des Halbleiterwafers als Bezugsfläche bestimmt wird, und SBIRmax repräsentiert den maximalen Wert von SBIR an jedem Ort. SFQR und SBIR beziehen sich auf die Bewertung der Ebenheit einer bestimmten Zelle auf einer Waferfläche, und diese Bewertung wird im Hinblick auf eine Zelle mit einer Abmessung durchgeführt, die ungefähr einem Bereich des herzustellenden Halbleiterbauteils entspricht.
  • Die Definition von ROA wird nun mit Bezug auf 13 beschrieben. Die Abszisse in 13 stellt die Länge vom äußeren peripheren Ende eines Halbleiterwafers dar, und deren Ordinate repräsentiert die Versetzung einer Waferflächenform. Im Allgemeinen repräsentiert ROA als Durchhangbetrag die Änderung „d” der Formversetzung von einer Bezugsfläche an einer Stelle, die 0,5 mm oder 1 mm von einem äußeren peripheren Ende (die Länge vom äußeren peripheren Ende des Halbleiterwafers ist in 13 als r0 dargestellt) entfernt ist, wenn die Rückseite eines Halbleiterwafers zu einer ebenen Fläche korrigiert wird, die Neigung der Vorderseite des Halbleiterwafers korrigiert wird und der ebene Bereich, der 3 bis 6 mm vom äußeren peripheren Ende des Halbleiterwafers entfernt ist (zwischen r1 und r2 in 13), als Bezugsfläche festgelegt wird. Die äußere periphere Endseite von r0 wird auch als ein den äußeren Umfang ausschließender Bereich bezeichnet (der auch als ein den peripheren Abschnitt ausschließender Bereich bezeichnet wird und der Länge eines Abschnitts, der sich außerhalb des Anwendungsbereichs des Ebenheitsstandards befindet, vom äußeren peripheren Ende entspricht).
  • Die Definition von ZDD wird nun mit Bezug auf 14 beschrieben. Die Abszisse in 14 repräsentiert die Länge vom äußeren peripheren Ende eines Halbleiterwafers und deren Ordinate repräsentiert die Versetzung einer Waferflächenform. Im Allgemeinen bedeutet ZDD die Differenz zweiter Ordnung einer Versetzung einer Halbleiterwaferfläche in Bezug auf den Radius des Halbleiterwafers. Ein positiver ZDD-Wert bedeutet, dass die Fläche in aufsteigender Richtung versetzt wird, während ein negativer Wert bedeutet, dass die Fläche in der Durchhangrichtung versetzt wird.
  • ESFQR ist der SFQR an einer Kante (einem äußeren peripheren Abschnitt), und es handelt sich dabei um einen Ebenheitsindex, der für die Ebenheit des äußeren peripheren Abschnitts charakteristisch ist. Es wird nun mit Bezug auf 15 beschrieben, wie eine Zelle in ESFQR festgelegt wird. 15(a) ist eine Draufsicht auf einen Halbleiterwafer, die zeigt, dass sein äußerer peripherer Abschnitt in 72 rechteckige Bereiche (Zellen) unterteilt ist. 15(b) ist eine vergrößerte Ansicht von einem der rechteckigen Bereiche, und der rechteckige Bereich wird von einer geraden Linie L2 von 35 mm, die sich vom äußeren peripheren Ende in der Durchmesserrichtung erstreckt, und einem Bogen L1, der 5° in der Umfangsrichtung eines äußeren peripheren Abschnitts des Halbleiterwafers entspricht, umgeben, und ein Bereich L3, der 1 mm vom äußeren peripheren Ende in der Durchmesserrichtung entfernt ist, ist nicht umfasst. ESFQR ist hier ein SFQR-Wert (ein Bereich der positiven und negativen Abweichung von der Ebene des kleinsten Quadrats in dem Bereich) dieses rechteckigen Bereichs (der Zelle). Im Fall von ESFQR wird die äußere periphere Endseite, die für L3 charakteristisch ist, als den äußeren Umfang ausschließender Bereich festgelegt.
  • ENTGEGEN HALTUNGSLISTE
  • PATENTLITERATUR
    • Patentliteratur 1: japanische ungeprüfte Patentveröffentlichung (Kokai) Nr. H08-257893
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • TECHNISCHES PROBLEM
  • Der äußere periphere Durchhang ist ein Abschnitt, der gebildet wird, wenn der äußere periphere Abschnitt eines Wafers übermäßig poliert und aufgrund einer Erhöhung des Polierdrucks, der durch eine Deformation eines Polierblocks verursacht wird, zu einer Krümmung gerundet wird, ohne zu einer ebenen Fläche ausgebildet zu werden. Um den Einfluss einer solchen Deformation des Polierblocks zu reduzieren, ist die Verwendung eines Polierkopfs mit einem Haltemechanismus bekannt (Patentliteratur 1). Allerdings ist unter den bestehenden Umständen, dass ein weicher Polierblock verwendet wird, um Kratzer auf einer Waferfläche zu reduzieren, das Unterbinden einer Deformation des Polierblocks schwierig, und die Verbesserung des äußeren peripheren Durchhangs ist im Prinzip begrenzt.
  • Andererseits gibt es den auf die Vorderfläche bezogenen Ebenheitsstandard und den auf die Rückfläche bezogenen Ebenheitsstandard, und es ist schwierig, die beiden Standards mit den unterschiedlichen Bezugsflächen unter denselben Herstellungsbedingungen zu erfüllen. Daher ist eine Einrichtänderung der Herstellungsbedingungsänderung notwendig, und es gibt das Problem, dass die Produktivität dadurch gesenkt wird.
  • Selbst wenn weiterhin dieselbe Flächenreferenz verwendet wird, variiert der Wert von ESFQR oder dergleichen abhängig von einem Unterschied zwischen den den äußeren Umfang ausschließenden Bereichen, und daher gibt es auch ein Problem insofern, als die Ausbeute niedriger ist. Um ein solches Problem zu lösen, zum Beispiel um ESFQR zu verbessern, wird eine Technik zum Polieren des äußeren peripheren Abschnitts derart, dass er leicht ansteigen kann, und zum Reduzieren der maximalen Versetzung von einer Ebene des kleinsten Quadrats im äußeren peripheren Bereich übernommen. Allerdings kann der Durchhang des äußersten peripheren Waferabschnitts noch nicht verbessert werden, und es wird ein Wendepunkt erzeugt, der mit einer Änderung von der aufsteigenden Form, die durch Polieren gebildet wird, in eine Durchhangform einhergeht. Im Ergebnis ist diese Technik zur Verbesserung eines Werts von ROA oder ESFQR bis zu 1 mm in EE (Edge Exclusion: der den äußeren Umfang ausschließende Bereich) geeignet, der eine große Dickenvariation des Wafers umfasst, ist aber nicht zur Verbesserung von SFQR oder ZDD geeignet, wo 2 mm in EE den generellen Trend bildet, und so ist das gleichzeitige Erfüllen von mehreren Ebenheitsindices schwierig.
  • Um das zuvor beschriebene Problem zu lösen, besteht eine Aufgabe der vorliegenden Erfindung darin, einen Halbleiterwafer vorzusehen, mit dem mehrere Ebenheitsindices, wie beispielsweise SFQR, ESFQR, ZDD, ROA, GBIR, BIR und andere, unter denselben Verarbeitungsbedingungen gleichzeitig erfüllt werden können, und ein Herstellungsverfahren dafür vorzusehen.
  • LÖSUNG DES PROBLEMS
  • Um die Aufgabe gemäß der vorliegenden Erfindung zu erzielen, wird ein Halbleiterwafer vorgesehen, der einen zur Zeit des Polierens am äußeren Umfang gebildeten Durchhang aufweist, wobei eine Versetzung des Halbleiterwafers in der Dickenrichtung 100 nm oder weniger zwischen der Mitte und der äußeren peripheren Durchhangausgangsstelle des Halbleiterwafers beträgt und die Mitte des Halbleiterwafers eine konvexe Form hat, der Betrag des äußeren peripheren Durchhangs des Halbleiterwafers 100 nm oder weniger ist, sowie ein Halbleiterwafer mit einem Durchhang, der zur Zeit des Polierens am äußeren Umfang gebildet wird, wobei eine Versetzung des Halbleiterwafers in der Dickenrichtung 100 nm oder weniger zwischen der Mitte und der äußeren peripheren Durchhangausgangstelle des Halbleiterwafers beträgt, die Mitte des Halbleiterwafers eine konvexe Form hat, der Betrag des äußeren peripheren Durchhangs des Halbleiterwafers 100 nm oder weniger ist und die äußere periphere Durchhangausgangsstelle von einem äußeren peripheren Abschnitt des Halbleiterwafers zur Mitte oder 20 mm oder mehr vom äußeren peripheren Ende des Halbleiterwafers zur Mitte entfernt ist, wobei der äußere periphere Abschnitt ein Messobjekt von ESFQR ist.
  • Gemäß einer solchen Halbleiterwaferform können bei den mehreren Ebenheitsindices, wie beispielsweise SFQR, ESFQR, ROA und anderen, die unterschiedliche Kantenausschlüsse haben, Abweichungen von den jeweiligen Bezugsflächen gleichzeitig minimiert werden, und die Kombination der konvexen Form in der Mitte des Halbleiterwafers (die nachfolgend auch als mittige konvexe Form bezeichnet wird) und der äußeren peripheren Durchhangform ermöglicht auch das Unterbinden einer Änderung der Krümmung, die am äußeren peripheren Abschnitt auftritt. Wenn darüber hinaus der Halbleiterwafer, der eine solchen Form aufweist, übernommen wird, können nicht nur die auf die Vorderfläche bezogenen Ebenheitsindices sondern auch die auf die Rückfläche bezogenen Ebenheitsindices (GBIR, SBIR und andere) und der Krümmungsbewertungsindex, wie beispielsweise ZDD, gleichzeitig erfüllt werden. Im Ergebnis ist es möglich, den Anforderungen aller Kunden bei den gleichen Polierbedingungen gerecht zu werden, und es können mehrere Kundenanforderungen erfüllt werden. Da darüber hinaus die Handhabung unter denselben Verarbeitungsbedingungen durchgeführt werden kann, kann auch die Produktivität oder Ausbeute des Halbleiterwafers verbessert werden.
  • Außerdem ist es bevorzugt, dass der Betrag an äußerem peripherem Durchhang 70 nm oder weniger ist.
  • Im Ergebnis kann ein Halbleiterwafer erhalten werden, der die verbesserten Ebenheitsindices, wie beispielsweise SFQR, ESFQR, ZDD, ROA, GBIR, SBIR und andere, aufweist.
  • Weiter wird in der vorliegenden Erfindung ein Verfahren zum Herstellen eines Halbleiterwafers vorgesehen, umfassend einen Polierschritt zum Polieren des Halbleiterwafers nach dem Aufschneiden eines Einkristallblocks, um den Halbleiterwafer zu erhalten, und zum Anfasen und Abflachen des Halbleiterwafers, wobei im Polierschritt der Halbleiterwafer einem doppelseitigen Polieren derart unterworfen wird, dass eine Versetzung des Halbleiterwafers in der Dickenrichtung 100 nm oder weniger zwischen der Mitte und der äußeren peripheren Durchhangausgangsstelle des Halbleiters wird und die Mitte des Halbleiterwafers eine konvexe Form hat, und eine Seite des Halbleiterwafers dann einem chemisch-mechanischen Polieren derart unterworfen wird, dass der Betrag an äußerem peripherem Durchhang des Halbleiterwafers 100 nm oder weniger wird und die äußere periphere Durchhangausgangsstelle die äußere periphere Durchhangausgangsstellen ist, die vom äußeren peripheren Abschnitt des Halbleiterwafers zur Mitte oder 20 mm oder mehr vom äußeren peripheren Ende des Halbleiterwafers zur Mitte entfernt ist, wobei der äußere periphere Abschnitt ein Messobjekt von ESFQR ist.
  • Wenn der Halbleiterwafer auf diese Weise dem doppelseitigen Polieren unterworfen wird, ist es möglich, auf einfache Weise einen Halbleiterwafer herzustellen, bei dem eine Versetzung des Halbleiterwafers in der Dickenrichtung 100 nm oder weniger zwischen der Mitte des Halbleiterwafers und der äußeren peripheren Durchhangausgangsstelle ist und die Mitte des Halbleiterwafers eine konvexe Form hat. Wenn darüber hinaus eine Seite des Halbleiterwafers einem chemisch-mechanischen Polieren unterworfen wird, ist es möglich, auf einfache Weise den Halbleiterwafer herzustellen, bei dem der Betrag des äußeren peripheren Durchhangs 100 nm oder weniger ist und die äußere periphere Durchhangausgangsstelle die äußere periphere Durchhangausgangsstelle ist, die vom äußeren peripheren Abschnitt des Halbleiterwafers zur Mitte oder 20 mm oder mehr vom äußeren peripheren Ende des Halbleiterwafers zur Mitte entfernt ist, wobei der äußere periphere Abschnitt ein Messobjekt von ESFQR ist.
  • Weiter ist im Polierschritt der Halbleiterwafer derart bevorzugt, dass der Betrag an äußerem peripherem Durchhang 70 nm oder weniger ist.
  • Im Ergebnis ist es möglich, den Halbleiterwafer mit den verbesserten Ebenheitsindices, wie beispielsweise SFQR, ESFQR, ZDD, ROA, GBIR, SBIR und anderen, herzustellen.
  • Weiterhin ist es beim chemisch-mechanischen Polieren bevorzugt, dass der Halbleiterwafer unter Verwendung eines Polierblocks vom Faservliestyp, der eine Asker-C-Härte (Härte, die mit einem Federhärtetester vom Typ C, der JIS K6301 entspricht, gemessen wird) von 60 oder mehr hat, oder eines Polierblocks vom Polyurethantyp, der eine Shore-D-Härte von 55 oder mehr aufweist, poliert wird.
  • Obwohl der Betrag an Durchhang, der durch das chemisch-mechanische Polieren erhalten wird, auch abhängig von den Polierbedingungen variiert, ist das Verhältnis des Polierblocks abhängig vom Deformationsbetrag hoch, kann das Auswählen eines solchen Polierblocks mit hoher Härte zu einem gewünschten Durchhangbetrag führen, indem die Polierbedingungen eingestellt werden. Darüber hinaus ist es möglich, ohne weiteres den Halbleiterwafer herzustellen, bei dem der Betrag an äußerem peripherem Durchhang 100 nm oder weniger ist und die äußere periphere Durchhangausgangsstelle die äußere periphere Durchhangausgangsstelle ist, die vom äußeren peripheren Abschnitt des Halbleiterwafers zur Mitte oder 20 mm oder mehr vom äußeren peripheren Ende des Halbleiterwafers zur Mitte entfernt ist, wobei der äußere periphere Abschnitt ein Messobjekt von ESFQR ist.
  • VORTEILHAFTE WIRKUNG DER ERFINDUNG
  • Gemäß der Halbleiterwaferform der vorliegenden Erfindung können bei den mehreren Ebenheitsindices, z. B. SFQR, ESFQR, ROA und anderen, die unterschiedliche Kantenausschlüsse aufweisen, Abweichungen von den jeweiligen Bezugsflächen gleichzeitig minimiert werden, und die Kombination der mittigen konvexen Form und der äußeren peripheren Durchhangform ermöglicht auch eine Unterbindung der Änderung der Krümmung, die am äußeren peripheren Abschnitt auftritt. Wenn weiterhin der Halbleiterwafer, der eine solche Form aufweist, übernommen wird, können nicht nur die auf die Vorderfläche bezogenen Ebenheitsindices sondern auch die auf die Rückfläche bezogenen Ebenheitsindices (GBIR, SBIR und andere) und der Krümmungsbewertungsindex, wie beispielsweise ZDD, gleichzeitig erfüllt werden. Im Ergebnis ist es möglich, den Anforderungen aller Kunden unter denselben Polierbedingungen gerecht zu werden, und es können mehrere Kundenanforderungen erfüllt werden. Da darüber hinaus die Handhabung unter denselben Verarbeitungsbedingungen durchgeführt werden kann, kann so die Produktivität oder die Ausbeute des Halbleiterwafers verbessert werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1(a) ist eine schematische Querschnittsansicht eines Halbleiterwafers gemäß der vorliegenden Erfindung und (b) ist eine schematische vergrößerte Querschnittsansicht des äußeren peripheren Abschnitts eines Halbleiterwafers;
  • 2(a) ist eine Ansicht, die eine erste Art einer Querschnittsform eines herkömmlichen Siliziumwafers zeigt und (b) ist eine Ansicht, die die Querschnittsform eines äußeren peripheren Abschnitts des herkömmlichen Siliziumwafers und Bezugslinien von SFQR und ESFQR zeigt;
  • 3(a) ist eine Ansicht, die eine zweite Art der Querschnittsform des herkömmlichen Siliziumwafers zeigt, und (b) ist eine Ansicht, die eine Querschnittsform des äußeren peripheren Abschnitts des herkömmlichen Siliziumwafers und Bezugslinien von SFQR und ESFQR zeigt;
  • 4(a) ist eine Ansicht, die eine dritte Art der Querschnittsform des herkömmlichen Siliziumwafers zeigt, und (b) ist eine Ansicht, die die Querschnittsform des äußeren peripheren Abschnitts des Siliziumwafers und Bezugslinien von SFQR und ESFQR zeigt;
  • 5(a) ist eine Ansicht, die Querschnittsformen von Siliziumwafern zeigt, die eine mittige konkave Form
    Figure 00080001
    eine flache Form (o) und eine mittige konvexe Form (Δ) zeigt;
    (b) ist eine Ansicht, die die Querschnittsform des äußeren peripheren Abschnitts des Siliziumwafers, der die mittig konkave Form hat, und Bezugslinien von SFQR und ESFQR zeigt,
    (c) ist eine Ansicht, die die Querschnittsform des äußeren peripheren Abschnitts des Siliziumwafers, der die flache Form aufweist, und die Bezugslinien von SFQR und ESFQR zeigt, und
    (d) ist eine Ansicht, die die Querschnittsform des äußeren peripheren Abschnitts des Siliziumwafers, der die mittige konvexe Form hat, und die Bezugslinien von SFQR und ESFQR zeigt;
  • 6(a) ist eine Ansicht, die die Querschnittsformen von Siliziumwafern zeigt, die eine mittige konvexe Form haben, wobei der Betrag der Formänderung von der Mitte zum äußeren Umfang 200 nm ist, wenn die Stelle, an der eine Formänderung aufgrund des Durchhangs beginnt (die äußere periphere Durchhangausgangsstelle), eine Stelle ist, die 5 mm vom äußeren peripheren Ende (145 mm von der Mitte) entfernt ist
    Figure 00090001
    wenn dieselbe eine Stelle ist, die 10 mm vom äußeren peripheren Ende (140 mm von der Mitte) entfernt ist (o), und wenn dieselbe von der Mitte zum äußeren Umfang mit derselben Krümmung geändert wird (Δ),
    (b) ist eine Ansicht, die die Querschnittsform des äußeren peripheren Abschnitts des Siliziumwafers, der mit
    Figure 00090002
    angegeben ist, und Bezugslinien von SFQR und ESFQR zeigt,
    (c) ist eine Ansicht, die die Querschnittsform des äußeren peripheren Abschnitts des Siliziumwafers, der mit o angegeben ist, und Bezugslinien von SFQR und ESFQR zeigt, und
    (d) ist eine Ansicht, die die Querschnittsform des äußeren peripheren Abschnitts des Siliziumwafers, der mit Δ angegeben ist, und die Bezugslinien SFQR und ESFQR zeigt;
  • 7(a) ist eine Ansicht, die Querschnittsformen von Siliziumwafern zeigt, die eine mittige konvexe Form haben (die Dicke an der äußeren peripheren Stelle, die 10 mm von der Mitte entfernt ist, ist 100 nm dünner), wobei der Betrag der Formänderung von der Mitte zum äußeren Umfang 300 nm ist, wenn die Stelle, an der eine Formänderung beginnt (die äußere periphere Durchhangausgangstelle), eine Stelle ist, die 10 mm vom äußeren peripheren Ende (140 mm von der Mitte) entfernt ist (o), wenn der Betrag des Durchhangs die Hälfte ist, d. h. 200 nm in Bezug auf die Waferform, die mit o angegeben ist
    Figure 00090003
    und wenn die äußere periphere Durchhangausgangstelle 20 mm vom äußeren peripheren Ende (130 mm von der Mitte) entfernt ist (Δ),
    (b) ist eine Ansicht, die die Querschnittsform des äußeren peripheren Abschnitts des Siliziumwafers, der mit o angegeben ist, und Bezugslinien von SFQR und ESFQR zeigt,
    (c) ist eine Ansicht, die die Querschnittsform des äußeren peripheren Abschnitts des Siliziumwafers, der mit
    Figure 00090004
    angegeben ist, und Bezugslinien von SFQR und ESFQR zeigt, und
    (d) ist eine Ansicht, die die Querschnittsansicht des äußeren peripheren Abschnitts des Siliziumwafers, der mit Δ angegeben ist, und Bezugslinien von SFQR und ESFQR zeigt;
  • 8(a) ist eine Ansicht, die eine Korrelation zwischen der äußeren peripheren Durchhangausgangsstelle, dem Durchhangbetrag und SFQR zeigt, und (b) ist eine Ansicht, die eine Korrelation zwischen der äußeren peripheren Durchhangausgangsstelle, dem Durchhangbetrag und ESFQR zeigt;
  • 9(a) ist eine Ansicht, die SFQRmax von Siliziumwafern zeigt, die gemäß Beispiel 1 und Vergleichsbeispiel 1 hergestellt sind, (b) ist eine Ansicht, die ESFQRave derselben zeigt, und (c) ist eine Ansicht, die GBIR derselben zeigt;
  • 10(a) ist eine Ansicht, die SBIRmax von Siliziumwafern zeigt, die gemäß Beispiel 1 und Vergleichsbeispiel 1 hergestellt sind, (b) ist eine Ansicht, die ZDD derselben zeigt, und (c) ist eine Ansicht, die ROA derselben zeigt;
  • 11(a) ist eine Ansicht, die SFQRmax von Siliziumwafern zeigt, die gemäß Beispiel 2 und Vergleichsbeispiel 1 hergestellt sind, (b) ist eine Ansicht, die ESFQRave derselben zeigt, und (c) ist eine Ansicht, die GBIR derselben zeigt;
  • 12(a) ist eine Ansicht, die SBIRmax der Siliziumwafer zeigt, die gemäß Beispiel 2 und Vergleichsbeispiel 1 hergestellt sind, (b) ist eine Ansicht, die ZDD derselben zeigt, und (c) ist eine Ansicht, die ROA derselben zeigt;
  • 13 ist eine Querschnittsansicht zum Erläutern von ROA in einem Halbleiterwafer;
  • 14 ist eine Querschnittsansicht zum Erläutern von ZDD in einem Halbleiterwafer; und
  • 15 ist eine Draufsicht zum Erläutern von ESFQR in einem Halbleiterwafer.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Obwohl die vorliegende Erfindung nun nachfolgend ausführlicher erläutert wird, ist die vorliegende Erfindung nicht darauf beschränkt. Die vorliegende Erfindung ist bevorzugt, wenn der Halbleiterwafer ein Siliziumwafer ist, und besonders bevorzugt im Hinblick auf einen Siliziumwafer mit einem Durchmesser von 300 mm oder mehr, und nachfolgend wird hauptsächlich ein Fall erläutert, bei dem der Halbleiterwafer ein Siliziumwafer ist. Allerdings ist die vorliegende Erfindung nicht darauf beschränkt, und sie kann auch auf einen anderen Halbleiterwafer als den Siliziumwafer angewendet werden.
  • [Verhältnis zwischen der Form eines herkömmlichen Siliziumwafers, SFQR und ESFQR]
  • 2 bis 4 veranschaulichen eine erste bis dritte Art einer Querschnittsform eines herkömmlichen Siliziumwafers mit einem Durchmesser von 300 mm. 2(a), 3(a) und 4(a) zeigen jeweils einen Siliziumwafer, der zu einer Form poliert wurde, bei der der äußere Umfang ansteigt (was nachfolgend auch als ansteigende Form bezeichnet wird), um einen Durchhang zu unterbinden. Die ansteigende Form steht für eine Form, die zum Beispiel in 3(a) durch H dargestellt ist. Wie in 2 bis 4 gezeigt ist, nimmt hier der Anstieg in der Reihenfolge von 2, 3 und 4 zu. 2(b), 3(b) und 4(b) zeigen jeweils die Querschnittsform eines äußeren peripheren Abschnitts des Siliziumwafers, eine Bezugslinie (gestrichelte Linie) von SFQR und eine Bezugslinie (durchgezogene Linie) von ESFQR. Obwohl SFQR oder ESFQR weitgehend aus der Bezugsfläche einer Zellengröße berechnet wird, wurde der temporäre SFQR oder ESFQR unter Verwendung von Bezugslinien berechnet, die durch die Methode des kleinsten Quadrats aus Daten der Querschnittsform des Siliziumwafers erhalten wurden, um den Einfluss der Querschnittsform des Siliziumwafers auf SFQR oder ESFQR leichter zu verstehen.
  • Hier wurde der Kantenausschluss von SFQR als Bereich festgelegt, der 2 mm vom äußeren peripheren Ende des Wafers entfernt ist, wurde angenommen, dass die Größe einer Zelle 26 mm × 8 mm war, und wurde die Bezugslinie (die gestrichelte Linie) durch die Methode des kleinsten Quadrats erhalten. In ähnlicher Weise wurde ein Kantenausschluss von ESFQR als Bereich festgelegt, der 1 mm vom äußeren peripheren Ende des Wafers entfernt ist, wurde ein rechteckiger Bereich als Messobjekt als der Bereich festgelegt, der 1 mm bis 35 mm und 5° vom äußeren peripheren Ende des Wafers entfernt ist, und wurde die Bezugslinie (die gestrichelte Linie) durch die Methode des kleinsten Quadrats erhalten. Die Berechnung wurde mit der Bezugslinie (der gestrichelten Linie) von SFQR, die eine Länge von 8 mm hat, und mit der Bezugslinie (der durchgezogenen Linie) von ESFQR, die eine Länge von 35 mm hat, durchgeführt, so dass ein Unterschied zwischen SFQR und ESFQR sichergestellt werden kann.
  • Tabelle 1 zeigt ein Ergebnis. SFQR des in 2 und 3 gezeigten Siliziumwafers ist weitgehend gleich ungefähr 40 nm, und eine Versetzung an einer Stelle, die 2 mm vom äußeren peripheren Ende (148 mm von der Mitte) entfernt ist, und eine Versetzung (ROA) an einer Stelle, die 1 mm vom äußeren peripheren Ende (149 mm von der Mitte) entfernt ist, waren weitgehend gleich ungefähr 130 nm. Allerdings ist ESFQR des Siliziumwafers in 3 mit dem Anstieg des äußeren Umfangs ungefähr 30 nm besser als der Siliziumwafer in 2. Daher kann zur Verbesserung von ESFQR davon ausgegangen werden, dass das Polieren zum Ausbilden einer Form, bei der der äußere periphere Abschnitt leicht ansteigt, wie in 3(b) gezeigt, wirksam ist. Bei dem Siliziumwafer in 4 mit dem maximalen Anstieg zur Verbesserung von ESFQR wird, obwohl ESFQR im Siliziumwafer in 4 mit der leicht erhabenen Form zur Verbesserung von ESFQR verbessert ist, SFQR bei verbessertem ESFQR und mit maximalem Anstieg aufgrund des Einflusses eines Wendepunkts vom Anstieg zum Durchhang kaum verbessert. Das bedeutet, dass es bei einem herkömmlichen Waferherstellungsverfahren schwierig ist, dass das herkömmliche Waferherstellungsverfahren mit dem Polieren, mit dem ein Anstieg ausbildet wird, der Ebenheitsanforderung gerecht wird, die zukünftig wichtiger werden wird.
  • Wenn insbesondere die Verbesserung von SFQR und ESFQR gleichzeitig gefordert wird, wird es schwierig, die Anforderungen zu erfüllen. [Tabelle 1]
    Form Äußere periphere Durchhangausgangsstelle Betrag an Durchhang (nm) SFQR (nm) ESFQR (nm)
    Figur 2 Anstieg (gering) 5 130 39,9 162,5
    Figur 3 Anstieg (mittel) 5 130 39,6 135,7
    Figur 4 Anstieg (stark) 5 60 37,3 81,6
  • [Einfluss der Unebenheit des Siliziumwafers auf den Ebenheitsindex]
  • Um ein Verfahren zum gleichzeitigen Verbessern sowohl von SFQR als auch ESFQR zu finden, haben die vorliegenden Erfinder eine Simulation im Hinblick auf den Einfluss der Unebenheit eines Siliziumwafers auf die Ebenheit auf der Grundlage der Form eines gegenwärtigen Siliziumwafers durchgeführt. 5(a) zeigt Querschnittsformen von drei Siliziumwafern, die für die Simulation verwendet wurden. 5 zeigt Querschnittsformen von Siliziumwafern im Fall einer flachen Form (o), im Fall einer mittigen konkaven Form (eine Stelle am äußeren Umfang, die 10 mm von der Mitte entfernt ist, ist 100 nm dicker)
    Figure 00130001
    und im Fall einer mittigen konvexen Form (eine Stelle am äußeren Umfang, die 10 mm von der Mitte entfernt ist, ist 100 nm dünner) (Δ). Bei dieser Simulation haben diese drei Siliziumwafer dieselbe Durchhangform auf der äußeren Seite, die sich 10 mm vom äußeren peripheren Ende befindet (140 mm von der Mitte). Es ist zu beachten, dass der Durchmesser jedes Siliziumwafers auf 300 mm eingestellt war.
  • 5(b) bis (d) zeigen jeweils eine Querschnittsform eines äußeren peripheren Abschnitts eines Siliziumwafers mit jeder Form und Bezugslinien von SFQR und ESFQR. Auf dieser Grundlage wurden SFQR und ESFQR jedes in 5 gezeigten Siliziumwafers berechnet. Es ist zu beachten, dass die Bezugslinien wie die in 2 und 3 gezeigten Beispiele definiert wurden und SFQR und ESFQR auch wie die in 2 und 3 gezeigten Beispiele erhalten wurden.
  • Tabelle 2 zeigt das Ergebnis. Im Fall eines Siliziumwafers mit der konkaven Mittenform lag SFQR auf einem mittleren Niveau, aber ESFQR war am schlechtesten (5(b)). Im Fall eines Siliziumwafers mit der ebenen Form war ESFQR am besten, aber SFQR war am schlechtesten (5(c)). Im Fall der konvexen Mittenform war SFQR am besten und ESFQR war auf dem Niveau nahe der ebenen Form, die zum besten Ergebnis führt (5(d)). Im Ergebnis kann davon ausgegangen werden, dass es durch die mittige konvexe Form leichter ist, sowohl SFQR als auch ESFQR zu erreichen. Das heißt, dass zur Verbesserung sowohl von SFQR als auch von ESFQR eine Form (eine konvexe Form) es ermöglicht, dass jeweilige virtuelle Linien von SFQR und ESFQR Neigungen haben, die möglichst gleich sind. [Tabelle 2]
    Form Äußere periphere Durchhangausgangsstelle (mm) Betrag an Durchhang (nm) SFQR (nm) ESFQR (nm)
    Figur 5(b) Mittige konkave Form 10 200 42,3 185,0
    Figur 5(c) Ebene Form 10 200 44,8 172,2
    Figur 5(d) Mittige konvexe Form 10 200 40,3 174,7
  • [Einfluss der Formänderung von der Wafermitte zum äußeren Umfang auf die Ebenheitsindices]
  • Dann haben sich die vorliegenden Erfinder auf eine Formänderung von der Wafermitte zum äußeren Umfang konzentriert und eine Simulation im Hinblick auf den Einfluss einer Formänderung von der Wafermitte zum äußeren Umfang auf die Ebenheitsindices durchgeführt. 6(a) zeigt Querschnittsformen von drei Siliziumwafern, die in der Simulation verwendet wurden. 6 zeigt Querschnittsformen von Siliziumwafern mit einer mittigen konvexen Form, bei der der Betrag an Formänderung von der Mitte zum äußeren Umfang 200 nm ist, wenn die Stelle, an der eine Formänderung aufgrund eines Durchhangs beginnt (die äußere periphere Durchhangausgangsstelle) eine Stelle ist, die 10 mm vom äußeren peripheren Ende entfernt ist (140 mm von der Mitte) (o), wenn die äußere periphere Durchhangausgangsstelle eine Stelle ist, die 5 mm vom äußeren peripheren Ende (145 mm von der Mitte) entfernt ist
    Figure 00140001
    und wenn die Form von der Mitte zum äußeren Umfang mit derselben Krümmung geändert wird (Δ). Es ist zu beachten, dass der Durchmesser jedes Siliziumwafers 300 mm ist.
  • 6(b) bis (d) zeigen jeweils die Querschnittsform des äußeren peripheren Abschnitts des Siliziumwafers mit jeder Form und Bezugslinien von SFQR und ESFQR.
  • Auf dieser Grundlage wurden SFQR und ESFQR jedes in 6 gezeigten Siliziumwafers berechnet. Es ist zu beachten, dass die Bezugslinien wie die in 2 und 3 gezeigten Beispiele definiert wurden, und SFQR und ESFQR wurden auch wie die in 2 und 3 gezeigten Beispiele erhalten.
  • Tabelle 3 zeigt das Ergebnis. Es lässt sich aus einem Vergleich zwischen 6(b) und (c) ersehen, das SFQR und ESQR nicht verbessert werden, selbst wenn die Durchhangausgangsstelle zur äußeren peripheren Waferendseite verschoben wird und der ebene Abschnitt vergrößert wird. Allerdings waren in der mittigen konvexen Form, die sich von der Wafermitte mit derselben Krümmung ändert, sowohl die Werte für SFQR als auch ESFQR stark reduziert (6(d)). Im Ergebnis kann davon ausgegangen werden, dass eine ideale Waferform eine mittige konvexe Form ist, die sich von der Mitte zum äußeren Umfang mit derselben Krümmung ändert. Allerdings ist das Erhalten eines Wafers mit einer solchen Form tatsächlich schwierig, so dass eine Simulation jedes Siliziumwafers mit einer herstellbaren Form durchgeführt wurde. [Tabelle 3]
    Form Betrag an Formänderung (nm) Betrag an Formänderung von der Mitte zur äußeren peripheren Durchhangausgangsstelle (nm) Äußere periphere Durchhangausgangsstelle (mm) Betrag an Durchhang (nm) SFQR (nm) ESFQR (nm)
    Figur 6(b) Ebene Form 200 0 5 200 48,4 185,1
    Figur 6(c) Ebene Form 200 0 10 200 44,8 172,2
    Figur 6(d) Änderung von der Mitte zum äußeren Umfang mit derselben Krümmung 200 - - - 1,8 33,8
  • [Simulation eines Siliziumwafers mit herstellbarer Form]
  • Anschließend haben die vorliegenden Erfinder eine Simulation im Hinblick auf jeden Siliziumwafer mit herstellbarer Form durchgeführt. 7(a) zeigt Querschnittsformen von drei in der Simulation verwendeten Siliziumwafern. 7 zeigt Querschnittsformen von Siliziumwafern mit einer mittigen konvexen Form (die Dicke an einer Stelle, die 10 mm vom äußeren peripheren Ende entfernt ist, ist 100 nm dünner als in der Mitte), wobei der Betrag der Formänderung von der Mitte zum äußeren Umfang 300 nm ist, wenn die Stelle, an der eine Formänderung beginnt (die äußere periphere Durchhangausgangsstelle), eine Stelle ist, die 10 mm vom äußeren peripheren Ende (140 mm von der Mitte) entfern ist (o), wenn der Durchhangbetrag die Hälfte ist, d. h. 100 nm in Bezug auf die Waferform, die mit o angegeben ist
    Figure 00170001
    und wenn die äußere periphere Durchhangausgangsstelle 20 mm vom äußeren peripheren Ende (130 mm von der Mitte) in der Waferform, die mit o angegeben ist, entfernt ist (Δ). Es ist zu beachten, dass der Durchmesser jedes Siliziumwafers 300 mm ist.
  • 7(b) bis (d) zeigen jeweils die Querschnittsform des äußeren peripheren Abschnitts des Siliziumwafers mit jeder Form und Bezugslinien von SFQR und ESFQR. Auf dieser Grundlage wurden SFQR und ESFQR von jedem in 7 gezeigten Siliziumwafer berechnet. Es ist zu beachten, dass die Bezugslinien wie die in 2 und 3 gezeigten Beispiele definiert wurden, und SFQR und ESFQR wurden auch wie die in 2 und 3 gezeigten Beispiele erhalten.
  • Tabelle 4 zeigt das Ergebnis. Es kann aus einem Vergleich zwischen 7(b) und (c) entnommen werden, dass die Reduzierung des Durchhangbetrags um die Hälfte eine Verbesserung sowohl von SFQR als auch ESFQR ermöglicht. Es kann allerdings auch einem Vergleich zwischen 7(b) und (d) entnommen werden, dass eine Verbesserung wirksamer wird, wenn die äußere periphere Durchhangausgangsstelle zur Mitte hin verlagert wird. [Tabelle 4]
    Form Betrag an Formänderung (nm) Betrag an Formänderung von der Mitte zur äußeren peripheren Durchhangausgangsstelle (nm) Äußere periphere Durchhangausgangsstelle (mm) Betrag an Durchhang (nm) SFQR (nm) ESFQR (nm)
    Figur 7(b) Mittige konvexe Form 300 100 10 200 40,3 174,7
    Figur 7(c) Mittige konvexe Form 300 100 10 100 15,1 76,0
    Figur 7(d) Mittige konvexe Form 300 100 20 200 3,1 62,8
  • [Korrelation zwischen der äußeren peripheren Durchhangausgangsstelle, dem Durchhangbetrag, SFQR und ESFQR]
  • Anschließend wurde eine Mehrfachregressionsanalyse im Hinblick auf eine Korrelation bezüglich der äußeren peripheren Durchhangausgangsstelle, dem Betrag an äußerem peripherem Durchhang, SFQR und ESFQR durchgeführt, indem jeder Wafer ausgewählt wurde, der eine mittige konvexe Form als Waferform hat und eine äußere periphere Durchhangausgangsstelle und einen Durchhangbetrag hat, die voneinander unterschiedlich sind, und zwar unter Verwendung von SFQR und ESFQR, die aus der Querschnittsform berechnet wurden. Tabelle 5 zeigt Daten, die für die Analyse verwendet wurden. Es ist zu beachten, dass die äußere periphere Durchhangausgangsstelle und der Durchhangbetrag visuell von der Querschnittsform erfasst wurden. In Bezug auf SFQR wurde eine hohe Korrelation erhalten, d. h. ein Korrelationskoeffizient R = 0,82. In ähnlicher Weise wurde in Bezug auf ESFQR eine hohe Korrelation erhalten, d. h. ein Korrelationskoeffizient R = 0,85. 8(a) zeigt das Verhältnis zwischen der äußeren peripheren Durchhangausgangstelle, dem Durchhangbetrag und SFQR, welches aus der Mehrfachregressionsanalyse erhalten wurde, und 8(b) zeigt das Verhältnis zwischen der äußeren peripheren Durchhangausgangsstelle, dem Durchhangbetrag und SFQR, welches aus der Mehrfachregressionsanalyse erhalten wurde. [Tabelle 5]
    Äußere periphere Durchhangausgangsstelle (mm) Durchhangbetrag (nm) SFQR (nm) ESFQR (nm)
    100 50 1,62 17,06
    100 100 2,50 16,92
    135 70 20,11 51,71
    140 45 21,59 38,74
    140 50 23,99 43,03
    140 70 38,78 92,56
    140 100 31,74 86,10
    140 150 29,77 87,37
    144 30 14,39 25,83
    145 20 9,59 17,22
    146 30 19,61 27,77
    147 20 13,07 18,51
    148 20 15,29 19,17
  • Im Ergebnis kann davon ausgegangen werden, dass, wenn die äußere periphere Durchhangausgangsstelle 20 mm oder mehr vom äußeren peripheren Ende entfernt ist und der Durchhangbetrag 100 nm oder weniger ist, ein Wafer mit einem SFQR von 25 nm oder weniger und einem ESFQR von 70 nm oder weniger erhalten werden kann. Weiter kann im Fall eines Halbleiterwafers mit einer solchen Form ein ZDD, der der Bewertungsindex einer Krümmung ist, auch verbessert werden. Da außerdem SBIR als Rückflächenbezug dem Dickenunterschied des äußeren peripheren Abschnitts entspricht (der Durchhangbetrag ist ein dominanter Verschlechterungsfaktor), kann er durch Senken des Durchhangbetrags auf 100 nm oder weniger verbessert werden.
  • Auf die zuvor beschriebenen Ergebnisse bezogen, haben die vorliegenden Erfinder festgestellt, dass, wenn eine Halbleiterwaferform eine mittige konvexe Form ist und einen Durchhangbetrag hat (eine Versetzung von einer äußeren peripheren Durchhangausgangsstelle zu einer Stelle, die 1 mm vom äußeren peripheren Ende zur Mitte entfernt ist), der auf 100 nm oder weniger oder vorzugweise 70 nm oder weniger eingestellt ist, und eine äußere periphere Durchhangausgangsstelle hat, die 20 mm oder mehr vom äußeren peripheren Ende entfernt ist, vorzugsweise die äußere periphere Durchhangausgangsstelle vom äußeren peripheren Abschnitt als ESFQR-Messobjekt entfernt ist (die äußere periphere Durchhangausgangsstelle ist 36 mm vom äußeren peripheren Ende entfernt, wenn die Zellengröße von ESFQR 1 bis 35 mm ist), dann können die Indices, z. B. SFQR, SBIR, ESFQR, ZDD, ROA und andere, gleichzeitig erfüllt werden, und zwar ungeachtet eines Kantenausschlusses oder einer Bezugsfläche. Darüber hinaus haben sie auch festgestellt, dass, wenn die Versetzung vom mittigen Abschnitt zur äußeren peripheren Durchhangausgangsstelle 100 nm oder weniger ist, der GBIR, bei dem es sich um einen Gesamtebenheitsindex handelt, unterbunden werden kann, ohne durch SFQR, SBIR, ESFQR, ZDD, ROA und andere beeinflusst zu werden, wodurch die vorliegende Erfindung abgeschlossen ist. Die vorliegende Erfindung wird nun nachfolgend ausführlicher beschrieben.
  • [Halbleiterwafer]
  • Gemäß der vorliegenden Erfindung wird ein Halbleiterwafer mit einem Durchhang vorgesehen, der zur Zeit des Polierens am äußeren Umfang gebildet wird, wobei eine Versetzung des Halbleiterwafers in der Dickenrichtung 100 nm oder weniger zwischen der Mitte und der äußeren peripheren Durchhangausgangsstelle des Halbleiterwafers beträgt und die Mitte des Halbleiterwafers eine konvexe Form hat, der Betrag an äußerem peripheren Durchhang des Halbleiterwafers 100 nm oder weniger ist, und die äußere periphere Durchhangausgangsstelle vom äußeren peripheren Abschnitt des Halbleiterwafers zur Mitte oder 20 mm oder mehr vom äußeren peripheren Ende des Halbleiterwafers zur Mitte entfernt ist, wobei der äußere periphere Abschnitt ein Messobjekt von ESFQR ist.
  • Zuerst zeigt 1(a) eine schematische Querschnittsansicht eines Halbleiterwafers gemäß der vorliegenden Erfindung und 1(b) zeigt eine schematisch vergrößerte Querschnittsansicht eines äußeren peripheren Abschnitts des Halbleiterwafers. Ein äußerer peripherer Querschnitt eines Halbleiterwafers 11 wird aus geraden Linien und gebogenen Linien mit einer weitgehend festen Krümmung gebildet (1(b)). Insbesondere wird der Halbleiterwafer 11 aus einer Mitte 12, einem äußeren peripheren Durchhang 13, einem äußeren peripheren Durchhangausgangsstelle 14, einem äußeren peripheren Ende 15, einer Vorderfläche 16 und einer Rückfläche 17 gebildet. Darüber hinaus wird eine Versetzung des Halbleiterwafers in der Dickenrichtung zwischen der Mitte und der äußeren peripheren Durchhangausgangstelle des Halbleiterwafers mit A bezeichnet, wird der Betrag an äußerem peripherem Durchhang des Halbleiterwafers mit B bezeichnet, wird die Länge vom äußeren peripheren Ende zur äußeren peripheren Durchhangausgangsstelle mit C bezeichnet und wird ein Abschnitt zwischen der Mitte und der äußeren peripheren Durchhangausgangsstelle des Halbleiterwafers mit D bezeichnet und wird der Kantenausschluss durch E repräsentiert und wird der äußere periphere Abschnitt des Halbleiterwafers als Messobjekt von ESFQR mit F bezeichnet (1(b)).
  • Im Halbleiterwafer 11 gemäß der vorliegenden Erfindung ist die Versetzung A des Halbleiterwafers in der Dickenrichtung zwischen der Mitte 12 und der äußeren peripheren Durchhangausgangsstelle 14 des Halbleiterwafers 100 nm oder weniger und hat die Mitte 12 des Halbleiterwafers eine konvexe Form (1(a) und (b)). Wenn die Versetzung A von der Mitte 12 zur äußeren peripheren Durchhangausgangsstelle 14 100 nm oder weniger ist, kann GBIR als Gesamtebenheitsindex unterdrückt werden. Wenn weiter eine solche mittige konvexe Form vorgesehen wird, nähern sich die jeweiligen virtuellen Linien von SFQR und ESFQR derselben Neigung an, und daher können sowohl SFQR als auch ESFQR erzielt werden.
  • Weiterhin ist es gemäß dem Halbleiterwafer der vorliegenden Erfindung bevorzugt, dass der Betrag des äußeren peripheren Durchgangs B des Halbleiterwafers 11 100 nm oder weniger oder vorzugsweise 70 nm oder weniger ist (1(b)). Darüber hinaus ist gemäß dem Halbleiterwafer 11 der vorliegenden Erfindung die äußere periphere Durchhangausgangsstelle 14 von einem äußeren peripheren Abschnitt des Halbleiterwafers zur Mitte oder 20 mm oder mehr vom äußeren peripheren Ende des Halbleiterwafers zur Mitte entfernt, wobei der äußere periphere Abschnitt ein Messobjekt von ESFQR ist (1(b)). Wenn der äußere periphere Abschnitt mit einer solchen Form übernommen wird, wird SFQR 25 nm oder weniger, wird ESFQR 70 nm oder weniger, kann der Halbleiterwafer mit den mehreren, gleichzeitig verbesserten Ebenheitsindices vorgesehen werden, und kann GBIR auf 250 nm oder weniger reduziert werden. Wenn insbesondere der Betrag an äußerem peripherem Durchhang 70 nm oder weniger ist, kann der Halbleiterwafer mit den weiter verbesserten Ebenheitsindices, z. B. SFQR, ESFQR, ZDD, ROA, GBIR, SBIR und anderen, erhalten werden.
  • Es ist zu beachten, dass der Halbleiterwafer gemäß der vorliegenden Erfindung nicht besonders beschränkt ist, solange er die mittige konvexe Form, den Betrag an äußerem peripherem Durchhang und die äußere periphere Durchhangausgangsstelle erfüllt, und er kann entweder ein Silizium-Halbleiterwafer oder ein Verbindungs-Halbleiterwafer sein.
  • Außerdem haben als Ergebnis des Untersuchens eines Verfahrens zum Erhalten des zuvor beschriebenen Halbleiterwafers die vorliegenden Erfinder festgestellt, dass der Halbleiterwafer mit der konvexen Mitte gemäß der vorliegenden Erfindung relativ leicht unter Polierbedingungen hergestellt werden kann, und entdeckt, dass der äußere periphere Durchhang, der aufgrund der Deformation eines Polierblocks verursacht wird, gesteuert werden kann und ein Zielbetrag an Durchhang erhalten werden kann, indem der Polierblock mit einer Härte ausgewählt wird, der gegenüber einer Deformation widerstandsfähig ist, und haben das Verfahren zum Herstellen des Halbleiterwafers gemäß der vorliegenden Erfindung zum Abschluss gebracht. Ein Verfahren zum beständigen Erhalten eines Siliziumwafers mit der zuvor beschriebenen Form wird nun nachfolgend beschrieben.
  • [Verfahren zum Herstellen eines Halbleiterwafers]
  • Um den zuvor beschriebenen Halbleiterwafer herzustellen, wird gemäß der vorliegenden Erfindung ein Verfahren zum Herstellen eines Halbleiterwafers vorgesehen, umfassend einen Polierschritt zum Polieren des Halbleiterwafers nach dem Aufschneiden eines Einkristallblocks, um den Halbleiterwafer zu erhalten, und zum Anfasen und Abflachen des Halbleiterwafers,
    wobei im Polierschritt der Halbleiterwafer einem doppelseitigen Polieren derart unterworfen wird, dass eine Versetzung des Halbleiterwafers in der Dickenrichtung 100 nm oder weniger zwischen der Mitte und einer äußeren peripheren Durchhangausgangsstelle des Halbleiters wird und die Mitte des Halbleiterwafers eine konvexe Form hat, und
    eine Seite des Halbleiterwafers dann einem chemisch-mechanischen Polieren derart unterworfen wird, dass der Betrag an äußerem peripherem Durchhang des Halbleiterwafers 100 nm oder weniger wird und die äußere periphere Durchhangausgangsstelle von dem äußeren peripheren Abschnitt des Halbleiterwafers zur Mitte oder 20 mm oder mehr vom äußeren peripheren Ende des Halbleiterwafers zur Mitte entfernt ist, wobei der äußere periphere Abschnitt ein Messobjekt von ESFQR ist.
  • [Herstellung des zu polierenden Halbleiterwafers]
  • In dem Verfahren zum Herstellen eines Halbleiterwafers gemäß der vorliegenden Erfindung kann, obwohl nicht besonders beschränkt, ein Halbleiterwafer hergestellt werden, der mittels des folgenden Verfahrens poliert wird. Zuerst wird ein Aufschneideschritt zum Aufschneiden eines Einkristallblocks durchgeführt, um einen Halbleiterwafer zu erhalten. Ein Verfahren zum Herstellen eines Halbleiterblocks ist nicht besonders beschränkt, und es kann ein weithin bekanntes Verfahren, wie beispielsweise das Czochralski-Verfahren (das CZ-Verfahren), oder ein Zonenschmelzverfahren (das FZ-Verfahren) verwendet werden. Das Aufschneideverfahren ist nicht besonders beschränkt, und das Aufschneiden kann durchgeführt werden, indem eine Innendurchmesser-Aufschneideeinrichtung, eine Mehrdrahtsäge oder dergleichen verwendet wird. Anschließend wird ein Anfasschritt um Anfasen eines äußeren peripheren Abschnitts des Halbleiterwafers, der in diesem Aufschneideschritt erhalten wird, und zum Bilden eines angefasten Abschnitts durchgeführt wird. Danach wird ein Abflachschritt zum Abflachen des Halbleiterwafers, der im Anfasschritt angefast wird, durchgeführt. Der Abflachschritt kann einen Läppschritt, einen Schleifschritt, einen Ätzschritt und andere umfassen. Mit den zuvor beschriebenen Schritten kann der zu polierende Halbleiterwafer hergestellt werden.
  • [Polierschritt]
  • Im Fall eines Siliziumwafers mit einem Durchmesser von 300 mm wird ein Polierverfahren auf der Grundlage einer Kombination eines doppelseitigen Polierens und einseitigen Polierens im Allgemeinen übernommen. Um einen Durchhangbetrag beim chemisch-mechanischen Polieren zu unterbinden, ist das Ausbilden einer mittigen konvexen Form durch eine doppelseitige Poliermaschine bevorzugt. Beim doppelseitigen Polieren kann ein Siliziumwafer mit einer mittigen konvexen Form relativ leicht erzeugt werden. Insbesondere kann ein Verfahren, wie beispielsweise das in der japanischen ungeprüften Patentveröffentlichung (Kokai) Nr. 2003-285262 verwendet werden. Weiter kann, selbst im Fall einer doppelseitigen Poliermaschine, die keinen Formeinstellmechanismus im Polierdrehtisch hat, ein Siliziumwafer mit einer mittigen konvexen Form erhalten werden, indem die Zurichtbedingungen eingestellt werden. Obwohl ein einseitiges chemisch-mechanisches Polieren das Erhalten der mittigen konvexen Form ermöglicht, ist es schwierig, eine gewünschte Form und den gewünschten Durchhangbetrag beständig zu erhalten, wenn die Form nach dem doppelseitigen Polieren instabil ist. Weiterhin führt eine Änderung der Polierbedingungen in Übereinstimmung mit der Form nach dem doppelseitigen Polieren zu einer Verringerung der Produktivität, was nicht bevorzugt ist. Daher ist ein Verfahren zum Bilden einer Gesamtform durch das doppelseitige Polieren und Unterbinden des äußeren peripheren Durchhangs durch das einseitige chemisch-mechanische Polieren bevorzugt.
  • Daher wird wie zuvor beschrieben der Halbleiterwafer einem doppelseitigen Polieren unterworfen, so dass eine Versetzung des Halbleiterwafers in der Dickenrichtung 100 nm oder weniger zwischen der Mitte und der äußeren peripheren Durchhangausgangsstelle des Halbleiterwafers sein kann, und die Mitte des Halbleiterwafers eine konvexe Form haben kann. Wenn die Gesamtform des Wafers auf diese Weise durch das doppelseitige Polieren ausgebildet wird, können, da jeweilige virtuelle Linien von SFQR und ESFQR sich derselben Neigung annähern, sowohl SFQR als auch ESFQR erzielt werden.
  • Darüber hinaus wird wie zuvor beschrieben eine Seite des Halbleiterwafers einem chemisch-mechanischen Polieren unterworfen, so dass der Betrag an äußerem peripherem Durchhang des Halbleiterwafers 100 nm oder weniger sein kann und eine äußere periphere Durchhangausgangsstelle von einem äußeren peripheren Abschnitt des Halbleiterwafers zur Mitte oder 20 mm oder mehr vom äußeren peripheren Ende des Halbleiterwafers zur Mitte entfernt sein kann, wobei der äußere periphere Abschnitt ein Messobjekt von ESFQR ist. Wenn das chemisch-mechanische Polieren durchgeführt wird, um den äußeren peripheren Abschnitt mit einer solchen Form zu erhalten, kann der Halbleiterwafer mit einem SFQR von 25 nm oder weniger und einem ESFQR von 70 nm oder weniger erhalten werden und kann der Halbleiterwafer mit mehreren, gleichzeitig verbesserten Ebenheitsindices hergestellt werden. Wenn insbesondere der Betrag an äußerem peripherem Durchhang 70 nm oder weniger ist, kann der Halbleiterwafer mit den weiter verbesserten Ebenheitsindices, wie beispielsweise SFQR, ESFQR, ZDD, ROA, GBIR, SBIR und anderen, hergestellt werden.
  • Darüber hinaus ist es beim einseitigen chemisch-mechanischen Polieren bevorzugt, ein einseitiges Polieren des Halbleiterwafers unter Verwendung eines Polierblocks vom Faservliestyp, der eine Asker-C-Härte von 60 oder mehr hat, oder eines harten Polierblocks vom Polyurethantyp, der eine Shore-D-Härte von 55 oder mehr hat, durchzuführen. Obwohl der Durchhangbetrag beim chemisch-mechanischen Polieren abhängig von den Polierbedingungen variiert, ist der Grad der Abhängigkeit vom Deformationsbetrag des Polierblocks hoch, ermöglicht das Auswählen eines solchen harten Polierblocks das Erhalten eines gewünschten Durchhangbetrags durch Einstellen der Polierbedingungen. Weiter ermöglicht ein Optimieren einer Polierlast oder der Zahl an Umdrehungen auch das Erhalten eines Durchhangbetrags, der 70 nm oder weniger ist.
  • BEISPIELE
  • Die vorliegende Erfindung wird nun nachfolgend ausführlicher auf der Grundlage von Beispielen und einem Vergleichsbeispiel erläutert, aber die vorliegende Erfindung ist nicht auf die folgenden Beispiele beschränkt.
  • (Beispiel 1)
  • Es wurde ein Einkristallblock aufgeschnitten, um einen Siliziumwafer mit einem Durchmesser von 300 mm zu erhalten, wobei dieser Siliziumwafer angefast und abgeflacht wurde. Danach wurde unter Verwendung einer doppelseitigen Poliermaschine, die in der japanischen ungeprüften Patentveröffentlichung (Kokai) Nr. 2003-285262 offenbart ist, ein Einstellen unter Bedingungen durchgeführt, bei denen eine Versetzung des Halbleiterwafers in der Dickenrichtung 100 nm zwischen der Mitte und der äußeren peripheren Durchhangausgangsstelle des Halbleiterwafers sein kann und die Mitte des Halbleiterwafers eine konvexe Form haben kann, und es wurde ein doppelseitiges Polieren durchgeführt. Da das Auftreten des äußeren peripheren Durchhangs aufgrund des doppelseitigen Polierens nicht bevorzugt ist, wurde nun ein harter Urethanschaumblock als Polierblock verwendet, der speziell MH-515A, hergestellt von Nitta Haas Incorporated, ist. Als Polierpaste wurden Polierschleifkörner aus kolloidalem Silika mit einer Körnergröße von 0,05 μm auf einen pH-Wert von 10,5 eingestellt, und es wurde ein Polieren mit einer Polierlast von 200 g/cm2 durchgeführt. Um den Wafer mit der mittigen konvexen Form beständig zu erhalten, wurde ein Drehtisch-Formeinstellmechanismus verwendet, um eine obere Polierdrehtischform zu einer oberen konvexen Form auszubilden (einer Form, bei der eine äußere Seitenposition des Drehtischs niedriger als die Drehtischmitte ist), wurde ein anfänglicher Pastenzuführbetrag auf 4 l/min eingestellt und wurde das Polieren in Übereinstimmung mit der Lebensdauer des Polierblocks durchgeführt, während das Pastenströmungsvolumen in geeigneter Weise eingestellt wurde. Eine Seite des Halbleiterwafers wurde dann dem chemisch-mechanischen Polieren unterworfen, so dass der Betrag an äußerem peripherem Durchhang des Halbleiterwafers 100 nm sein kann und die äußere periphere Durchhangausgangsstelle 20 mm oder mehr vom äußeren peripheren Ende des Halbleiterwafers zur Mitte hin entfernt sein kann. Dann wurde als Polierblock für das chemisch-mechanische Polieren ein Faservliestuch verwendet, das speziell Suba 800 (Asker-C-Härte 82) ist, das von Nitta Haas Incorporated hergestellt wird. Als Polierpaste wurden Polierschleifkörner aus kolloidalem Silika mit einer Körnergröße von 0,05 μm auf einen pH-Wert von 10,5 eingestellt, und es wurde ein Polieren mit einer Polierlast von 150 g/cm2, einem Pastenzuführbetrag von 3 l/min, einer Umdrehungszahl des Polierdrehtischs von 30 UpM und einer Umdrehungszahl des Polierkopfs von 30 UpM durchgeführt. Danach wurde ein abschließendes Polieren durchgeführt, um einen Siliziumwafer gemäß Beispiel 1 herzustellen. Es ist zu beachten, dass der äußere periphere Durchhang aufgrund des abschließenden Polierens auftritt, aber der Polierabtrag gering ist, der Einfluss des chemisch-mechanischen Polierens auf den äußeren peripheren Durchhang ungefähr 10% beträgt und daher dieses Polieren unter regulären Bedingungen ohne besondere Änderung der Bedingungen durchgeführt wurde.
  • (Beispiel 2)
  • Im Hinblick auf die Polierblockoberflächentemperatur während des Polierens ist, da die während des Polierens erzeugte Wärme sich aufstaut, die Temperatur im mittigen Abschnitt des Polierblocks relativ höher als am äußeren peripheren Abschnitt. Da dieser Temperaturunterschied die Polierrate beeinflusst, ermöglicht eine Steuerung dieses Bereichs eine Steuerung der Durchhangausgangsstelle. Im Beispiel 2 wurde ein Siliziumwafer gemäß Beispiel 2 wie im Beispiel 1 hergestellt, mit der Ausnahme, dass die Polierlast, die Umdrehungszahl des Kopfs und die Pastenzuführtemperatur so eingestellt wurden, dass sich der radiale durchschnittliche Abtrag eines Wafers nicht änderte, der Hochtemperaturbereich im Vergleich zu dem von Beispiel 1 vergrößert wurde und eine Seite des Siliziumwafers einem chemisch-mechanischen Polieren unterworfen wurde, so dass die äußere periphere Durchhangausgangsstelle vom äußeren peripheren Abschnitt des Halbleiterwafers zur Mitte entfernt sein kann. (Die Stelle, die vom äußeren peripheren Ende 35 mm entfernt ist) als Messobjekt von ESFQR.
  • (Vergleichsbeispiel 1)
  • Darüber hinaus wurde ein Siliziumwafer gemäß Vergleichsbeispiel 1 wie im Beispiel 1 hergestellt, mit der Ausnahme, dass das Einstellen, doppelseitige Polieren und chemisch-mechanische Polieren derart durchgeführt wurden, dass eine ansteigende Form wie bei einem herkömmlichen Beispiel ausgebildet wurde.
  • 9(a) zeigt SFQRmax, 9(b) zeigt ESFQRave, 9(c) zeigt GBIR, 10(a) zeigt SBIRmax, 10(b) zeigt ZDD und 10(c) zeigt ROA nach dem chemisch-mechanischen Polieren des Siliziumwafers gemäß Beispiel 1 und dem Vergleichsbeispiel 1, hergestellt wie zuvor beschrieben, im Vergleich miteinander. In 9 und 10 ist Beispiel 1 durch einen schwarzen Kreis (•) dargestellt und Vergleichsbeispiel 1 ist durch einen weißen Kreis (o) dargestellt. Weiter stellt das schwarze Balkendiagramm Beispiel 1 dar und das weiße Balkendiagramm stellt das Vergleichsbeispiel 1 dar. Im Vergleich mit Vergleichsbeispiel 1 wurde die Ebenheit bei allen Qualitätsartikeln verbessert, und sowohl SFQR als auch ESFQR, die schwer gleichzeitig zu erreichen sind, wurden im Beispiel 1 stark verbessert.
  • 11(a) zeigt SFQRmax, 11(b) zeigt ESFQRave, 11(c) zeigt GBIR, 12(a) zeigt SBIRmax, 12(b) zeigt ZDD und 12(c) zeigt ROA nach dem chemisch-mechanischen Polieren des Siliziumwafers gemäß Beispiel 2 und Vergleichsbeispiel 1, hergestellt wie zuvor beschrieben, im Vergleich miteinander. In 11 und 12 ist Beispiel 2 durch einen schwarzen Kreis (•) dargestellt und Vergleichsbeispiel 1 ist durch einen weißen Kreis (o) dargestellt. Weiter stellt das schwarze Balkendiagramm Beispiel 2 dar und das weiße Balkendiagramm stellt das Vergleichsbeispiel 1 dar. Im Vergleich mit Vergleichsbeispiel 1 wurde die Ebenheit bei allen Qualitätsartikeln verbessert, und sowohl SFQR als auch ESFQR, die schwer gleichzeitig zu erreichen sind, wurden im Beispiel 2 stark verbessert.
  • Wie zuvor beschrieben ist es gemäß der vorliegenden Erfindung möglich, einen Halbleiterwafer vorzusehen, mit dem Abweichungen von Bezugsflächen gleichzeitig bei mehreren Ebenheitsindices, z. B. SFQR, ESFQR, ROA und anderen, die unterschiedliche Kantenausschlüsse aufweisen, minimiert werden können und auch eine Änderung der Krümmung unterbunden werden kann, die an einem äußeren peripheren Abschnitt durch eine Kombination einer mittigen konvexen Form und einer äußeren peripheren Durchhangform auftritt. Wenn weiter der Halbleiterwafer mit einer solchen Form übernommen wird, können nicht nur die auf die Vorderfläche bezogenen Ebenheitsindices sondern auch die auf die Rückfläche bezogenen Ebenheitsindices (GBIR, SBIR) und der Krümmungsbewertungsindex, wie beispielsweise ZDD, gleichzeitig erfüllt werden. Weiter ist es möglich, den Anforderungen aller Kunden unter denselben Bedingungen gerecht zu werden, und es können mehrere Kundenanforderungen erfüllt werden. Da außerdem die Handhabung unter denselben Verarbeitungsbedingungen durchgeführt werden kann, können die Produktivität und die Ausbeute des Halbleiterwafers verbessert werden.
  • Es ist zu beachten, dass die vorliegende Erfindung nicht auf die vorstehende Ausführungsform beschränkt ist. Die vorstehende Ausführungsform ist nur ein veranschaulichendes Beispiel, und jedes Beispiel, das weitgehend dieselbe Konfiguration hat und dieselben Funktionen und Wirkungen wie das technische, in den Ansprüchen der vorliegenden Erfindung beschriebene Konzept ausübt, ist vom technischen Umfang der vorliegenden Erfindung umfasst.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2003-285262 [0067, 0072]
  • Zitierte Nicht-Patentliteratur
    • JIS K6301 [0023]

Claims (5)

  1. Halbleiterwafer mit einem Durchhang, der an einem äußeren Umfang während des Polierens gebildet wird, wobei eine Versetzung des Halbleiterwafers in der Dickenrichtung 100 nm oder weniger zwischen der Mitte und der äußeren peripheren Durchhangausgangsstelle des Halbleiterwafers ist, und die Mitte des Halbleiterwafers eine konvexe Form hat, der Betrag an äußerem peripherem Durchhang des Halbleiterwafers 100 nm oder weniger ist, und die äußere periphere Durchhangausgangsstelle von einem äußeren peripheren Abschnitt des Halbleiterwafers zur Mitte oder 20 mm oder mehr vom äußeren peripheren Ende des Halbleiterwafers zur Mitte entfernt ist, wobei der äußere periphere Abschnitt ein Messobjekt von ESFQR ist.
  2. Halbleiterwafer nach Anspruch 1, wobei der Betrag an äußerem peripherem Durchhang 70 nm oder weniger ist.
  3. Verfahren zum Herstellen eines Halbleiterwafers, umfassend einen Polierschritt zum Polieren des Halbleiterwafers nach dem Aufschneiden eines Einkristallblocks, um den Halbleiterwafer zu erhalten, und zum Anfasen und Abflachen des Halbleiterwafers, wobei beim Polierschritt der Halbleiterwafer einem doppelseitigen Polieren derart unterworfen ist, dass eine Versetzung des Halbleiterwafers in der Dickenrichtung 100 nm oder weniger zwischen der Mitte und der äußeren peripheren Durchhangausgangsstelle des Halbleiterwafers wird und die Mitte des Halbleiterwafers eine konvexe Form hat und eine Seite des Halbleiterwafers dann einem chemisch-mechanischen Polieren derart unterworfen wird, dass der Betrag an äußerem peripherem Durchhang des Halbleiterwafers 100 nm oder weniger wird und die äußere periphere Durchhangausgangsstelle von einem äußeren peripheren Abschnitt des Halbleiterwafers zur Mitte oder 20 mm oder mehr vom äußeren peripheren Ende des Halbleiterwafers zur Mitte entfernt ist, wobei der äußere periphere Abschnitt ein Messobjekt von ESFQR ist.
  4. Verfahren zum Herstellen eines Halbleiterwafers nach Anspruch 3, wobei beim Polierschritt der Halbleiterwafer derart poliert wird, dass der Betrag an äußerem peripherem Durchhang 70 nm oder weniger wird.
  5. Verfahren zum Herstellen eines Halbleiterwafers nach Anspruch 3 oder 4, wobei beim chemisch-mechanischen Polieren der Halbleiterwafer unter Verwendung eines Polierblocks vom Faservliestyp mit einer Asker-C-Härte von 60 oder mehr oder eines Polierblocks vom Polyurethantyp mit einer Shore-D-Härte von 55 oder mehr poliert wird.
DE112012001458.8T 2011-04-26 2012-04-03 Halbleiterwafer und Herstellungsverfahren dafür Active DE112012001458B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-098241 2011-04-26
JP2011098241A JP5621702B2 (ja) 2011-04-26 2011-04-26 半導体ウェーハ及びその製造方法
JPJP-2011-098241 2011-04-26
PCT/JP2012/002304 WO2012147279A1 (ja) 2011-04-26 2012-04-03 半導体ウェーハ及びその製造方法

Publications (2)

Publication Number Publication Date
DE112012001458T5 true DE112012001458T5 (de) 2013-12-19
DE112012001458B4 DE112012001458B4 (de) 2024-05-08

Family

ID=47071813

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012001458.8T Active DE112012001458B4 (de) 2011-04-26 2012-04-03 Halbleiterwafer und Herstellungsverfahren dafür

Country Status (8)

Country Link
US (1) US9076750B2 (de)
JP (1) JP5621702B2 (de)
KR (1) KR101774850B1 (de)
CN (1) CN103493184B (de)
DE (1) DE112012001458B4 (de)
SG (2) SG10201503189QA (de)
TW (1) TWI501304B (de)
WO (1) WO2012147279A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6180873B2 (ja) * 2013-08-30 2017-08-16 株式会社クラレ 繊維複合シート、研磨パッド及びその製造方法
KR20160148004A (ko) * 2014-04-30 2016-12-23 1366 테크놀로지 인코포레이티드 다른 영역보다 상대적으로 더 두꺼운 국부적으로 제어된 영역을 갖는 얇은 반도체 웨이퍼를 제조하는 방법, 장치, 및 그 웨이퍼
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
JP6406238B2 (ja) * 2015-12-18 2018-10-17 株式会社Sumco ウェーハ研磨方法および研磨装置
KR101810643B1 (ko) * 2016-02-02 2017-12-19 에스케이실트론 주식회사 에피텍셜 웨이퍼의 평탄도 제어 방법
KR102086281B1 (ko) * 2017-04-28 2020-03-06 제이엑스금속주식회사 반도체 웨이퍼 및 반도체 웨이퍼의 연마 방법
DE102017210450A1 (de) 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
DE102017210423A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
JP6799509B2 (ja) * 2017-07-21 2020-12-16 クラリオン株式会社 関連付けシステム、関連付け方法
WO2019035336A1 (ja) * 2017-08-15 2019-02-21 信越半導体株式会社 シリコンウエーハのエッジ形状の評価方法および評価装置、シリコンウエーハ、ならびにその選別方法および製造方法
JP6750592B2 (ja) 2017-08-15 2020-09-02 信越半導体株式会社 シリコンウエーハのエッジ形状の評価方法および評価装置、シリコンウエーハ、ならびにその選別方法および製造方法
JP6451825B1 (ja) * 2017-12-25 2019-01-16 株式会社Sumco ウェーハの両面研磨方法
DE102018200415A1 (de) * 2018-01-11 2019-07-11 Siltronic Ag Halbleiterscheibe mit epitaktischer Schicht
WO2019198458A1 (ja) * 2018-04-13 2019-10-17 株式会社Sumco 半導体ウェーハの評価方法および半導体ウェーハの製造方法
JP7067524B2 (ja) * 2019-04-15 2022-05-16 信越半導体株式会社 ウェーハのフラットネス測定機の選定方法及び測定方法
KR102413432B1 (ko) * 2020-08-28 2022-06-27 에스케이실트론 주식회사 웨이퍼 및 그 형상 분석 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08257893A (ja) 1995-03-29 1996-10-08 Mitsubishi Materials Corp ウェーハ研磨装置および研磨方法
JP2003285262A (ja) 2002-03-28 2003-10-07 Shin Etsu Handotai Co Ltd ウエーハの両面研磨装置及び両面研磨方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3341258B2 (ja) 1992-11-27 2002-11-05 株式会社東芝 ポリッシング装置
JP2001326197A (ja) 2000-03-10 2001-11-22 Mitsubishi Materials Silicon Corp 半導体ウェーハの研磨方法およびその装置
JP2002064071A (ja) * 2000-06-09 2002-02-28 Sumitomo Osaka Cement Co Ltd シリコンウエハー鏡面研磨用研磨板およびシリコンウエハーの鏡面研磨方法
WO2001096065A1 (fr) 2000-06-13 2001-12-20 Shin-Etsu Handotai Co., Ltd. Procede de polissage de pieces
EP1261020A4 (de) * 2000-10-26 2005-01-19 Shinetsu Handotai Kk Halbleiterscheibenherstellungsmethode, poliermaschine und halbleiterscheibe
JP3612708B2 (ja) 2001-11-29 2005-01-19 信越半導体株式会社 溝入り研磨布並びにワークの研磨方法及び研磨装置
KR20060038612A (ko) * 2004-10-30 2006-05-04 주식회사 하이닉스반도체 웨이퍼의 에지 롤오프 측정 방법
JP4881590B2 (ja) * 2005-07-27 2012-02-22 ニッタ・ハース株式会社 研磨布
JP2007067179A (ja) * 2005-08-31 2007-03-15 Shin Etsu Handotai Co Ltd 半導体ウエーハの鏡面研磨方法及び鏡面研磨システム
KR100841094B1 (ko) 2005-12-20 2008-06-25 주식회사 실트론 실리콘 웨이퍼 연마장치, 이에 이용되는 리테이닝어셈블리, 및 이를 이용한 실리콘 웨이퍼 평평도 보정방법
JP2007173815A (ja) * 2005-12-20 2007-07-05 Siltron Inc シリコンウエハ研磨装置、これに使用されるリテーニングアセンブリ及びシリコンウエハ平坦度補正方法
ATE383656T1 (de) * 2006-03-31 2008-01-15 Soitec Silicon On Insulator Verfahren zur herstellung eines verbundmaterials und verfahren zur auswahl eines wafers
JP4904960B2 (ja) * 2006-07-18 2012-03-28 信越半導体株式会社 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法
JP2008254124A (ja) * 2007-04-05 2008-10-23 Toray Ind Inc 研磨パッド
JP2009090397A (ja) * 2007-10-05 2009-04-30 Nitta Haas Inc 研磨パッド
DE102009009497A1 (de) * 2009-02-18 2010-07-08 Siltronic Ag Läuferscheibe zum Halten von Halbleiterscheiben während einer beidseitigen Politur der Halbleiterscheiben
JP2011079076A (ja) * 2009-10-05 2011-04-21 Toshiba Corp 研磨装置及び研磨方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08257893A (ja) 1995-03-29 1996-10-08 Mitsubishi Materials Corp ウェーハ研磨装置および研磨方法
JP2003285262A (ja) 2002-03-28 2003-10-07 Shin Etsu Handotai Co Ltd ウエーハの両面研磨装置及び両面研磨方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JIS K6301

Also Published As

Publication number Publication date
TWI501304B (zh) 2015-09-21
SG194646A1 (en) 2013-12-30
KR101774850B1 (ko) 2017-09-05
CN103493184B (zh) 2016-03-30
TW201306109A (zh) 2013-02-01
WO2012147279A1 (ja) 2012-11-01
CN103493184A (zh) 2014-01-01
KR20140048869A (ko) 2014-04-24
US9076750B2 (en) 2015-07-07
SG10201503189QA (en) 2015-06-29
JP2012231005A (ja) 2012-11-22
DE112012001458B4 (de) 2024-05-08
US20140008768A1 (en) 2014-01-09
JP5621702B2 (ja) 2014-11-12

Similar Documents

Publication Publication Date Title
DE112012001458B4 (de) Halbleiterwafer und Herstellungsverfahren dafür
DE112010004989B4 (de) Halbleiterwafer und Verfahren zur Herstellung desselben
DE112009000334B4 (de) Doppelscheibenschleifvorrichtung für Werkstücke und Doppelscheibenschleifverfahren für Werkstücke
DE112016005417B4 (de) Waferpolierverfahren
DE102013201663B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE112011103769B4 (de) Verfahren zur Herstellung eines epitaktischen Wafers und epitaktischer Wafer
DE10142400B4 (de) Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
DE112015003214B4 (de) Endpolierverfahren eines Siliziumwafers
DE112016005920T5 (de) Verfahren zum beidseitigen Polieren eines Wafers, Verfahren zum Herstellen eines Epitaxialwafers und Verwendung desselben sowie Epitaxialwafer
DE102009037281B4 (de) Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE112012000788B4 (de) Verfahren zum Herstellen eines Siliziumwafers
DE112011101518T5 (de) Verfahren zum Polieren von Siliziumwafern und Beschreibung der entsprechenden Polierflüssigkeit
DE112014006394B4 (de) Siliziumwaferherstellungsverfahren
DE112017003816T5 (de) Doppelseitiges Waferpolierverfahren
DE102007019566A1 (de) Drahtführungsrolle für Drahtsäge
DE102011082777A1 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102008045534A1 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102006037267A1 (de) Halbleiterscheiben mit hochpräzisem Kantenprofil und Verfahren zu ihrer Herstellung
DE202015009496U1 (de) Siliziumkarbid-Einkristallsubstrat und Siliziumkarbid-Epitaxiesubstrat
DE112015002107T5 (de) Draht mit fixiertem Schleifkorn, Drahtsäge und Verfahren zum Schneiden eines Werkstücks
DE112013006351T5 (de) Träger zur Verwendung in doppelseitiger Poliervorrichtung und Verfahren zum doppelseitigen Polieren des Wafers
DE112013003142T5 (de) Halbleiterwafer-Bewertungsverfahren und Halbleiterwafer-Herstellungsverfahren
DE112016005815T5 (de) Waferpolierverfahren und -vorrichtung
DE112018001068T5 (de) Verfahren zum Schneiden eines Ingots
DE112014002971T5 (de) Luftreifen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021304000

Ipc: H01L0021302000

R016 Response to examination communication
R018 Grant decision by examination section/examining division