WO2019198458A1 - 半導体ウェーハの評価方法および半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの評価方法および半導体ウェーハの製造方法 Download PDF

Info

Publication number
WO2019198458A1
WO2019198458A1 PCT/JP2019/011954 JP2019011954W WO2019198458A1 WO 2019198458 A1 WO2019198458 A1 WO 2019198458A1 JP 2019011954 W JP2019011954 W JP 2019011954W WO 2019198458 A1 WO2019198458 A1 WO 2019198458A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor wafer
manufacturing
curve
evaluation
circle
Prior art date
Application number
PCT/JP2019/011954
Other languages
English (en)
French (fr)
Inventor
村上　賢史
啓一 高梨
Original Assignee
株式会社Sumco
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Sumco filed Critical 株式会社Sumco
Priority to DE112019001948.1T priority Critical patent/DE112019001948T5/de
Priority to KR1020207032385A priority patent/KR102518971B1/ko
Priority to CN201980025203.7A priority patent/CN112020764B/zh
Priority to JP2020513156A priority patent/JP7040608B2/ja
Publication of WO2019198458A1 publication Critical patent/WO2019198458A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
    • G01B11/255—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures for measuring radius of curvature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering

Definitions

  • the present invention relates to a semiconductor wafer evaluation method and a semiconductor wafer manufacturing method.
  • Patent Document 1 the shape of the outer peripheral edge of a semiconductor wafer has been evaluated (for example, see Patent Document 1).
  • a semiconductor wafer is generally manufactured by performing various processes on a wafer cut out from an ingot. Since the outer peripheral edge portion of the wafer cut out from the ingot has a corner portion as it is, it is likely to be cracked or chipped. Therefore, chamfering is performed by chamfering at least one outer peripheral edge of the surface (front surface) side which is the device forming surface side of the semiconductor wafer and the surface (back surface) side opposite to the front surface. Forming is usually done. Regarding this chamfered surface, Patent Document 1 proposes to acquire an image so that the chamfered surface is displayed in white and calculate the width dimension of the chamfered surface from the width dimension of this image (Patent Document 1). Paragraphs 0060-0062). In the following, the “front surface” of the semiconductor wafer means either one or both of the front surface and the back surface unless otherwise specified.
  • the main surface on the front surface side is a plane on which devices are formed
  • the back surface is the main surface on the back surface side.
  • the chamfered surface formed on the outer peripheral edge of the wafer has a surface shape inclined with respect to the adjacent main surface. Accordingly, when the cross-sectional shape in the thickness direction of the semiconductor wafer is viewed, the shape largely changes at the boundary between the main surface and the chamfered surface adjacent to the main surface.
  • the shape of the boundary between the main surface and the chamfered surface can be used as an index for predicting the ease of occurrence of chipping and scratching in the manufacturing process of the semiconductor device.
  • the method described in Patent Document 1 is a method for obtaining the width dimension of the chamfered surface, and the method described in Patent Document 1 cannot evaluate the shape of the boundary portion between the chamfered surface and the main surface.
  • an object of the present invention is to provide a new method for evaluating the shape of the boundary between the chamfered surface and the main surface of a semiconductor wafer.
  • One embodiment of the present invention provides: Creating a contour curve indicating a cross-sectional contour in the thickness direction of the semiconductor wafer to be evaluated; and Quadratic differentiation of the contour curve, Including
  • the semiconductor wafer to be evaluated is a semiconductor wafer having a chamfered surface formed on the outer peripheral edge of the wafer,
  • the X-axis value corresponds to the horizontal position coordinate
  • the Y-axis value corresponds to the vertical position coordinate
  • the outer peripheral edge side of the main surface on one surface side of the semiconductor wafer to be evaluated Including a curved portion indicating a cross-sectional contour of a region from the portion to the main surface side portion of the outer peripheral edge
  • a method for evaluating a semiconductor wafer further comprising evaluating a shape of a boundary portion between the main surface and a chamfering surface adjacent to the main surface based on an index determined from a second-order differential curve obtained by the second-order differential. (Hereinafter, also simply referred to as “evaluation method”), About
  • the evaluation method comprises: Specifying two X-axis values having the same Y-axis value on the peak region curve of the second-order differential curve obtained by the second-order differentiation; In the curve portion of the contour curve before the second derivative, specifying an area between two points whose X-axis value is the specified value as a circle fitting area, Fitting a circle to the contour shape of the circle fitting area to create a circle; and Use the created circle size as the indicator, Can be included.
  • the circle size is larger as the shape of the boundary portion between the chamfered surface and the main surface becomes gentler, and the boundary between the chamfered surface and the main surface is larger. It was newly found that the sharper the shape of the part, the smaller the size of the circle. Therefore, based on the size of the circle, it is possible to evaluate the smoothness / steepness of the shape of the boundary between the main surface and the chamfered surface.
  • the evaluation method may include determining the size of the circle at each of a plurality of different locations of the semiconductor wafer to be evaluated, and is representative of the size of the plurality of circles determined at the plurality of different locations.
  • the shape of the boundary can be evaluated using the value as an index.
  • the representative value may be an average value of the sizes of the plurality of circles.
  • the evaluation method specifies two X-axis values having the same Y-axis value on the peak region curve of the second-order differential curve obtained by the second-order differentiation, and this is specified.
  • the distance in the X-axis direction between two points can be used as the index.
  • the inventors have found that the distance between the chamfered surface and the main surface becomes larger as the shape of the boundary between the chamfered surface and the main surface becomes smoother, and the shape of the boundary between the chamfered surface and the main surface becomes larger. It was newly found that the value of the distance becomes smaller as it becomes steeper. Therefore, based on the value of the distance, it is possible to evaluate the gentleness / steepness of the shape of the boundary portion between the main surface and the chamfered surface.
  • the Y-axis value in which the X-axis values of the two points are specified is set such that the position where the Y-axis value is 0 is 0%, and the peak depth or peak height of the peak region is 100%.
  • the value of the Y axis at a position where the depth or height is 40 to 80% can be used.
  • the evaluation method may include creating the contour curve using position coordinate information obtained by observing a semiconductor wafer to be evaluated from above the one surface side with a microscope.
  • the evaluation method may include performing the microscopic observation with a laser microscope.
  • a further aspect of the invention provides: Manufacturing candidate semiconductor wafers to be shipped as products, Evaluating the candidate semiconductor wafer by the evaluation method; and As a result of the evaluation, a semiconductor wafer determined to be a non-defective product is subjected to preparation for shipping as a product semiconductor wafer, A method of manufacturing a semiconductor wafer including About.
  • a further aspect of the invention provides: Manufacturing a semiconductor wafer lot including a plurality of semiconductor wafers; Extracting at least one semiconductor wafer from the semiconductor wafer lot; Evaluating the extracted semiconductor wafer by the evaluation method; and As a result of the evaluation, the semiconductor wafer of the same semiconductor wafer lot as the semiconductor wafer determined to be non-defective is subjected to preparation for shipping as a product semiconductor wafer, A method of manufacturing a semiconductor wafer including About.
  • a further aspect of the invention provides: Manufacturing a semiconductor wafer for evaluation under test manufacturing conditions; Evaluating the manufactured semiconductor wafer for evaluation by the evaluation method, Based on the result of the evaluation, determine the manufacturing conditions with changes to the test manufacturing conditions as actual manufacturing conditions, or determine the test manufacturing conditions as actual manufacturing conditions, and Manufacturing a semiconductor wafer under the actual manufacturing conditions determined above, A method of manufacturing a semiconductor wafer including About.
  • the manufacturing condition to which the above change is applied can be at least one of a polishing condition and a chamfering condition on the surface of the semiconductor wafer.
  • a new method for evaluating the shape of the boundary between the chamfered surface and the main surface of the semiconductor wafer can be provided.
  • contour curve containing the curve part which shows the cross-sectional contour of the area
  • contour curve containing the curve part which shows the cross-sectional contour of the area
  • An example of a circle created on the contour curve shown in FIG. 1 is shown.
  • yen obtained about various semiconductor wafers in an Example with respect to the reference value is shown.
  • It is. 2 shows a binarized image obtained by an evaluation method for obtaining a reference value (an image obtained by performing binarization after enlarging 10 times only in the wafer thickness direction). An example of the evaluation result by the evaluation method for obtaining a reference value is shown.
  • One aspect of the present invention includes creating a contour curve indicating a cross-sectional contour in the thickness direction of a semiconductor wafer to be evaluated and secondarily differentiating the contour curve, and the semiconductor wafer to be evaluated is placed on the outer periphery of the wafer.
  • An index determined from the second derivative curve obtained by the second derivative including a curved portion showing a cross-sectional contour of the region from the outer peripheral edge side portion of the main surface on the surface side to the main surface side portion of the outer peripheral edge
  • the present invention relates to a method for evaluating a semiconductor wafer, further comprising evaluating a shape of a boundary portion between the main surface and a chamfering surface adjacent to the main surface.
  • the evaluation method will be described in more detail.
  • the semiconductor wafer to be evaluated by the above evaluation method may be a semiconductor wafer having a chamfered surface formed by chamfering the outer peripheral edge of the wafer.
  • the semiconductor wafer to be evaluated can be various semiconductor wafers generally used as a semiconductor substrate.
  • various silicon wafers can be given as specific examples of the semiconductor wafer.
  • the silicon wafer can be, for example, a silicon single crystal wafer that has been cut from a silicon single crystal ingot and then subjected to various processes such as chamfering.
  • a polished wafer which is polished and has a polished surface on the surface can be mentioned.
  • the silicon wafer can also be various silicon wafers such as an epitaxial wafer having an epitaxial layer on a silicon single crystal wafer and an annealed wafer in which a modified layer is formed on the silicon single crystal wafer by annealing.
  • the evaluation method includes creating a profile curve (generally referred to as “cross-sectional profile”) indicating a cross-sectional profile in the thickness direction of a semiconductor wafer to be evaluated.
  • the contour curve has an X-axis (horizontal axis) value corresponding to a horizontal position coordinate, a Y-axis (vertical axis) value corresponding to a vertical position coordinate, and one surface side of a semiconductor wafer to be evaluated. It is a contour curve containing the curve part which shows the cross-sectional contour of the area
  • the unit of the X-axis value and the unit of the Y-axis value are both ⁇ m (microns).
  • the X-axis value corresponds to the horizontal position of each position on the cross-sectional contour in the thickness direction of the semiconductor wafer, that is, the position coordinate in the direction parallel to the main surface
  • the Y-axis value is the cross-sectional contour in the thickness direction of the semiconductor wafer. This corresponds to the position coordinate in the vertical direction of each position, that is, the thickness direction.
  • noise appears in an area where the value of the X axis is about 230 or more, but this area corresponds to an area away from the boundary on the cross-sectional contour and has an influence on the evaluation of the boundary shape. Don't give.
  • the contour curve can be created using various evaluation apparatuses capable of creating a contour curve indicating a cross-sectional contour including a boundary portion where the shape of the semiconductor wafer to be evaluated is to be evaluated.
  • the contour curve can be created by a so-called non-destructive method without cutting a sample from the semiconductor wafer to be evaluated.
  • the sample is cut from the semiconductor wafer to be evaluated (for example, cleaved). And so on, with the cross section exposed (so-called destruction method). From the viewpoint of ease of evaluation, it is preferable to create the contour curve by a non-destructive method.
  • the position coordinate information of each position on the cross-sectional contour in the thickness direction of the semiconductor wafer can be obtained by observing the semiconductor wafer to be evaluated from the upper side of one surface side. It is preferable to use various microscopes. Examples of such microscopes include laser microscopes, white interference microscopes, and scanning probe microscopes (SPM) such as scanning tunneling microscopes (STM) and atomic force microscopes (AFM). From the viewpoint, a laser microscope and a white interference microscope are preferable, and a laser microscope is more preferable.
  • FIG. 2 is a quadratic differential curve created by quadratic differentiation of the contour curve shown in FIG.
  • the second derivative can be performed by a known method such as use of commercially available analysis software.
  • an inflection region having a large coordinate change in the Y-axis direction relative to a coordinate change in the X-axis direction is a region corresponding to the boundary portion.
  • the degree of the shape change of the inflection region can be quantified as the size of a circle created as follows.
  • FIG. 3 is a diagram in which ellipses and broken lines for explanation are added to the second-order differential curve shown in FIG.
  • a portion surrounded by an ellipse is a peak region.
  • the two points having the same Y-axis value on the curve are two intersection points with the broken line on the curve in the peak region.
  • the Y-axis value in which the two X-axis values are specified is the position where the Y-axis value is 0.
  • the peak region has a valley-shaped peak shape
  • the peak depth is 100%.
  • the peak height is 100%.
  • the Y axis value at a position where the height is 40 to 80% is preferable
  • the Y axis value at a position between 50 and 70% is more preferable
  • the Y axis value at a position between 55% and 65% is more preferable. More preferably, it is a value on the Y axis at a position of 60%.
  • the number of peak regions existing in the secondary differential curve may be one or may be two or more.
  • the deepest peak depth among the plurality of valley-type peak areas can be set to 100%. About several peak areas of a mountain shape, the highest peak height in those peak areas can be made into 100%.
  • the two X-axis values having the same Y-axis value the two most distant points in the plurality of peak regions can be employed.
  • the X-axis value with the same Y-axis value is 2 in the first peak area.
  • the value of the X axis is X1 ⁇ X2 ⁇ X3 ⁇ X4.
  • X1 and X4 which are the two most distant points can be adopted as the two X-axis values having the same Y-axis value for defining the circle fitting region.
  • the shape of the boundary portion can be evaluated using the distance in the X-axis direction between the two points thus identified as an index without performing circle fitting.
  • the distance may be a distance in the X-axis direction between two intersections with a broken line on a curve in a peak region surrounded by an ellipse in FIG.
  • the Y-axis value for specifying the two X-axis values is based on the position where the Y-axis value is 0 as a reference (0%), and the peak region has a valley-shaped peak shape.
  • the peak depth is 100% and the peak region has a mountain-shaped peak shape
  • the peak height is 100%
  • the depth or height is a value on the Y axis at a position of 40 to 80%.
  • the Y-axis value at a position of 50 to 70% is more preferable
  • the Y-axis value at a position of 55% to 65% is more preferable
  • the Y-axis value at a position of 60% is most preferred.
  • FIG. 4 the upper diagram is the contour curve shown in FIG. 1, the lower diagram is the second derivative curve shown in FIG. 2, and the lower diagram is for explanation as shown in FIG. A broken line is attached.
  • a dashed line in FIG. 4 indicates a position where the X-axis value is the same in the upper diagram and the lower diagram.
  • FIG. 4 shows two points on the curve of the peak area of the above-mentioned second derivative curve that have the same Y-axis value and the same X-axis value as shown in FIG.
  • a circle fitting region specified by specifying each of the two one-dot broken lines and the contour curve) on the contour curve is shown.
  • a dashed line is shown only for explanation, but two points on the contour curve are defined as two points having the same X-axis value as the two X-axis values specified in the secondary differential curve. What is necessary is just to specify.
  • FIG. 5 shows an example of a circle created on the contour curve shown in FIG. Since the unit of the X axis and the Y axis in FIG. 1 is ⁇ m (micron), the size of the circle can be expressed in units of ⁇ m (micron unit).
  • the shape evaluation of the boundary portion can be performed based on the size of the circle. Specifically, it can be determined that the shape of the boundary portion is steeper as the size of the circle is smaller, and the shape of the boundary portion can be determined to be gentler as the size of the circle is larger.
  • the ability to evaluate the shape of the boundary using the size of the circle as described above is preferable from the viewpoint of reliability of evaluation because evaluation can be performed objectively based on numerical values. Further, it is preferable that the evaluation can be performed based on the numerical value of the size of the circle because the comparison with the past evaluation results is easy.
  • the size of the circle can be, for example, the diameter or radius of the circle at one location of the semiconductor wafer to be evaluated.
  • the evaluation method may include determining the size of the circle at each of a plurality of different locations on the semiconductor wafer to be evaluated.
  • the shape of the boundary portion can be evaluated using the representative values of the sizes of a plurality of circles obtained at a plurality of different locations as an index.
  • the representative value may be an average value (for example, arithmetic average), a minimum value, or a maximum value of the diameters or radii of a plurality of circles.
  • the shape evaluation of the boundary portion can be performed using the distance in the X-axis direction between the two points specified as described above as an index without performing circle fitting. Specifically, it can be determined that the shape of the boundary portion is steeper as the value of the distance is smaller, and the shape of the boundary portion can be determined to be gentler as the value of the distance is larger. .
  • the ability to evaluate the shape of the boundary portion using the distance value in this way is preferable from the viewpoint of reliability of evaluation because evaluation can be performed objectively based on numerical values. In addition, it is preferable that the evaluation can be performed based on the numerical value in this way because it is easy to compare with the past evaluation results.
  • the distance value can be, for example, the distance value obtained as described above at one location of the semiconductor wafer to be evaluated.
  • the said evaluation method can include calculating
  • the shape of the boundary portion can be evaluated using the representative values of the distance values obtained as described above at a plurality of different locations as an index.
  • the representative value may be an average value (for example, arithmetic average), a minimum value, a maximum value, or the like of a plurality of distance values.
  • the shape of the boundary between the main surface and the chamfering surface adjacent to the main surface can be evaluated on the wafer surface (front surface or back surface) of the semiconductor wafer.
  • a manufacturing method (first manufacturing method) of a semiconductor wafer according to one embodiment of the present invention is as follows. Manufacturing candidate semiconductor wafers to be shipped as products, Evaluating the candidate semiconductor wafer by the evaluation method; and As a result of the evaluation, a semiconductor wafer determined to be a non-defective product is subjected to preparation for shipping as a product semiconductor wafer, A method of manufacturing a semiconductor wafer including It is.
  • a semiconductor wafer manufacturing method (second manufacturing method) according to another embodiment of the present invention is as follows. Manufacturing a semiconductor wafer lot including a plurality of semiconductor wafers; Extracting at least one semiconductor wafer from the semiconductor wafer lot; Evaluating the extracted semiconductor wafer by the evaluation method; and As a result of the evaluation, the semiconductor wafer of the same semiconductor wafer lot as the semiconductor wafer determined to be non-defective is subjected to preparation for shipping as a product semiconductor wafer, A method of manufacturing a semiconductor wafer including It is.
  • a semiconductor wafer manufacturing method (third manufacturing method) according to another aspect of the present invention is as follows. Manufacturing a semiconductor wafer for evaluation under test manufacturing conditions; Evaluating the manufactured semiconductor wafer for evaluation by the evaluation method, Based on the result of the evaluation, determine the manufacturing conditions with changes to the test manufacturing conditions as actual manufacturing conditions, or determine the test manufacturing conditions as actual manufacturing conditions, and Manufacturing a semiconductor wafer under the actual manufacturing conditions determined above, A method of manufacturing a semiconductor wafer including It is.
  • the first manufacturing method carries out evaluation by the above evaluation method as so-called pre-shipment inspection.
  • the second manufacturing method as a result of performing a so-called sampling inspection, a semiconductor wafer of the same lot as the semiconductor wafer determined to be non-defective is prepared for shipment as a product semiconductor wafer.
  • the third manufacturing method a semiconductor wafer manufactured under test manufacturing conditions is evaluated, and actual manufacturing conditions are determined based on the evaluation results.
  • the semiconductor wafer is evaluated by the evaluation method according to one embodiment of the present invention described above.
  • a candidate semiconductor wafer lot to be shipped as a product can be manufactured in the same manner as a general semiconductor wafer manufacturing method.
  • a polished wafer which is an embodiment of a silicon wafer is a silicon wafer cut (slicing), chamfering, or rough polishing (for example, lapping) from a silicon single crystal ingot grown by the Czochralski method (CZ method) or the like.
  • CZ method Czochralski method
  • An annealed wafer can be manufactured by subjecting a polished wafer manufactured as described above to an annealing process.
  • An epitaxial wafer can be manufactured by vapor-phase growing (epitaxial growth) of an epitaxial layer on the surface of a polished wafer manufactured as described above.
  • the shape of the boundary portion between the main surface and the chamfered surface adjacent to the main surface is evaluated by the evaluation method according to one aspect of the present invention. Details of the evaluation method are as described above.
  • the semiconductor wafer determined to be non-defective is subjected to preparation for shipment as a product semiconductor wafer.
  • the standard for determining a good product may be determined according to the quality required for the product semiconductor wafer. For example, in one aspect, it may be used as a reference for determining a non-defective product that the size of the obtained circle or the distance in the X-axis direction between the two points described above is a certain value or more (that is, a threshold or more). it can.
  • a representative value for example, an average value (for example, an arithmetic average) of a plurality of circle sizes or a plurality of distance values obtained by evaluation at different locations of the same semiconductor wafer, Minimum value, maximum value, etc.
  • the preparation for shipping as a product semiconductor wafer include packing.
  • the production of the semiconductor wafer lot in the second production method can also be carried out in the same manner as a general semiconductor wafer production method, for example, as described above for the first production method.
  • the total number of semiconductor wafers included in the semiconductor wafer lot is not particularly limited.
  • the number of semiconductor wafers extracted from the manufactured semiconductor wafer lot and subjected to so-called sampling inspection is at least one and may be two or more, and the number is not particularly limited.
  • the shape of the boundary between the main surface and the chamfered surface adjacent to the main surface is evaluated for the semiconductor wafer extracted from the semiconductor wafer lot by the evaluation method according to one aspect of the present invention. Details of the evaluation method are as described above. Then, as a result of the evaluation, a semiconductor wafer in the same semiconductor wafer lot as the semiconductor wafer determined to be non-defective is prepared for shipping as a product semiconductor wafer.
  • the standard for determining a good product may be determined according to the quality required for the product semiconductor wafer.
  • the size of the obtained circle or the distance in the X-axis direction between the two points described above is a certain value or more (that is, a threshold or more). it can.
  • the preparation for shipping as a product semiconductor wafer is, for example, as described above for the first manufacturing method.
  • the second manufacturing method it is possible to stably supply to the market a semiconductor wafer in which the shape of the boundary between the main surface and the chamfered surface is a shape desired for the product semiconductor wafer.
  • the evaluation method according to one aspect of the present invention allows non-destructive evaluation
  • a semiconductor wafer extracted from a semiconductor wafer lot and subjected to evaluation is also evaluated.
  • it if it is determined to be a non-defective product, it can be prepared for shipment as a product semiconductor wafer and shipped as a product semiconductor wafer after preparation.
  • test manufacturing conditions and actual manufacturing conditions include various conditions in various processes for manufacturing a semiconductor wafer.
  • Various processes for manufacturing a semiconductor wafer are as described above for the first manufacturing method.
  • the “actual manufacturing conditions” mean manufacturing conditions for the product semiconductor wafer.
  • test manufacturing conditions are set as a pre-stage for determining actual manufacturing conditions, and an evaluation semiconductor wafer is manufactured under the test manufacturing conditions.
  • the shape of the boundary portion between the main surface and the chamfered surface adjacent to the main surface is evaluated by the evaluation method according to one aspect of the present invention. Details of the evaluation method are as described above.
  • the number of semiconductor wafers for evaluation is at least one and may be two or more, and the number is not particularly limited.
  • the manufacturing condition obtained by changing the test manufacturing condition is determined as the actual manufacturing condition.
  • the manufacturing conditions to be changed are preferably manufacturing conditions that are considered to affect the shape of the boundary portion. As an example of such manufacturing conditions, polishing conditions for the front surface (front surface and / or back surface) of a semiconductor wafer can be given.
  • polishing conditions include rough polishing conditions and mirror polishing conditions. More specifically, the type of polishing liquid, the concentration of abrasive grains in the polishing liquid, the type of polishing pad (for example, hardness, etc.), etc. Can be mentioned.
  • chamfering conditions can also be mentioned, more specifically, machining conditions such as grinding and polishing in the chamfering process, and more specifically, the type of polishing tape used for the chamfering process. Etc. In this way, the manufacturing conditions obtained by changing the test manufacturing conditions are determined as the actual manufacturing conditions, and the product semiconductor wafer is manufactured and shipped under the actual manufacturing conditions, so that the product semiconductor wafer having the desired shape at the boundary can be obtained.
  • the semiconductor wafer for evaluation is manufactured again under the manufacturing conditions in which the test manufacturing conditions are changed, the semiconductor wafer for evaluation is evaluated by the evaluation method according to one aspect of the present invention, and the manufacturing conditions are regarded as the actual manufacturing conditions.
  • the determination of whether or not to make further changes may be repeated once or twice or more.
  • the first manufacturing method and the second manufacturing method are first described as to whether or not the shape of the boundary portion of the semiconductor wafer for evaluation is a shape desired for the product semiconductor wafer. You can refer to the description on the determination of non-defective products.
  • wafer 1 For the four types of semiconductor wafers (hereinafter referred to as “wafer 1”, “wafer 2”, “wafer 3”, and “wafer 4”), the arithmetic average of the diameters of the circles obtained at each of the above locations is shown. It is shown in 1.
  • the size of the circle obtained in the evaluation method according to one aspect of the present invention is a value that can serve as an index of the shape of the boundary, for example, obtained by the following evaluation method
  • the reference value and the size of the circle obtained by the evaluation method according to one embodiment of the present invention can be confirmed by showing a good correlation.
  • a cross-sectional image including a boundary portion to be evaluated is obtained for a semiconductor wafer.
  • the cross-sectional image can be obtained, for example, by imaging with a microscope a cross section exposed by cleaving the semiconductor wafer with a cleavage plane.
  • a magnified image is created by enlarging the acquired cross-sectional image only in the wafer thickness direction.
  • the shape of the boundary portion By enlarging only in the wafer thickness direction, the shape of the boundary portion can be emphasized with respect to the main surface (so-called horizontal plane) in the outline of the cross-sectional shape. It is possible to evaluate the smoothness / steepness of the boundary portion with higher accuracy than using. Further, by binarizing the enlarged image, the contour of the cross-sectional shape can be displayed more clearly, so that the smoothness / steepness of the boundary can be evaluated with higher accuracy. In the binarized image thus obtained, in the outline of the wafer cross-sectional shape, the shape of the boundary portion between the main surface and the chamfered surface is usually a curved shape.
  • FIG. 9 shows a binarized image obtained by the above method for two different types of semiconductor wafers (an image obtained by binarizing the image after enlarging it 10 times only in the wafer thickness direction). Show.
  • FIG. 9 shows a binarized image obtained by the above method for two different types of semiconductor wafers (an image obtained by binarizing the image after enlarging it 10 times only in the wafer thickness direction). Show. FIG.
  • FIG. 9 also shows a circle having an arc that substantially matches the shape of the curve at the boundary.
  • the number shown in the circle is the diameter of the circle.
  • the shape of the boundary portion of the sample 2 is gentle compared to the shape of the boundary portion of the sample 1. Comparing sample 1 and sample 2 with respect to the size of the circle, the diameter of the circle obtained for sample 2 is greater than the diameter of the circle obtained for sample 1. As described above, the size of the circle obtained by the evaluation method for acquiring the reference value correlates with the shape of the boundary portion.
  • FIG. 8 shows a binarized image obtained by the above method (an image obtained by binarizing after enlarging 10 times only in the wafer thickness direction).
  • FIG. 8 also shows a circle having an arc that substantially matches the shape of the curve at the boundary.
  • the numerical value shown in the circle is the diameter of the circle (unit: arbitrary unit), and these values are used as reference values.
  • FIG. 6 shows a graph plotted with respect to the reference value obtained in (1).
  • FIG. 6 also shows approximate straight lines obtained by the least square method for four plots.
  • the square R 2 of the correlation coefficient of the approximate straight line is over 0.99, indicating a very good correlation. From this result, the above 1. It was shown that the size of the circle obtained in (1) can be an index for evaluating the shape of the boundary.
  • the non-defective product can be determined easily.
  • the size of the circle obtained as described above can be used for pre-shipment inspection as described above, can be used for sampling inspection from lots, and used for determining the actual manufacturing conditions of semiconductor wafers. You can also.
  • contour curve Prepare an epitaxial wafer with a diameter of 300mm, and use a laser microscope (Keyence VK-X200) from the front side to observe the notch and the opposite side under a microscope.
  • a contour curve including a curved portion showing a cross-sectional contour of a region from the outer peripheral edge side portion of the main surface on the front surface side to the main surface side portion of the outer peripheral edge portion was obtained. The above operation was performed 10 times.
  • the Y-axis value that specifies the X-axis values at the two points is defined as 0% when the Y-axis value is 0, and the peak region peak depth or peak height is 100%.
  • the depth or height is preferably a Y-axis value at a position of 40 to 80%.
  • the Y-axis value is 0% when the Y-axis value is 0, the peak depth or height of the peak area is 100%, and the Y-axis position where the depth or height is 50 to 70%.
  • the value is more preferable, about 60% (for example, 55 to 65%) is more preferable, and 60% is more preferable.
  • FIG. 7 shows circles obtained in the same manner as described above for a plurality of semiconductor wafers (silicon single crystal wafer having a (100) surface with a diameter of 300 mm (polished wafer)) having different polishing conditions and chamfering conditions on the wafer surface.
  • the value of the distance in the X-axis direction between two points having the same Y-axis value on the curve of the peak region of the secondary differential curve specified for creating this circle by circle fitting It It is a graph.
  • the position of the Y-axis value of 0 is defined as 0%
  • the peak depth is defined as 100%
  • the Y-axis at the position of 60% depth is represented.
  • FIG. 7 also shows approximate straight lines obtained by the least square method for various plots.
  • the square R 2 of the correlation coefficient of the approximate line is greater than 0.7, indicating good correlation.
  • the size of the circle can be an index for evaluating the shape of the boundary. Since the size of the circle and the distance value show a good correlation, it can be confirmed that the distance value can be an index for evaluating the shape of the boundary.
  • the present invention is useful in the field of manufacturing various semiconductor wafers such as silicon wafers.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

評価対象の半導体ウェーハの厚み方向の断面輪郭を示す輪郭曲線を作成することおよび上記輪郭曲線を二次微分することを含み、評価対象の半導体ウェーハは、ウェーハ外周縁部に面取り面が形成された半導体ウェーハであり、上記輪郭曲線は、Ｘ軸の値が水平方向位置座標に対応し、Ｙ軸の値が垂直方向位置座標に対応し、かつ評価対象の半導体ウェーハの一方の表面側の主面の外周縁部側部分から外周縁部の前記主面側部分までの領域の断面輪郭を示す曲線部分を含み、上記二次微分により得られた二次微分曲線から定められる指標に基づき、上記主面とこの主面と隣接する面取り面との境界部の形状を評価することを更に含む半導体ウェーハの評価方法が提供される。

Description

半導体ウェーハの評価方法および半導体ウェーハの製造方法
　本発明は、半導体ウェーハの評価方法および半導体ウェーハの製造方法に関する。
　近年、半導体ウェーハについて、ウェーハ外周縁部の形状を評価することが行われている（例えば特許文献１参照）。
特開２０１６－１３０７３８号公報
　半導体ウェーハは、一般に、インゴットから切り出したウェーハに各種加工を施して製造される。インゴットから切り出したウェーハの外周縁部は、そのままでは角部を有するため割れや欠けが生じやすい。そこで、半導体ウェーハのデバイス形成面側となる表面（おもて面）側およびおもて面とは反対側の表面（裏面）側の少なくとも一方の外周縁部に面取り加工を施して面取り面を形成すことが、通常行われる。この面取り面に関して、特許文献１には、面取り面が白色で表示されるように画像を取得し、この画像の幅寸法から面取り面の幅寸法を算出することが提案されている（特許文献１の段落００６０～００６２参照）。以下において、半導体ウェーハの「表面」とは、特記しない限り、上記のおもて面および裏面のいずれか一方または両方を言うものする。
　半導体ウェーハの表面において、おもて面側の主面は、その上にデバイスが形成される平面であり、その裏側の平面が裏面側の主面である。ウェーハ外周縁部に形成された面取り面は、隣接する主面に対して傾斜した面形状を有する。したがって、半導体ウェーハの厚み方向の断面形状を見ると、主面とこの主面と隣接する面取り面との境界部において、形状が大きく変化する。この主面と面取り面との境界部の形状は、半導体デバイスの製造工程における欠け、キズの発生のし易さ等を予測するための指標とすることができる。例えば、半導体デバイスの製造工程において、熱処理時にウェーハを支持するウェーハサポートの形状に合わせてウェーハ表面（例えば裏面）と面取り面との境界部の形状を適切に設定することによって、接触による境界部の欠けやキズが発生し難くなるため、欠けやキズを原因とする転位（スリップ）や発塵の発生率を低減することができる。
　しかし、特許文献１に記載の方法は、面取り面の幅寸法を求める方法であって、特許文献１に記載の方法では、面取り面と主面との境界部の形状を評価することはできない。
　そこで本発明の目的は、半導体ウェーハの面取り面と主面との境界部の形状を評価するための新たな方法を提供することにある。
　本発明の一態様は、
　評価対象の半導体ウェーハの厚み方向の断面輪郭を示す輪郭曲線を作成すること、および、
　上記輪郭曲線を二次微分すること、
　を含み、
　評価対象の半導体ウェーハは、ウェーハ外周縁部に面取り面が形成された半導体ウェーハであり、
　上記輪郭曲線は、Ｘ軸の値が水平方向位置座標に対応し、Ｙ軸の値が垂直方向位置座標に対応し、かつ評価対象の半導体ウェーハの一方の表面側の主面の外周縁部側部分から外周縁部の上記主面側部分までの領域の断面輪郭を示す曲線部分を含み、
　上記二次微分により得られた二次微分曲線から定められる指標に基づき、上記主面とこの主面と隣接する面取り面との境界部の形状を評価することを更に含む、半導体ウェーハの評価方法（以下、単に「評価方法」とも記載する。）、
　に関する。
　一態様では、上記評価方法は、
　上記二次微分により得られた二次微分曲線のピーク領域の曲線上にあるＹ軸の値が同じ２点のＸ軸の値を特定すること、
　上記二次微分前の輪郭曲線の上記曲線部分において、Ｘ軸の値が上記特定された値である２点間の領域を、円フィッティング領域として特定すること、
　上記円フィッティング領域の輪郭形状に円をフィッティングさせて円を作成すること、および、
　上記作成された円のサイズを上記指標とすること、
　を含むことができる。本発明者らは鋭意検討を重ねた結果、上記円のサイズについて、面取り面と主面との境界部の形状がよりなだらかであるほど円のサイズはより大きく、面取り面と主面との境界部の形状がより急峻であるほど円のサイズはより小さくなることを新たに見出した。したがって、かかる円のサイズに基づけば、主面と面取り面との境界部の形状のなだらかさ／急峻さを評価することが可能となる。
　一態様では、上記評価方法は、評価対象の半導体ウェーハの複数の異なる箇所においてそれぞれ上記円のサイズを求めることを含むことができ、上記複数の異なる箇所において求められた複数の円のサイズの代表値を指標として上記境界部の形状を評価することができる。
　一態様では、上記代表値は、上記複数の円のサイズの平均値であることができる。
　一態様では、上記評価方法は、上記二次微分により得られた二次微分曲線のピーク領域の曲線上にあるＹ軸の値が同じ２点のＸ軸の値を特定し、この特定された２点間のＸ軸方向の距離を上記指標とすることを含むことができる。本発明者らは鋭意検討を重ねた結果、面取り面と主面との境界部の形状がよりなだらかであるほど上記距離の値はより大きくなり、面取り面と主面との境界部の形状がより急峻であるほど上記距離の値はより小さくなることを新たに見出した。したがって、かかる距離の値に基づけば、主面と面取り面との境界部の形状のなだらかさ／急峻さを評価することが可能となる。
　一態様では、上記２点のＸ軸の値が特定されるＹ軸の値は、Ｙ軸の値が０の位置を０％とし、上記ピーク領域のピーク深さまたはピーク高さを１００％として、深さまたは高さが４０～８０％の位置のＹ軸の値であることができる。
　一態様では、上記評価方法は、上記輪郭曲線を、評価対象の半導体ウェーハを上記一方の表面側の上方から顕微鏡観察して取得された位置座標情報を用いて作成することを含むことができる。
　一態様では、上記評価方法は、上記顕微鏡観察をレーザー顕微鏡によって行うことを含むことができる。
　本発明の更なる態様は、
　製品として出荷する候補の半導体ウェーハを製造すること、
　上記候補の半導体ウェーハを上記評価方法によって評価すること、および、
　評価の結果、良品と判定された半導体ウェーハを、製品半導体ウェーハとして出荷するための準備に付すこと、
　を含む半導体ウェーハの製造方法、
　に関する。
　本発明の更なる態様は、
　複数の半導体ウェーハを含む半導体ウェーハロットを製造すること、
　上記半導体ウェーハロットから少なくとも１つの半導体ウェーハを抽出すること、
　上記抽出された半導体ウェーハを上記評価方法によって評価すること、および、
　上記評価の結果、良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
　を含む半導体ウェーハの製造方法、
　に関する。
　本発明の更なる態様は、
　テスト製造条件下で評価用半導体ウェーハを製造すること、
　上記製造された評価用半導体ウェーハを上記評価方法によって評価すること、
　上記評価の結果に基づき、上記テスト製造条件に変更を加えた製造条件を実製造条件として決定するか、または上記テスト製造条件を実製造条件として決定すること、および、
　上記決定された実製造条件下で半導体ウェーハを製造すること、
　を含む半導体ウェーハの製造方法、
　に関する。
　一態様では、上記変更が加えられる製造条件は、半導体ウェーハ表面の研磨処理条件および面取り加工条件の少なくとも一方であることができる。
　本発明の一態様によれば、半導体ウェーハの面取り面と主面との境界部の形状を評価するための新たな方法を提供することができる。
半導体ウェーハのおもて面側の主面の外周縁部側部分から外周縁部の上記主面側部分までの領域の断面輪郭を示す曲線部分を含む輪郭曲線の一例である。 図１に示されている輪郭曲線を二次微分して作成された二次微分曲線である。 円フィッティング領域を特定する手順の説明図である。 円フィッティング領域を特定する手順の説明図である。 図１に示されている輪郭曲線上で作成された円の一例を示す。 実施例において各種半導体ウェーハについて得られた円の直径（算術平均）を参照値に対してプロットしたグラフを示す。 実施例において各種半導体ウェーハについて得られた円の半径を、二次微分曲線のピーク領域の曲線上にあるＹ軸の値が同じ２点間のＸ軸方向の距離の値に対してプロットしたグラフである。 参照値を得るための評価方法により得られた二値化処理済像（ウェーハ厚み方向のみに１０倍拡大した後に二値化処理して得られた像）を示す。 参照値を得るための評価方法による評価結果の一例を示す。
［半導体ウェーハの評価方法］
　本発明の一態様は、評価対象の半導体ウェーハの厚み方向の断面輪郭を示す輪郭曲線を作成することおよび上記輪郭曲線を二次微分することを含み、評価対象の半導体ウェーハはウェーハ外周縁部に面取り面が形成された半導体ウェーハであり、上記輪郭曲線はＸ軸の値が水平方向位置座標に対応し、Ｙ軸の値が垂直方向位置座標に対応し、かつ評価対象の半導体ウェーハの一方の表面側の主面の外周縁部側部分から外周縁部の上記主面側部分までの領域の断面輪郭を示す曲線部分を含み、上記二次微分により得られた二次微分曲線から定められる指標に基づき、上記主面とこの主面と隣接する面取り面との境界部の形状を評価することを更に含む半導体ウェーハの評価方法に関する。
　以下、上記評価方法について、更に詳細に説明する。
＜評価対象の半導体ウェーハ＞
　上記評価方法の評価対象の半導体ウェーハは、ウェーハの外周縁部に面取り加工が施されて面取り面が形成された半導体ウェーハであればよい。評価対象の半導体ウェーハは、一般に半導体基板として使用される各種半導体ウェーハであることができる。例えば、半導体ウェーハの具体例としては、各種シリコンウェーハを挙げることができる。シリコンウェーハは、例えば、シリコン単結晶インゴットから切り出された後に面取り加工等の各種加工を経たシリコン単結晶ウェーハであることができる。かかるシリコン単結晶ウェーハの具体例としては、例えば、研磨が施されて表面に研磨面を有するポリッシュドウェーハを挙げることができる。また、シリコンウェーハは、シリコン単結晶ウェーハ上にエピタキシャル層を有するエピタキシャルウェーハ、シリコン単結晶ウェーハにアニール処理により改質層を形成したアニールウェーハ等の各種シリコンウェーハであることもできる。
　以下に、上記評価方法の各工程について、図面を参照しながら説明する。ただし、図面に示されている態様は例示であって、上記評価方法は図面に示す態様に限定されるものではない。
＜輪郭曲線の作成＞
　上記評価方法は、評価対象の半導体ウェーハの厚み方向の断面輪郭を示す輪郭（profile）曲線（一般に「断面プロファイル」と呼ばれることもある。）を作成することを含む。上記輪郭曲線は、Ｘ軸（横軸）の値が水平方向位置座標に対応し、Ｙ軸（縦軸）の値が垂直方向位置座標に対応し、かつ評価対象の半導体ウェーハの一方の表面側の主面の外周縁部側部分から外周縁部の上記主面側部分までの領域の断面輪郭を示す曲線部分を含む輪郭曲線である。そのような輪郭曲線の一例を、図１に示す。図１は、半導体ウェーハのおもて面側の主面の外周縁部側部分から外周縁部の上記主面側部分までの領域の断面輪郭を示す曲線部分を含む輪郭曲線である。Ｘ軸の値の単位およびＹ軸の値の単位は、いずれもμｍ（ミクロン）である。Ｘ軸の値は、半導体ウェーハの厚み方向の断面輪郭上の各位置の水平方向、即ち主面と平行な方向の位置座標に対応し、Ｙ軸の値は、半導体ウェーハの厚み方向の断面輪郭上の各位置の垂直方向、即ち厚み方向の位置座標に対応する。なお図１中、Ｘ軸の値が約２３０以上の領域にはノイズが現れているが、この領域は、断面輪郭上で境界部とは離れた領域に対応し境界部形状評価には影響を与えない。
　上記輪郭曲線は、評価対象の半導体ウェーハの形状を評価すべき境界部を含む断面輪郭を示す輪郭曲線を作成可能な各種評価装置を用いて作成することができる。輪郭曲線の作成は、一態様では評価対象の半導体ウェーハからの試料の切り出しなしに所謂非破壊法で行うことができ、他の一態様では評価対象の半導体ウェーハから試料を切り出して（例えばへき開して）断面を露出させて行うこと（所謂破壊法）もできる。評価の容易性の観点からは、輪郭曲線の作成は非破壊法で行うことが好ましい。また、評価対象の半導体ウェーハの複数の異なる箇所において境界部の形状を評価することの容易性の観点からも、輪郭曲線の作成は非破壊法で行うことが好ましい。
　非破壊法で輪郭曲線を作成するためには、評価対象の半導体ウェーハを一方の表面側の上方から観察することにより、半導体ウェーハの厚み方向の断面輪郭上の各位置の位置座標情報を取得可能な各種顕微鏡を用いることが好ましい。そのような顕微鏡としては、レーザー顕微鏡、白色干渉顕微鏡等、ならびに走査型トンネル顕微鏡（ＳＴＭ）および原子間力顕微鏡（ＡＦＭ）等の走査型プローブ顕微鏡（ＳＰＭ）等を挙げることができ、分解能等の観点からはレーザー顕微鏡および白色干渉顕微鏡が好ましく、レーザー顕微鏡がより好ましい。
＜二次微分曲線の作成＞
　上記輪郭曲線の作成後、作成された輪郭曲線を二次微分することにより二次微分曲線を作成する。図２は、図１に示されている輪郭曲線を二次微分して作成された二次微分曲線である。二次微分は、市販の解析ソフトの使用等の公知の方法により行うことができる。
　半導体ウェーハの厚み方向の断面形状を見ると、主面とこの主面と隣接する面取り面との境界部において形状が大きく変化する。半導体ウェーハの厚み方向の断面輪郭を示す輪郭曲線上では、Ｘ軸方向の座標変化に対してＹ軸方向の座標変化が大きい変曲領域が、境界部に対応する領域である。上記評価方法の一態様では、この変曲領域の形状変化の程度を、以下のように作成される円のサイズとして数値化することができる。
＜円フィッティング領域の特定＞
　図３および図４は、円フィッティング領域を特定する手順の説明図である。
　図３は、図２に示されている二次微分曲線に、説明のための楕円および破線を追加した図である。楕円で囲まれた部分はピーク領域である。このピーク領域において、曲線上にあるＹ軸の値が同じ２点とは、ピーク領域の曲線上の破線との交点２点である。本発明者らの検討によれば、円のサイズによる評価の精度をより高める観点からは、上記２点のＸ軸の値が特定されるＹ軸の値は、Ｙ軸の値が０の位置を基準（０％）とし、ピーク領域が谷型のピーク形状を有するならばピーク深さを１００％とし、ピーク領域が山型のピーク形状を有するならばピーク高さを１００％として、深さまたは高さが４０～８０％の位置のＹ軸の値であることが好ましく、５０～７０％の位置のＹ軸の値であることがより好ましく、５５％～６５％の位置のＹ軸の値であることが更に好ましく、６０％の位置のＹ軸の値であることが最も好ましい。また、二次微分曲線に存在するピーク領域の数は、１つの場合もあり、２つ以上の場合もある。二次微分曲線に複数のピーク領域が存在する場合には、複数の谷型のピーク領域については、それらピーク領域の中で最も深いピーク深さを１００％とすることができる。複数の山形のピーク領域については、それらピーク領域の中で最も高いピーク高さを１００％とすることができる。そして、Ｙ軸の値が同じ２点のＸ軸の値としては、複数のピーク領域の中で最も離れた２点を採用することができる。一例として、二次微分曲線に２つのピーク領域（第１のピーク領域、第２のピーク領域）が存在する場合、Ｙ軸の値が同じＸ軸の値としては、第１のピーク領域における２点（Ｘ１、Ｘ２）と第２のピーク領域における２点（Ｘ３、Ｘ４）の合計４点が存在する。ここでＸ軸の値は、Ｘ１＜Ｘ２＜Ｘ３＜Ｘ４とする。この場合、円フィッティング領域を定めるためのＹ軸の値が同じ２点のＸ軸の値としては、最も離れた２点であるＸ１とＸ４を採用することができる。
　また、上記評価方法の一態様では、円フィッティングを行うことなく、こうして特定される２点間のＸ軸方向の距離を指標として、境界部の形状を評価することもできる。例えば、上記の距離とは、図３中、楕円で囲まれたピーク領域の曲線上の破線との交点２点の間のＸ軸方向の距離であることができる。かかる態様においても、上記２点のＸ軸の値が特定されるＹ軸の値は、Ｙ軸の値が０の位置を基準（０％）とし、ピーク領域が谷型のピーク形状を有するならばピーク深さを１００％とし、ピーク領域が山型のピーク形状を有するならばピーク高さを１００％として、深さまたは高さが４０～８０％の位置のＹ軸の値であることが好ましく、５０～７０％の位置のＹ軸の値であることがより好ましく、５５％～６５％の位置のＹ軸の値であることが更に好ましく、６０％の位置のＹ軸の値であることが最も好ましい。
　図４中、上図は図１に示されている輪郭曲線であり、下図は図２に示されている二次微分曲線であり、下図では図３に示されているように説明のための破線が付されている。図４中の一点破線は、上図と下図とでＸ軸の値が同じ位置を示している。そして図４には、上記二次微分曲線のピーク領域の曲線上において、図３に示されているように特定されたＹ軸の値が同じ２点と同じＸ軸の値を有する２点（２本の一点破線のそれぞれと輪郭曲線との交点）を、上記輪郭曲線上で特定することにより特定された円フィッティング領域が示されている。なお図４では説明のためのみに一点破線を示したが、二次微分曲線において特定された２点のＸ軸の値と同じＸ軸の値を有する２点として、輪郭曲線上の２点を特定すればよい。
＜円の作成＞
　以上のように円フィッティング領域が特定されたならば、円フィッティング領域の輪郭形状（曲線形状）に円をフィッティングさせて円を作成する。フィッティングは、市販の解析ソフトの使用等の公知の方法で行うことができる。図５には、図１に示されている輪郭曲線上で作成された円の一例が示されている。図１のＸ軸およびＹ軸の単位はμｍ（ミクロン）であるため、円の大きさは、単位μｍ（ミクロン単位）で表すことができる。
＜境界部の形状評価＞
　境界部の形状評価は、一態様では、上記円のサイズに基づき行うことができる。詳しくは、円のサイズがより小さいほど境界部の形状はより急峻であると判断することができ、円のサイズがより大きいほど境界部の形状はよりなだらかであると判断することができる。このように円のサイズを用いて境界部の形状を評価できることは、数値に基づき客観的に評価を行うことができるため評価の信頼性の観点から好ましい。また、円のサイズという数値に基づき評価を行うことができることは、過去の評価結果との対比が容易である点からも好ましい。
　上記の円のサイズは、例えば、評価対象の半導体ウェーハのある一箇所における円の直径または半径であることができる。または、上記評価方法は、評価対象の半導体ウェーハの複数の異なる箇所においてそれぞれ上記円のサイズを求めることを含むことができる。こうして複数の異なる箇所において求められた複数の円のサイズの代表値を指標として、上記境界部の形状を評価することができる。例えば代表値としては、複数の円の直径または半径の平均値（例えば算術平均）、最小値、最大値等であることができる。
　また、境界部の形状評価は、一態様では、円フィッティングを行うことなく、上記のように特定された２点間のＸ軸方向の距離を指標として行うことができる。詳しくは、上記距離の値がより小さいほど境界部の形状はより急峻であると判断することができ、上記距離の値がより大きいほど境界部の形状はよりなだらかであると判断することができる。このように距離の値を用いて境界部の形状を評価できることは、数値に基づき客観的に評価を行うことができるため評価の信頼性の観点から好ましい。また、このように数値に基づき評価を行うことができることは、過去の評価結果との対比が容易である点からも好ましい。
　上記の距離の値は、例えば、評価対象の半導体ウェーハのある一箇所において上記のように求められた距離の値であることができる。または、上記評価方法は、評価対象の半導体ウェーハの複数の異なる箇所においてそれぞれ上記の距離を求めることを含むことができる。こうして複数の異なる箇所において上記のように求められた距離の値の代表値を指標として、上記境界部の形状を評価することができる。例えば代表値としては、複数の距離の値の平均値（例えば算術平均）、最小値、最大値等であることができる。
　以上の通り、上記評価方法によれば、半導体ウェーハのウェーハ表面（おもて面または裏面）において、主面とこの主面と隣接する面取り面との境界部の形状を評価することができる。
［半導体ウェーハの製造方法］
　本発明の一態様にかかる半導体ウェーハの製造方法（第一の製造方法）は、
　製品として出荷する候補の半導体ウェーハを製造すること、
　上記候補の半導体ウェーハを上記評価方法によって評価すること、および、
　評価の結果、良品と判定された半導体ウェーハを、製品半導体ウェーハとして出荷するための準備に付すこと、
　を含む半導体ウェーハの製造方法、
　である。
　本発明の他の一態様にかかる半導体ウェーハの製造方法（第二の製造方法）は、
　複数の半導体ウェーハを含む半導体ウェーハロットを製造すること、
　上記半導体ウェーハロットから少なくとも１つの半導体ウェーハを抽出すること、
　上記抽出された半導体ウェーハを上記評価方法によって評価すること、および、
　上記評価の結果、良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
　を含む半導体ウェーハの製造方法、
　である。
　本発明の他の一態様にかかる半導体ウェーハの製造方法（第三の製造方法）は、
　テスト製造条件下で評価用半導体ウェーハを製造すること、
　上記製造された評価用半導体ウェーハを上記評価方法によって評価すること、
　上記評価の結果に基づき、上記テスト製造条件に変更を加えた製造条件を実製造条件として決定するか、または上記テスト製造条件を実製造条件として決定すること、および、
　上記決定された実製造条件下で半導体ウェーハを製造すること、
　を含む半導体ウェーハの製造方法、
　である。
　第一の製造方法は、いわゆる出荷前検査として上記評価方法による評価を実施する。また、第二の製造方法では、いわゆる抜き取り検査を行った結果、良品と判定された半導体ウェーハと同じロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付す。第三の製造方法では、テスト製造条件下で製造された半導体ウェーハを評価し、この評価結果に基づき実製造条件を決定する。第一の製造方法、第二の製造方法および第三の製造方法のいずれにおいても、半導体ウェーハの評価は、先に説明した本発明の一態様にかかる評価方法によって行われる。
＜第一の製造方法＞
　第一の製造方法において、製品として出荷する候補の半導体ウェーハロットの製造は、一般的な半導体ウェーハの製造方法と同様に行うことができる。例えば、シリコンウェーハの一態様であるポリッシュドウェーハは、チョクラルスキー法（ＣＺ法）等により育成されたシリコン単結晶インゴットからのシリコンウェーハの切断（スライシング）、面取り加工、粗研磨（例えばラッピング）、エッチング、鏡面研磨（仕上げ研磨）、上記加工工程間または加工工程後に行われる洗浄を含む製造工程により製造することができる。また、アニールウェーハは、上記のように製造されたポリッシュドウェーハにアニール処理を施して製造することができる。エピタキシャルウェーハは、上記のように製造されたポリッシュドウェーハの表面にエピタキシャル層を気相成長（エピタキシャル成長）させることにより製造することができる。
　製造された半導体ウェーハは、本発明の一態様にかかる評価方法によって、主面とこの主面と隣接する面取り面との境界部の形状が評価される。評価方法の詳細は、先に記載した通りである。そして評価の結果、良品と判定された半導体ウェーハは、製品半導体ウェーハとして出荷するための準備に付される。良品と判定するための基準は、製品半導体ウェーハに求められる品質に応じて決定すればよい。例えば一態様では、求められた円のサイズまたは先に記載した２点間のＸ軸方向の距離がある値以上（即ち閾値以上）であることを、良品と判定するための基準とすることができる。また、円のサイズまたは上記の距離の値としては、同一半導体ウェーハの異なる箇所における評価により求められた複数の円のサイズまたは複数の距離の値の代表値（例えば平均値（例えば算術平均）、最小値、最大値等）を用いることもできる。この点は、第二の製造方法および第三の製造方法についても同様である。製品半導体ウェーハとして出荷するための準備としては、例えば梱包等を挙げることができる。こうして第一の製造方法によれば、主面と面取り面との境界部の形状が製品半導体ウェーハに望まれる形状である半導体ウェーハを、安定的に市場に供給することが可能となる。
＜第二の製造方法＞
　第二の製造方法における半導体ウェーハロットの製造も、例えば先に第一の製造方法について記載したように、一般的な半導体ウェーハの製造方法と同様に行うことができる。半導体ウェーハロットに含まれる半導体ウェーハの総数は特に限定されるものではない。製造された半導体ウェーハロットから抜き出し、いわゆる抜き取り検査に付す半導体ウェーハの数は少なくとも１つであり、２つ以上であってもよく、その数は特に限定されるものではない。
　半導体ウェーハロットから抽出された半導体ウェーハは、本発明の一態様にかかる評価方法によって、主面とこの主面と隣接する面取り面との境界部の形状が評価される。評価方法の詳細は、先に記載した通りである。そして評価の結果、良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを、製品半導体ウェーハとして出荷するための準備に付す。良品と判定するための基準は、製品半導体ウェーハに求められる品質に応じて決定すればよい。例えば一態様では、求められた円のサイズまたは先に記載した２点間のＸ軸方向の距離がある値以上（即ち閾値以上）であることを、良品と判定するための基準とすることができる。製品半導体ウェーハとして出荷するための準備については、例えば先に第一の製造方法について記載した通りである。第二の製造方法によれば、主面と面取り面との境界部の形状が製品半導体ウェーハに望まれる形状である半導体ウェーハを、安定的に市場に供給することが可能となる。また、本発明の一態様にかかる評価方法は非破壊での評価が可能であるため、第二の製造方法の一態様では、半導体ウェーハロットから抽出されて評価に付された半導体ウェーハも、評価の結果、良品と判定されたものであれば、製品半導体ウェーハとして出荷するための準備に付し、準備の後に製品半導体ウェーハとして出荷することができる。
＜第三の製造方法＞
　第三の製造方法について、テスト製造条件および実製造条件としては、半導体ウェーハの製造のための各種工程における各種条件を挙げることができる。半導体ウェーハの製造のための各種工程については、先に第一の製造方法について記載した通りである。なお、「実製造条件」とは、製品半導体ウェーハの製造条件を意味するものとする。
　第三の製造方法では、実製造条件を決定するための前段階として、テスト製造条件を設定し、このテスト製造条件下で評価用半導体ウェーハを製造する。製造された半導体ウェーハは、本発明の一態様にかかる評価方法によって、主面とこの主面と隣接する面取り面との境界部の形状が評価される。評価方法の詳細は、先に記載した通りである。評価用半導体ウェーハは、少なくとも１つであり、２つ以上であってもよく、その数は特に限定されるものではない。評価の結果、評価用半導体ウェーハの境界部の形状が、製品半導体ウェーハに望まれる形状であれば、このテスト製造条件を実製造条件として製品半導体ウェーハを製造して出荷することにより、境界部の形状が所望の形状である製品半導体ウェーハを、安定的に市場に供給することができる。他方、評価の結果、評価用半導体ウェーハの境界部の形状が、製品半導体ウェーハに望まれる形状とは異なる場合には、テスト製造条件に変更を加えた製造条件を実製造条件として決定する。変更を加える製造条件は、境界部の形状に影響を及ぼすと考えられる製造条件であることが好ましい。そのような製造条件の一例としては、半導体ウェーハの表面（おもて面および／または裏面）の研磨条件を挙げることができる。かかる研磨条件の具体例としては、粗研磨条件および鏡面研磨条件を挙げることができ、より詳しくは、研磨液の種類、研磨液の砥粒濃度、研磨パットの種類（例えば硬さ等）等を挙げることができる。また、製造条件の一例としては、面取り加工条件を挙げることもでき、詳しくは、面取り加工における研削、研磨等の機械加工条件を挙げることができ、より詳しくは、面取り加工に用いる研磨テープの種類等を挙げることができる。こうしてテスト製造条件に変更を加えた製造条件を実製造条件として決定し、この実製造条件下で製品半導体ウェーハを製造し出荷することにより、境界部の形状が所望の形状である製品半導体ウェーハを、安定的に市場に供給することができる。なおテスト製造条件に変更を加えた製造条件下で改めて評価用半導体ウェーハを製造し、この評価用半導体ウェーハを本発明の一態様にかかる評価方法により評価して、この製造条件を実製造条件とするか更に変更を加えるかを判定することを、１回または２回以上繰り返してもよい。
　以上の第三の製造方法において、評価用半導体ウェーハの境界部の形状が製品半導体ウェーハに望まれる形状であるか否かの判定方法については、先に第一の製造方法および第二の製造方法の良品の判定に関する記載を参照できる。
　第一の製造方法、第二の製造方法および第三の製造方法のその他の詳細については、半導体ウェーハの製造方法に関する公知技術を適用することができる。
　以下に、本発明を実施例に基づき更に説明する。ただし、本発明は実施例に示す態様に限定されるものではない。
１．半導体ウェーハの評価
（１）輪郭曲線の作成
　ウェーハ表面の研磨条件および面取り加工条件が異なる四種類の半導体ウェーハ（直径３００ｍｍの表面が（１００）面のシリコン単結晶ウェーハ（ポリッシュドウェーハ））を準備した。これら半導体ウェーハを、おもて面側からレーザー顕微鏡（キーエンス社製ＶＫ－Ｘ２００）を用いて顕微鏡観察し、ノッチ部を０°として、左回りに、４５°、９０°、１３５°、１８０°、２２５°、２７０°および３１５°の各箇所において、おもて面側の主面の外周縁部側部分から外周縁部の上記主面側部分までの領域の断面輪郭を示す曲線部分を含む輪郭曲線を得た。
（２）円フィッティング領域の特定および円の作成
　解析ソフトを使用して、上記輪郭曲線を二次微分して二次微分曲線を得た。得られた二次微分曲線のピーク領域（谷型）において、Ｙ軸の値が０の位置を０％とし、ピーク深さを１００％として、深さ６０％の位置のＹ軸の値が同じ２点のＸ軸の値を特定した。
　こうして特定されたＸ軸の値を持つ２点を上記輪郭曲線上で特定し、この２点間の領域を円フィッティング領域として特定した。
　次いで、こうして特定された円フィッティング領域の輪郭形状（曲線形状）に円をフィッティングさせて円を作成し、作成された円の直径を求めた。上記四種類の半導体ウェーハ（以下、「ウェーハ１」、「ウェーハ２」、「ウェーハ３」、「ウェーハ４」と呼ぶ。）について、上記各箇所において求められた円の直径の算術平均を、表１に示す。
Figure JPOXMLDOC01-appb-T000001
２．参照値取得のための評価方法の説明
　本発明の一態様にかかる評価方法において得られる円のサイズが境界部の形状の指標となり得る値であることは、例えば、以下の評価方法により取得される参照値と、本発明の一態様にかかる評価方法により得られる円のサイズとが、良好な相関性を示すことにより確認することができる。
　まず半導体ウェーハについて、評価すべき境界部を含む断面像を得る。断面像は、例えば、半導体ウェーハをへき開面でへき開して露出させた断面を顕微鏡で撮像することにより取得することができる。
　取得された断面像を、ウェーハ厚み方向のみに拡大した拡大像を作成する。ウェーハ厚み方向のみに拡大することにより、断面形状の輪郭において、境界部の形状を主面（いわゆる水平面）に対して強調することができるため、拡大像を用いることにより、拡大していない断面像を用いるよりも境界部のなだらかさ／急峻さを精度よく評価することができる。更に拡大像を二値化処理することにより、断面形状の輪郭をより鮮明に表示させることができるため、境界部のなだらかさ／急峻さを一層精度よく評価することができる。
　こうして得られた二値化処理済像において、ウェーハ断面形状の輪郭では、通常、主面と面取り面との境界部の形状は曲線形状となる。そこで、この輪郭上で、主面と面取り面との境界部の曲線の形状に、この曲線の形状に近似するか一致する円弧形状を有する円をフィッティングさせる。こうして得られた円（曲率円）のサイズ、例えば直径または半径がより大きいほど、境界部の形状はよりなだらかであると判断することができ、上記円のサイズがより小さいほど境界部の形状はより急峻であると判断することができる。例示として、図９に、異なる二種類の半導体ウェーハについて、上記方法により得られた二値化処理済像（ウェーハ厚み方向のみに１０倍拡大した後に二値化処理して得られた像）を示す。図９には境界部の曲線の形状とほぼ一致する円弧を有する円も示されている。円の中に示されている数値は、円の直径である。図９中、サンプル１とサンプル２の断面形状を対比すると、サンプル２の境界部の形状はサンプル１の境界部の形状と比べてなだらかである。円のサイズについてサンプル１とサンプル２とを対比すると、サンプル２について得られた円の直径はサンプル１について得られた円の直径より大きい。以上の通り参照値取得のための評価方法により求められる円のサイズと境界部の形状とは相関している。
３．参照値の取得
　上記１．で評価した四種類の半導体ウェーハを、それぞれ（１１０）面でへき開して断面観察用試料を作製した。
　作製した断面観察用試料を、微分干渉顕微鏡を用いて、明るさやコントラストを調整して、上記３．で評価した境界部を含む断面像（撮像倍率：５００倍）を取得した。　
　取得した断面像を画像処理ソフト（Ａｄｏｂｅ社製ソフト名Ｐｈｏｔｏｓｈｏｐ　ＣＳ５）に取り込み、ウェーハ厚み方向のみに１０倍に拡大した後、二値化処理を行った。
　上記二値化処理を行って得られた二値化処理済像をソフト（マイクロソフト社製パワーポイント）に取り込み、同ソフトの図形描画ツールを用いて、断面形状の輪郭上、境界部の曲線の形状と円弧の形状がほぼ一致する円を描画した。曲線の形状と円弧の形状がほぼ一致することは、目視で判断した。図８に、上記方法により得られた二値化処理済像（ウェーハ厚み方向のみに１０倍拡大した後に二値化処理して得られた像）を示す。図８には境界部の曲線の形状とほぼ一致する円弧を有する円も示されている。図８中、円の中に示されている数値は円の直径（単位：任意単位）であり、これらの値を参照値とする。
４．評価結果
　上記四種類の半導体ウェーハについて、それぞれ、上記１．で得られた円の直径（算術平均）を、上記３．で得られた参照値に対してプロットしたグラフを、図６に示す。図６中、４つのプロットについて最小二乗法により求められた近似直線も示す。近似直線の相関係数の二乗Ｒ２は０．９９超であり、きわめて良好な相関性を示している。この結果から、上記１．で得られた円のサイズが境界部の形状評価のための指標となり得ることが示された。円のサイズという数値に基づく評価によれば、例えば、過去の経験から良品と判定可能な閾値（円のサイズ）を定めることにより、良品判定を容易に行うことができる。
　上記のように得られる円のサイズは、先に記載したように出荷前検査に用いることができ、ロットからの抜き取り検査に用いることができ、半導体ウェーハの実製造条件の決定のために用いることもできる。
５．円フィッティング領域の検討
（１）輪郭曲線の作成
　直径３００ｍｍのエピタキシャルウェーハを用意し、おもて面側からレーザー顕微鏡（キーエンス社製ＶＫ－Ｘ２００）を用いてノッチ部と逆側を顕微鏡観察して、おもて面側の主面の外周縁部側部分から外周縁部の上記主面側部分までの領域の断面輪郭を示す曲線部分を含む輪郭曲線を得た。
　上記操作を１０回実施した。
（２）円フィッティング領域の特定および円の作成
　解析ソフトを使用して、上記１０回の操作によりそれぞれ得られた輪郭曲線を二次微分して二次微分曲線を得た。得られた二次微分曲線のピーク領域（谷型）において、Ｙ軸の値が０の位置を０％とし、ピーク深さを１００％として、深さ４０％、５０％、６０％、７０％、８０％の位置のＹ軸の値が同じ２点のＸ軸の値を特定し、これら２点の間の領域を円フィッティング領域として円をフィッティングさせた。こうして作成された円の半径を表２に示す。
Figure JPOXMLDOC01-appb-T000002
　先に記載した通り、上記２点のＸ軸の値が特定されるＹ軸の値は、Ｙ軸の値が０の位置を０％とし、ピーク領域のピーク深さまたはピーク高さを１００％として、深さまたは高さが４０～８０％の位置のＹ軸の値であることが好ましい。上記のように求められる標準偏差の値が小さいほど円のサイズによる評価の精度向上の観点からは好ましいため、表２に示す標準偏差の値から、上記２点のＸ軸の値が特定されるＹ軸の値は、Ｙ軸の値が０の位置を０％とし、ピーク領域のピーク深さまたはピーク高さを１００％として、深さまたは高さが５０～７０％の位置のＹ軸の値であることがより好ましく、６０％程度（例えば５５～６５％）が更に好ましく、６０％が一層好ましいと言うことができる。
　図７は、ウェーハ表面の研磨条件および面取り加工条件が異なる複数の半導体ウェーハ（直径３００ｍｍの表面が（１００）面のシリコン単結晶ウェーハ（ポリッシュドウェーハ））について、上記と同様に求められた円の半径と、この円を円フィッティングにより作成するために特定した二次微分曲線のピーク領域の曲線上にあるＹ軸の値が同じ２点間のＸ軸方向の距離の値との関係を示すグラフである。ここでは、得られた二次微分曲線のピーク領域（谷型）において、Ｙ軸の値が０の位置を０％とし、ピーク深さを１００％として、深さ６０％の位置のＹ軸の値が同じ２点のＸ軸の値を特定した。図７中、各種プロットについて最小二乗法により求められた近似直線も示す。近似直線の相関係数の二乗Ｒ２は０．７超であり、良好な相関性を示している。上記の通り、円のサイズは境界部の形状評価のための指標となり得る。かかる円のサイズと上記の距離の値が良好な相関性を示していることから、上記の距離の値も境界部の形状評価のための指標となり得ることが確認できる。
　本発明は、シリコンウェーハ等の各種半導体ウェーハの製造分野において有用である。

Claims (12)

  1. 評価対象の半導体ウェーハの厚み方向の断面輪郭を示す輪郭曲線を作成すること、および、
    前記輪郭曲線を二次微分すること、
    を含み、
    評価対象の半導体ウェーハは、ウェーハ外周縁部に面取り面が形成された半導体ウェーハであり、
    前記輪郭曲線は、Ｘ軸の値が水平方向位置座標に対応し、Ｙ軸の値が垂直方向位置座標に対応し、かつ評価対象の半導体ウェーハの一方の表面側の主面の外周縁部側部分から外周縁部の前記主面側部分までの領域の断面輪郭を示す曲線部分を含み、
    前記二次微分により得られた二次微分曲線から定められる指標に基づき、前記主面と該主面と隣接する面取り面との境界部の形状を評価することを更に含む、半導体ウェーハの評価方法。
  2. 前記二次微分により得られた二次微分曲線のピーク領域の曲線上にあるＹ軸の値が同じ２点のＸ軸の値を特定すること、
    前記二次微分前の輪郭曲線の前記曲線部分において、Ｘ軸の値が前記特定された値である２点間の領域を、円フィッティング領域として特定すること、
    前記円フィッティング領域の輪郭形状に円をフィッティングさせて円を作成すること、および、
    前記作成された円のサイズを前記指標とすることを含む、請求項１に記載の半導体ウェーハの評価方法。
  3. 評価対象の半導体ウェーハの複数の異なる箇所においてそれぞれ前記円のサイズを求めることを含み、
    前記複数の異なる箇所において求められた複数の円のサイズの代表値を指標として、前記主面と該主面と隣接する面取り面との境界部の形状を評価する、請求項２に記載の半導体ウェーハの評価方法。
  4. 前記代表値は、前記複数の円のサイズの平均値である、請求項３に記載の半導体ウェーハの評価方法。
  5. 前記二次微分により得られた二次微分曲線のピーク領域の曲線上にあるＹ軸の値が同じ２点のＸ軸の値を特定し、該特定された２点間のＸ軸方向の距離を前記指標とすることを含む、請求項１に記載の半導体ウェーハの評価方法。
  6. 前記２点のＸ軸の値が特定されるＹ軸の値は、Ｙ軸の値が０の位置を０％とし、前記ピーク領域のピーク深さまたはピーク高さを１００％として、深さまたは高さが４０～８０％の位置のＹ軸の値である、請求項２～５のいずれか１項に記載の半導体ウェーハの評価方法。
  7. 前記輪郭曲線を、評価対象の半導体ウェーハを前記一方の表面側の上方から顕微鏡観察して取得された位置座標情報を用いて作成することを含む、請求項１～６のいずれか１項に記載の半導体ウェーハの評価方法。
  8. 前記顕微鏡観察を、レーザー顕微鏡によって行うことを含む、請求項７に記載の半導体ウェーハの評価方法。
  9. 製品として出荷する候補の半導体ウェーハを製造すること、
    前記候補の半導体ウェーハを請求項１～８のいずれか１項に記載の評価方法によって評価すること、および、
    評価の結果、良品と判定された半導体ウェーハを、製品半導体ウェーハとして出荷するための準備に付すこと、
    を含む半導体ウェーハの製造方法。
  10. 複数の半導体ウェーハを含む半導体ウェーハロットを製造すること、
    前記半導体ウェーハロットから少なくとも１つの半導体ウェーハを抽出すること、
    前記抽出された半導体ウェーハを請求項１～８のいずれか１項に記載の評価方法によって評価すること、および、
    前記評価の結果、良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
    を含む半導体ウェーハの製造方法。
  11. テスト製造条件下で評価用半導体ウェーハを製造すること、
    前記製造された評価用半導体ウェーハを請求項１～８のいずれか１項に記載の評価方法によって評価すること、
    前記評価の結果に基づき、前記テスト製造条件に変更を加えた製造条件を実製造条件として決定するか、または前記テスト製造条件を実製造条件として決定すること、および、
    前記決定された実製造条件下で半導体ウェーハを製造すること、
    を含む半導体ウェーハの製造方法。
  12. 前記変更が加えられる製造条件は、半導体ウェーハ表面の研磨処理条件および面取り加工条件の少なくとも一方である、請求項１に記載の半導体ウェーハの製造方法。
PCT/JP2019/011954 2018-04-13 2019-03-22 半導体ウェーハの評価方法および半導体ウェーハの製造方法 WO2019198458A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112019001948.1T DE112019001948T5 (de) 2018-04-13 2019-03-22 Verfahren zur Bewertung von Halbleiterwafern sowie Verfahren zur Herstellung vonHalbleiterwafern
KR1020207032385A KR102518971B1 (ko) 2018-04-13 2019-03-22 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법
CN201980025203.7A CN112020764B (zh) 2018-04-13 2019-03-22 半导体晶片的评价方法和半导体晶片的制造方法
JP2020513156A JP7040608B2 (ja) 2018-04-13 2019-03-22 半導体ウェーハの評価方法および半導体ウェーハの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018077370 2018-04-13
JP2018-077370 2018-04-13

Publications (1)

Publication Number Publication Date
WO2019198458A1 true WO2019198458A1 (ja) 2019-10-17

Family

ID=68163216

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/011954 WO2019198458A1 (ja) 2018-04-13 2019-03-22 半導体ウェーハの評価方法および半導体ウェーハの製造方法

Country Status (6)

Country Link
JP (1) JP7040608B2 (ja)
KR (1) KR102518971B1 (ja)
CN (1) CN112020764B (ja)
DE (1) DE112019001948T5 (ja)
TW (1) TWI695156B (ja)
WO (1) WO2019198458A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993537A (zh) * 2019-12-20 2020-04-10 徐州鑫晶半导体科技有限公司 确定半导体晶圆边缘抛光形状的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008537316A (ja) * 2005-04-19 2008-09-11 株式会社荏原製作所 基板処理装置
JP2013137295A (ja) * 2011-12-02 2013-07-11 Kobe Steel Ltd 貼合基板の回転ズレ量計測装置、貼合基板の回転ズレ量計測方法、及び貼合基板の製造方法
JP2017503164A (ja) * 2013-12-24 2017-01-26 エルジー・シルトロン・インコーポレーテッド ウェハー形状分析方法および装置
WO2018061337A1 (ja) * 2016-09-29 2018-04-05 株式会社Sumco シリコンウェーハの評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコンウェーハ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1335420B1 (en) * 2000-11-16 2015-01-07 Shin-Etsu Handotai Co., Ltd. Wafer shape evaluating method and device and device producing method, wafer and wafer selecting method
JP3838341B2 (ja) * 2001-09-14 2006-10-25 信越半導体株式会社 ウェーハの形状評価方法及びウェーハ並びにウェーハの選別方法
JP2004022677A (ja) * 2002-06-13 2004-01-22 Shin Etsu Handotai Co Ltd 半導体ウエーハ
JP2007205864A (ja) * 2006-02-01 2007-08-16 Reitetsukusu:Kk 基盤検査装置、及び、基盤検査方法
US8492178B2 (en) * 2007-02-23 2013-07-23 Rudolph Technologies, Inc. Method of monitoring fabrication processing including edge bead removal processing
WO2009054403A1 (ja) * 2007-10-23 2009-04-30 Shibaura Mechatronics Corporation 円盤状基板の検査装置
JP5621702B2 (ja) * 2011-04-26 2014-11-12 信越半導体株式会社 半導体ウェーハ及びその製造方法
US9052190B2 (en) * 2013-03-12 2015-06-09 Kla-Tencor Corporation Bright-field differential interference contrast system with scanning beams of round and elliptical cross-sections
JP6020869B2 (ja) * 2016-02-12 2016-11-02 株式会社東京精密 ウェーハ形状測定装置及び方法、並びにウェーハ面取り装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008537316A (ja) * 2005-04-19 2008-09-11 株式会社荏原製作所 基板処理装置
JP2013137295A (ja) * 2011-12-02 2013-07-11 Kobe Steel Ltd 貼合基板の回転ズレ量計測装置、貼合基板の回転ズレ量計測方法、及び貼合基板の製造方法
JP2017503164A (ja) * 2013-12-24 2017-01-26 エルジー・シルトロン・インコーポレーテッド ウェハー形状分析方法および装置
WO2018061337A1 (ja) * 2016-09-29 2018-04-05 株式会社Sumco シリコンウェーハの評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコンウェーハ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993537A (zh) * 2019-12-20 2020-04-10 徐州鑫晶半导体科技有限公司 确定半导体晶圆边缘抛光形状的方法
WO2021121050A1 (zh) * 2019-12-20 2021-06-24 徐州鑫晶半导体科技有限公司 确定半导体晶圆边缘抛光形状的方法和评估半导体晶圆边缘形状的方法

Also Published As

Publication number Publication date
CN112020764B (zh) 2024-02-20
TWI695156B (zh) 2020-06-01
TW202004125A (zh) 2020-01-16
CN112020764A (zh) 2020-12-01
JP7040608B2 (ja) 2022-03-23
JPWO2019198458A1 (ja) 2021-05-13
DE112019001948T5 (de) 2021-01-21
KR20200140893A (ko) 2020-12-16
KR102518971B1 (ko) 2023-04-05

Similar Documents

Publication Publication Date Title
EP3904825B1 (en) Semiconductor wafer evaluation method and semiconductor wafer production method
US11948819B2 (en) Method of evaluating silicon wafer, method of evaluating silicon wafer manufacturing process, method of manufacturing silicon wafer, and silicon wafer
WO2019198458A1 (ja) 半導体ウェーハの評価方法および半導体ウェーハの製造方法
JP6841202B2 (ja) 半導体ウェーハの評価方法および半導体ウェーハの製造方法
JP3773477B2 (ja) 結晶欠陥の検査方法
KR102436876B1 (ko) 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법
JP3787547B2 (ja) 結晶欠陥の自動検査方法及び自動検査装置
CN117280083A (zh) 硅单晶锭的评价方法、硅外延晶片的评价方法、硅外延晶片的制造方法及硅镜面晶片的评价方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19785126

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020513156

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20207032385

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19785126

Country of ref document: EP

Kind code of ref document: A1