KR20200140893A - 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법 - Google Patents

반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR20200140893A
KR20200140893A KR1020207032385A KR20207032385A KR20200140893A KR 20200140893 A KR20200140893 A KR 20200140893A KR 1020207032385 A KR1020207032385 A KR 1020207032385A KR 20207032385 A KR20207032385 A KR 20207032385A KR 20200140893 A KR20200140893 A KR 20200140893A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
value
axis
manufacturing
evaluation
Prior art date
Application number
KR1020207032385A
Other languages
English (en)
Other versions
KR102518971B1 (ko
Inventor
사토시 무라카미
케이이치 다카나시
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20200140893A publication Critical patent/KR20200140893A/ko
Application granted granted Critical
Publication of KR102518971B1 publication Critical patent/KR102518971B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
    • G01B11/255—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures for measuring radius of curvature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

평가 대상의 반도체 웨이퍼의 두께 방향의 단면 윤곽을 나타내는 윤곽 곡선을 작성하는 것 및 상기 윤곽 곡선을 2차 미분하는 것을 포함하고, 평가 대상의 반도체 웨이퍼는, 웨이퍼 외주연부에 모따기면이 형성된 반도체 웨이퍼로서, 상기 윤곽 곡선은, X축의 값이 수평 방향 위치 좌표에 대응하고, Y축의 값이 수직 방향 위치 좌표에 대응하고, 또한 평가 대상의 반도체 웨이퍼의 한쪽의 표면측의 주면의 외주연부측 부분에서 외주연부의 상기 주면측 부분까지의 영역의 단면 윤곽을 나타내는 곡선 부분을 포함하고, 상기 2차 미분에 의해 얻어진 2차 미분 곡선으로부터 정해지는 지표에 기초하여, 상기 주면과 이 주면과 인접하는 모따기면과의 경계부의 형상을 평가하는 것을 추가로 포함하는 반도체 웨이퍼의 평가 방법이 제공된다.

Description

반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법
본 발명은, 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법에 관한 것이다.
최근, 반도체 웨이퍼에 대해서, 웨이퍼 외주연부의 형상을 평가하는 것이 행해지고 있다(예를 들면 특허문헌 1 참조).
일본공개특허공보 2016-130738호
반도체 웨이퍼는, 일반적으로, 잉곳으로부터 잘라낸 웨이퍼에 각종 가공을 실시하여 제조된다. 잉곳(ingot)으로부터 잘라낸 웨이퍼의 외주연부는, 그대로는 모서리부를 갖기 때문에 깨짐이나 이빠짐이 발생하기 쉽다. 그래서, 반도체 웨이퍼의 디바이스 형성면측이 되는 표면(앞면)측 및 앞면과는 반대측의 표면(이면)측의 적어도 한쪽의 외주연부에 모따기 가공을 실시하여 모따기면을 형성하는 것이, 통상 행해진다. 이 모따기면에 관하여, 특허문헌 1에는, 모따기면이 백색으로 표시되도록 화상을 취득하고, 이 화상의 폭 치수로부터 모따기면의 폭 치수를 산출하는 것이 제안되어 있다(특허문헌 1의 단락 0060∼0062 참조). 이하에 있어서, 반도체 웨이퍼의 「표면」이란, 특별히 기재하지 않는 한, 상기의 앞면 및 이면의 어느 한쪽 또는 양쪽을 말하는 것으로 한다.
반도체 웨이퍼의 표면에 있어서, 앞면측의 주면(主面)은, 그 위에 디바이스가 형성되는 평면이고, 그의 이측(裏側)의 평면이 이면측의 주면이다. 웨이퍼 외주연부에 형성된 모따기면은, 인접하는 주면에 대하여 경사진 면 형상을 갖는다. 따라서, 반도체 웨이퍼의 두께 방향의 단면 형상을 보면, 주면과 이 주면과 인접하는 모따기면과의 경계부에 있어서, 형상이 크게 변화한다. 이 주면과 모따기면과의 경계부의 형상은, 반도체 디바이스의 제조 공정에 있어서의 이빠짐, 흠집의 발생의 용이함 등을 예측하기 위한 지표로 할 수 있다. 예를 들면, 반도체 디바이스의 제조 공정에 있어서, 열처리 시에 웨이퍼를 지지하는 웨이퍼 서포트의 형상에 맞추어 웨이퍼 표면(예를 들면 이면)과 모따기면과의 경계부의 형상을 적절히 설정함으로써, 접촉에 의한 경계부의 이빠짐이나 흠집이 발생하기 어려워지기 때문에, 이빠짐이나 흠집을 원인으로 하는 전위(슬립)나 발진의 발생률을 저감할 수 있다.
그러나, 특허문헌 1에 기재의 방법은, 모따기면의 폭 치수를 구하는 방법으로서, 특허문헌 1에 기재의 방법에서는, 모따기면과 주면과의 경계부의 형상을 평가할 수는 없다.
그래서 본 발명의 목적은, 반도체 웨이퍼의 모따기면과 주면과의 경계부의 형상을 평가하기 위한 새로운 방법을 제공하는 것에 있다.
본 발명의 일 태양은,
평가 대상의 반도체 웨이퍼의 두께 방향의 단면 윤곽을 나타내는 윤곽 곡선을 작성하는 것 및,
상기 윤곽 곡선을 2차 미분하는 것,
을 포함하고,
평가 대상의 반도체 웨이퍼는, 웨이퍼 외주연부에 모따기면이 형성된 반도체 웨이퍼로서,
상기 윤곽 곡선은, X축의 값이 수평 방향 위치 좌표에 대응하고, Y축의 값이 수직 방향 위치 좌표에 대응하고, 또한 평가 대상의 반도체 웨이퍼의 한쪽의 표면측의 주면의 외주연부측 부분에서 외주연부의 상기 주면측 부분까지의 영역의 단면 윤곽을 나타내는 곡선 부분을 포함하고,
상기 2차 미분에 의해 얻어진 2차 미분 곡선으로부터 정해지는 지표에 기초하여, 상기 주면과 이 주면과 인접하는 모따기면과의 경계부의 형상을 평가하는 것을 추가로 포함하는, 반도체 웨이퍼의 평가 방법(이하, 단순히 「평가 방법」이라고도 기재함),
에 관한 것이다.
일 태양에서는, 상기 평가 방법은,
상기 2차 미분에 의해 얻어진 2차 미분 곡선의 피크 영역의 곡선 상에 있는 Y축의 값이 동일한 2점의 X축의 값을 특정하는 것,
상기 2차 미분 전의 윤곽 곡선의 상기 곡선 부분에 있어서, X축의 값이 상기 특정된 값인 2점 간의 영역을, 원(圓) 피팅 영역으로서 특정하는 것,
상기 원 피팅 영역의 윤곽 형상에 원을 피팅시켜 원을 작성하는 것 및,
상기 작성된 원의 사이즈를 상기 지표로 하는 것,
을 포함할 수 있다. 본 발명자들은 예의 검토를 거듭한 결과, 상기 원의 사이즈에 대해서, 모따기면과 주면과의 경계부의 형상이 더욱 완만할수록 원의 사이즈는 보다 크고, 모따기면과 주면과의 경계부의 형상이 더욱 급준할수록 원의 사이즈는 보다 작아지는 것을 새롭게 발견했다. 따라서, 이러한 원의 사이즈에 기초하면, 주면과 모따기면과의 경계부의 형상의 완만함/급준함을 평가하는 것이 가능해진다.
일 태양에서는, 상기 평가 방법은, 평가 대상의 반도체 웨이퍼의 복수의 상이한 개소에 있어서 각각 상기 원의 사이즈를 구하는 것을 포함할 수 있고, 상기 복수의 상이한 개소에 있어서 구해진 복수의 원의 사이즈의 대표값을 지표로 하여 상기 경계부의 형상을 평가할 수 있다.
일 태양에서는, 상기 대표값은, 상기 복수의 원의 사이즈의 평균값일 수 있다.
일 태양에서는, 상기 평가 방법은, 상기 2차 미분에 의해 얻어진 2차 미분 곡선의 피크 영역의 곡선 상에 있는 Y축의 값이 동일한 2점의 X축의 값을 특정하고, 이 특정된 2점 간의 X축 방향의 거리를 상기 지표로 하는 것을 포함할 수 있다. 본 발명자들은 예의 검토를 거듭한 결과, 모따기면과 주면과의 경계부의 형상이 더욱 완만할수록 상기 거리의 값은 보다 커지고, 모따기면과 주면과의 경계부의 형상이 더욱 급준할수록 상기 거리의 값은 보다 작아지는 것을 새롭게 발견했다. 따라서, 이러한 거리의 값에 기초하면, 주면과 모따기면과의 경계부의 형상의 완만함/급준함을 평가하는 것이 가능해진다.
일 태양에서는, 상기 2점의 X축의 값이 특정되는 Y축의 값은, Y축의 값이 0인 위치를 0％로 하고, 상기 피크 영역의 피크 깊이 또는 피크 높이를 100％로 하고, 깊이 또는 높이가 40∼80％인 위치의 Y축의 값일 수 있다.
일 태양에서는, 상기 평가 방법은, 상기 윤곽 곡선을, 평가 대상의 반도체 웨이퍼를 상기 한쪽의 표면측의 상방으로부터 현미경 관찰하여 취득된 위치 좌표 정보를 이용하여 작성하는 것을 포함할 수 있다.
일 태양에서는, 상기 평가 방법은, 상기 현미경 관찰을 레이저 현미경에 의해 행하는 것을 포함할 수 있다.
본 발명의 더 한층의 태양은,
제품으로서 출하하는 후보의 반도체 웨이퍼를 제조하는 것,
상기 후보의 반도체 웨이퍼를 상기 평가 방법에 따라 평가하는 것 및,
평가의 결과, 양품이라고 판정된 반도체 웨이퍼를, 제품 반도체 웨이퍼로서 출하하기 위한 준비에 부치는 것,
을 포함하는 반도체 웨이퍼의 제조 방법,
에 관한 것이다.
본 발명의 더 한층의 태양은,
복수의 반도체 웨이퍼를 포함하는 반도체 웨이퍼 로트를 제조하는 것,
상기 반도체 웨이퍼 로트로부터 적어도 1개의 반도체 웨이퍼를 추출하는 것,
상기 추출된 반도체 웨이퍼를 상기 평가 방법에 따라 평가하는 것 및,
상기 평가의 결과, 양품이라고 판정된 반도체 웨이퍼와 동일한 반도체 웨이퍼 로트의 반도체 웨이퍼를 제품 반도체 웨이퍼로서 출하하기 위한 준비에 부치는 것,
을 포함하는 반도체 웨이퍼의 제조 방법,
에 관한 것이다.
본 발명의 더 한층의 태양은,
테스트 제조 조건하에서 평가용 반도체 웨이퍼를 제조하는 것,
상기 제조된 평가용 반도체 웨이퍼를 상기 평가 방법에 따라 평가하는 것,
상기 평가의 결과에 기초하여, 상기 테스트 제조 조건에 변경을 더한 제조 조건을 실(實)제조 조건으로서 결정하거나, 또는 상기 테스트 제조 조건을 실제조 조건으로서 결정하는 것 및,
상기 결정된 실제조 조건하에서 반도체 웨이퍼를 제조하는 것,
을 포함하는 반도체 웨이퍼의 제조 방법,
에 관한 것이다.
일 태양에서는, 상기 변경이 더해지는 제조 조건은, 반도체 웨이퍼 표면의 연마 처리 조건 및 모따기 가공 조건의 적어도 한쪽일 수 있다.
본 발명의 일 태양에 의하면, 반도체 웨이퍼의 모따기면과 주면과의 경계부의 형상을 평가하기 위한 새로운 방법을 제공할 수 있다.
도 1은 반도체 웨이퍼의 앞면측의 주면의 외주연부측 부분에서 외주연부의 상기 주면측 부분까지의 영역의 단면 윤곽을 나타내는 곡선 부분을 포함하는 윤곽 곡선의 일 예이다.
도 2는 도 1에 나타나 있는 윤곽 곡선을 2차 미분하여 작성된 2차 미분 곡선이다.
도 3은 원 피팅 영역을 특정하는 순서의 설명도이다.
도 4는 원 피팅 영역을 특정하는 순서의 설명도이다.
도 5는 도 1에 나타나 있는 윤곽 곡선 상에서 작성된 원의 일 예를 나타낸다.
도 6은 실시예에 있어서 각종 반도체 웨이퍼에 대해서 얻어진 원의 직경(산술 평균)을 참조값에 대하여 플롯한 그래프를 나타낸다.
도 7은 실시예에 있어서 각종 반도체 웨이퍼에 대해서 얻어진 원의 반경을, 2차 미분 곡선의 피크 영역의 곡선 상에 있는 Y축의 값이 동일한 2점 간의 X축 방향의 거리의 값에 대하여 플롯한 그래프이다.
도 8은 참조값을 얻기 위한 평가 방법에 의해 얻어진 2치화 처리 완료상(웨이퍼 두께 방향으로만 10배 확대한 후에 2치화 처리하여 얻어진 상)을 나타낸다.
도 9는 참조값을 얻기 위한 평가 방법에 따른 평가 결과의 일 예를 나타낸다.
(발명을 실시하기 위한 형태)
[반도체 웨이퍼의 평가 방법]
본 발명의 일 태양은, 평가 대상의 반도체 웨이퍼의 두께 방향의 단면 윤곽을 나타내는 윤곽 곡선을 작성하는 것 및 상기 윤곽 곡선을 2차 미분하는 것을 포함하고, 평가 대상의 반도체 웨이퍼는 웨이퍼 외주연부에 모따기면이 형성된 반도체 웨이퍼로서, 상기 윤곽 곡선은 X축의 값이 수평 방향 위치 좌표에 대응하고, Y축의 값이 수직 방향 위치 좌표에 대응하고, 또한 평가 대상의 반도체 웨이퍼의 한쪽의 표면측의 주면의 외주연부측 부분에서 외주연부의 상기 주면측 부분까지의 영역의 단면 윤곽을 나타내는 곡선 부분을 포함하고, 상기 2차 미분에 의해 얻어진 2차 미분 곡선으로부터 정해지는 지표에 기초하여, 상기 주면과 이 주면과 인접하는 모따기면과의 경계부의 형상을 평가하는 것을 추가로 포함하는 반도체 웨이퍼의 평가 방법에 관한 것이다.
이하, 상기 평가 방법에 대해서, 더욱 상세하게 설명한다.
<평가 대상의 반도체 웨이퍼>
상기 평가 방법의 평가 대상의 반도체 웨이퍼는, 웨이퍼의 외주연부에 모따기 가공이 실시되어 모따기면이 형성된 반도체 웨이퍼이면 좋다. 평가 대상의 반도체 웨이퍼는, 일반적으로 반도체 기판으로서 사용되는 각종 반도체 웨이퍼일 수 있다. 예를 들면, 반도체 웨이퍼의 구체예로서는, 각종 실리콘 웨이퍼를 들 수 있다. 실리콘 웨이퍼는, 예를 들면, 실리콘 단결정 잉곳으로부터 잘려 나온 후에 모따기 가공 등의 각종 가공을 거친 실리콘 단결정 웨이퍼일 수 있다. 이러한 실리콘 단결정 웨이퍼의 구체예로서는, 예를 들면, 연마가 실시되어 표면에 연마면을 갖는 폴리시드 웨이퍼를 들 수 있다. 또한, 실리콘 웨이퍼는, 실리콘 단결정 웨이퍼 상에 에피텍셜층을 갖는 에피텍셜 웨이퍼, 실리콘 단결정 웨이퍼에 어닐링 처리에 의해 개질층을 형성한 어닐링 웨이퍼 등의 각종 실리콘 웨이퍼일 수도 있다.
이하에, 상기 평가 방법의 각 공정에 대해서, 도면을 참조하면서 설명한다. 단, 도면에 나타나 있는 태양은 예시로서, 상기 평가 방법은 도면에 나타내는 태양에 한정되는 것은 아니다.
<윤곽 곡선의 작성>
상기 평가 방법은, 평가 대상의 반도체 웨이퍼의 두께 방향의 단면 윤곽을 나타내는 윤곽(profile) 곡선(일반적으로 「단면 프로파일」이라고 불리기도 함)을 작성하는 것을 포함한다. 상기 윤곽 곡선은, X축(횡축)의 값이 수평 방향 위치 좌표에 대응하고, Y축(세로축)의 값이 수직 방향 위치 좌표에 대응하고, 또한 평가 대상의 반도체 웨이퍼의 한쪽의 표면측의 주면의 외주연부측 부분에서 외주연부의 상기 주면측 부분까지의 영역의 단면 윤곽을 나타내는 곡선 부분을 포함하는 윤곽 곡선이다. 그러한 윤곽 곡선의 일 예를, 도 1에 나타낸다. 도 1은, 반도체 웨이퍼의 앞면측의 주면의 외주연부측 부분에서 외주연부의 상기 주면측 부분까지의 영역의 단면 윤곽을 나타내는 곡선 부분을 포함하는 윤곽 곡선이다. X축의 값의 단위 및 Y축의 값의 단위는, 모두 μm(미크론)이다. X축의 값은, 반도체 웨이퍼의 두께 방향의 단면 윤곽 상의 각 위치의 수평 방향, 즉 주면과 평행한 방향의 위치 좌표에 대응하고, Y축의 값은, 반도체 웨이퍼의 두께 방향의 단면 윤곽 상의 각 위치의 수직 방향, 즉 두께 방향의 위치 좌표에 대응한다. 또한 도 1 중, X축의 값이 약 230 이상의 영역에는 노이즈가 나타나고 있지만, 이 영역은, 단면 윤곽 상에서 경계부와는 떨어진 영역에 대응하여 경계부 형상 평가에는 영향을 주지 않는다.
상기 윤곽 곡선은, 평가 대상의 반도체 웨이퍼의 형상을 평가해야 하는 경계부를 포함하는 단면 윤곽을 나타내는 윤곽 곡선을 작성 가능한 각종 평가 장치를 이용하여 작성할 수 있다. 윤곽 곡선의 작성은, 일 태양에서는 평가 대상의 반도체 웨이퍼로부터의 시료의 잘라냄 없이 소위 비파괴법으로 행할 수 있고, 다른 일 태양에서는 평가 대상의 반도체 웨이퍼로부터 시료를 잘라내어(예를 들면 벽개하여) 단면을 노출시켜 행하는 것(소위 파괴법)도 할 수 있다. 평가의 용이성의 관점에서는, 윤곽 곡선의 작성은 비파괴법으로 행하는 것이 바람직하다. 또한, 평가 대상의 반도체 웨이퍼의 복수의 상이한 개소에 있어서 경계부의 형상을 평가하는 것의 용이성의 관점에서도, 윤곽 곡선의 작성은 비파괴법으로 행하는 것이 바람직하다.
비파괴법으로 윤곽 곡선을 작성하기 위해서는, 평가 대상의 반도체 웨이퍼를 한쪽의 표면측의 상방으로부터 관찰함으로써, 반도체 웨이퍼의 두께 방향의 단면 윤곽 상의 각 위치의 위치 좌표 정보를 취득 가능한 각종 현미경을 이용하는 것이 바람직하다. 그러한 현미경으로서는, 레이저 현미경, 백색 간섭 현미경 등, 그리고 주사형 터널 현미경(STM) 및 원자간력 현미경(AFM) 등의 주사형 프로브 현미경(SPM) 등을 들 수 있고, 분해능 등의 관점에서는 레이저 현미경 및 백색 간섭 현미경이 바람직하고, 레이저 현미경이 보다 바람직하다.
<2차 미분 곡선의 작성>
상기 윤곽 곡선의 작성 후, 작성된 윤곽 곡선을 2차 미분함으로써 2차 미분 곡선을 작성한다. 도 2는, 도 1에 나타나 있는 윤곽 곡선을 2차 미분하여 작성된 2차 미분 곡선이다. 2차 미분은, 시판의 해석 소프트의 사용 등의 공지의 방법에 의해 행할 수 있다.
반도체 웨이퍼의 두께 방향의 단면 형상을 보면, 주면과 이 주면과 인접하는 모따기면과의 경계부에 있어서 형상이 크게 변화한다. 반도체 웨이퍼의 두께 방향의 단면 윤곽을 나타내는 윤곽 곡선 상에서는, X축 방향의 좌표 변화에 대하여 Y축 방향의 좌표 변화가 큰 변곡 영역이, 경계부에 대응하는 영역이다. 상기 평가 방법의 일 태양에서는, 이 변곡 영역의 형상 변화의 정도를, 이하와 같이 작성되는 원의 사이즈로서 수치화할 수 있다.
<원 피팅 영역의 특정>
도 3 및 도 4는, 원 피팅 영역을 특정하는 순서의 설명도이다.
도 3은, 도 2에 나타나 있는 2차 미분 곡선에, 설명을 위한 타원 및 파선을 추가한 도면이다. 타원으로 둘러싸인 부분은 피크 영역이다. 이 피크 영역에 있어서, 곡선 상에 있는 Y축의 값이 동일한 2점이란, 피크 영역의 곡선 상의 파선과의 교점 2점이다. 본 발명자들의 검토에 의하면, 원의 사이즈에 의한 평가의 정밀도를 보다 높이는 관점에서는, 상기 2점의 X축의 값이 특정되는 Y축의 값은, Y축의 값이 0인 위치를 기준(0％)으로 하고, 피크 영역이 곡형(谷型)의 피크 형상을 갖는다면 피크 깊이를 100％로 하고, 피크 영역이 산형의 피크 형상을 갖는다면 피크 높이를 100％로 하고, 깊이 또는 높이가 40∼80％인 위치의 Y축의 값인 것이 바람직하고, 50∼70％인 위치의 Y축의 값인 것이 보다 바람직하고, 55％∼65％인 위치의 Y축의 값인 것이 더욱 바람직하고, 60％인 위치의 Y축의 값인 것이 가장 바람직하다. 또한, 2차 미분 곡선에 존재하는 피크 영역의 수는, 1개인 경우도 있고, 2개 이상인 경우도 있다. 2차 미분 곡선에 복수의 피크 영역이 존재하는 경우에는, 복수의 곡형의 피크 영역에 대해서는, 그들 피크 영역 중에서 가장 깊은 피크 깊이를 100％로 할 수 있다. 복수의 산형의 피크 영역에 대해서는, 그들 피크 영역 중에서 가장 높은 피크 높이를 100％로 할 수 있다. 그리고, Y축의 값이 동일한 2점의 X축의 값으로서는, 복수의 피크 영역 중에서 가장 떨어진 2점을 채용할 수 있다. 일 예로서, 2차 미분 곡선에 2개의 피크 영역(제1 피크 영역, 제2 피크 영역)이 존재하는 경우, Y축의 값이 동일한 X축의 값으로서는, 제1 피크 영역에 있어서의 2점(X1, X2)과 제2 피크 영역에 있어서의 2점(X3, X4)의 합계 4점이 존재한다. 여기에서 X축의 값은, X1＜X2＜X3＜X4로 한다. 이 경우, 원 피팅 영역을 정하기 위한 Y축의 값이 동일한 2점의 X축의 값으로서는, 가장 떨어진 2점인 X1과 X4를 채용할 수 있다.
또한, 상기 평가 방법의 일 태양에서는, 원 피팅을 행하는 일 없이, 이렇게 하여 특정되는 2점 간의 X축 방향의 거리를 지표로 하여, 경계부의 형상을 평가할 수도 있다. 예를 들면, 상기의 거리란, 도 3 중, 타원으로 둘러싸인 피크 영역의 곡선 상의 파선과의 교점 2점의 사이의 X축 방향의 거리일 수 있다. 이러한 태양에 있어서도, 상기 2점의 X축의 값이 특정되는 Y축의 값은, Y축의 값이 0인 위치를 기준(0％)으로 하고, 피크 영역이 곡형의 피크 형상을 갖는다면 피크 깊이를 100％로 하고, 피크 영역이 산형의 피크 형상을 갖는다면 피크 높이를 100％로 하고, 깊이 또는 높이가 40∼80％인 위치의 Y축의 값인 것이 바람직하고, 50∼70％인 위치의 Y축의 값인 것이 보다 바람직하고, 55％∼65％인 위치의 Y축의 값인 것이 더욱 바람직하고, 60％인 위치의 Y축의 값인 것이 가장 바람직하다.
도 4 중, 상기 도는 도 1에 나타나 있는 윤곽 곡선이고, 하기 도는 도 2에 나타나 있는 2차 미분 곡선이고, 하기 도에서는 도 3에 나타나 있는 바와 같이 설명을 위한 파선이 부여되어 있다. 도 4 중의 일점파선은, 상기 도면과 하기 도면에서 X축의 값이 동일한 위치를 나타내고 있다. 그리고 도 4에는, 상기 2차 미분 곡선의 피크 영역의 곡선 상에 있어서, 도 3에 나타나 있는 바와 같이 특정된 Y축의 값이 동일한 2점과 동일한 X축의 값을 갖는 2점(2개의 일점파선의 각각과 윤곽 곡선과의 교점)을, 상기 윤곽 곡선 상에서 특정함으로써 특정된 원 피팅 영역이 나타나 있다. 또한 도 4에서는 설명을 위해서만 일점파선을 나타냈지만, 2차 미분 곡선에 있어서 특정된 2점의 X축의 값과 동일한 X축의 값을 갖는 2점으로 하여, 윤곽 곡선 상의 2점을 특정하면 좋다.
<원의 작성>
이상과 같이 원 피팅 영역이 특정되었다면, 원 피팅 영역의 윤곽 형상(곡선 형상)에 원을 피팅시켜 원을 작성한다. 피팅은, 시판의 해석 소프트의 사용 등의 공지의 방법으로 행할 수 있다. 도 5에는, 도 1에 나타나 있는 윤곽 곡선 상에서 작성된 원의 일 예가 나타나 있다. 도 1의 X축 및 Y축의 단위는 μm(미크론)이기 때문에, 원의 크기는, 단위 μm(미크론 단위)로 나타낼 수 있다.
<경계부의 형상 평가>
경계부의 형상 평가는, 일 태양에서는, 상기 원의 사이즈에 기초하여 행할 수 있다. 상세하게는, 원의 사이즈가 보다 작을 수록 경계부의 형상은 더욱 급준하다고 판단할 수 있고, 원의 사이즈가 보다 클 수록 경계부의 형상은 더욱 완만하다고 판단할 수 있다. 이와 같이 원의 사이즈를 이용하여 경계부의 형상을 평가할 수 있는 것은, 수치에 기초하여 객관적으로 평가를 행할 수 있기 때문에 평가의 신뢰성의 관점에서 바람직하다. 또한, 원의 사이즈라는 수치에 기초하여 평가를 행할 수 있는 것은, 과거의 평가 결과와의 대비가 용이한 점에서도 바람직하다.
상기의 원의 사이즈는, 예를 들면, 평가 대상의 반도체 웨이퍼의 어느 1개소에 있어서의 원의 직경 또는 반경일 수 있다. 또는, 상기 평가 방법은, 평가 대상의 반도체 웨이퍼의 복수의 상이한 개소에 있어서 각각 상기 원의 사이즈를 구하는 것을 포함할 수 있다. 이렇게 하여 복수의 상이한 개소에 있어서 구해진 복수의 원의 사이즈의 대표값을 지표로 하여, 상기 경계부의 형상을 평가할 수 있다. 예를 들면 대표값으로서는, 복수의 원의 직경 또는 반경의 평균값(예를 들면 산술 평균), 최소값, 최대값 등일 수 있다.
또한, 경계부의 형상 평가는, 일 태양에서는, 원 피팅을 행하는 일 없이, 상기와 같이 특정된 2점 간의 X축 방향의 거리를 지표로 하여 행할 수 있다. 상세하게는, 상기 거리의 값이 보다 작을 수록 경계부의 형상은 더욱 급준하다고 판단할 수 있고, 상기 거리의 값이 보다 클 수록 경계부의 형상은 더욱 완만하다고 판단할 수 있다. 이와 같이 거리의 값을 이용하여 경계부의 형상을 평가할 수 있는 것은, 수치에 기초하여 객관적으로 평가를 행할 수 있기 때문에 평가의 신뢰성의 관점에서 바람직하다. 또한, 이와 같이 수치에 기초하여 평가를 행할 수 있는 것은, 과거의 평가 결과와의 대비가 용이한 점에서도 바람직하다.
상기의 거리의 값은, 예를 들면, 평가 대상의 반도체 웨이퍼의 어느 1개소에 있어서 상기와 같이 구해진 거리의 값일 수 있다. 또는, 상기 평가 방법은, 평가 대상의 반도체 웨이퍼의 복수의 상이한 개소에 있어서 각각 상기의 거리를 구하는 것을 포함할 수 있다. 이렇게 하여 복수의 상이한 개소에 있어서 상기와 같이 구해진 거리의 값의 대표값을 지표로 하여, 상기 경계부의 형상을 평가할 수 있다. 예를 들면 대표값으로서는, 복수의 거리의 값의 평균값(예를 들면 산술 평균), 최소값, 최대값 등일 수 있다.
이상과 같이, 상기 평가 방법에 의하면, 반도체 웨이퍼의 웨이퍼 표면(앞면 또는 이면)에 있어서, 주면과 이 주면과 인접하는 모따기면과의 경계부의 형상을 평가할 수 있다.
[반도체 웨이퍼의 제조 방법]
본 발명의 일 태양에 따른 반도체 웨이퍼의 제조 방법(제1 제조 방법)은,
제품으로서 출하하는 후보의 반도체 웨이퍼를 제조하는 것,
상기 후보의 반도체 웨이퍼를 상기 평가 방법에 따라 평가하는 것 및,
평가의 결과, 양품이라고 판정된 반도체 웨이퍼를, 제품 반도체 웨이퍼로서 출하하기 위한 준비에 부치는 것,
을 포함하는 반도체 웨이퍼의 제조 방법,
이다.
본 발명의 다른 일 태양에 따른 반도체 웨이퍼의 제조 방법(제2 제조 방법)은,
복수의 반도체 웨이퍼를 포함하는 반도체 웨이퍼 로트를 제조하는 것,
상기 반도체 웨이퍼 로트로부터 적어도 1개의 반도체 웨이퍼를 추출하는 것,
상기 추출된 반도체 웨이퍼를 상기 평가 방법에 따라 평가하는 것 및,
상기 평가의 결과, 양품이라고 판정된 반도체 웨이퍼와 동일한 반도체 웨이퍼 로트의 반도체 웨이퍼를 제품 반도체 웨이퍼로서 출하하기 위한 준비에 부치는 것,
을 포함하는 반도체 웨이퍼의 제조 방법,
이다.
본 발명의 다른 일 태양에 따른 반도체 웨이퍼의 제조 방법(제3 제조 방법)은,
테스트 제조 조건하에서 평가용 반도체 웨이퍼를 제조하는 것,
상기 제조된 평가용 반도체 웨이퍼를 상기 평가 방법에 따라 평가하는 것,
상기 평가의 결과에 기초하여, 상기 테스트 제조 조건에 변경을 더한 제조 조건을 실제조 조건으로서 결정하거나, 또는 상기 테스트 제조 조건을 실제조 조건으로서 결정하는 것 및,
상기 결정된 실제조 조건하에서 반도체 웨이퍼를 제조하는 것,
을 포함하는 반도체 웨이퍼의 제조 방법,
이다.
제1 제조 방법은, 소위 출하 전 검사로서 상기 평가 방법에 따른 평가를 실시한다. 또한, 제2 제조 방법에서는, 소위 발취 검사를 행한 결과, 양품이라고 판정된 반도체 웨이퍼와 동일한 로트의 반도체 웨이퍼를 제품 반도체 웨이퍼로서 출하하기 위한 준비에 부친다. 제3 제조 방법에서는, 테스트 제조 조건하에서 제조된 반도체 웨이퍼를 평가하고, 이 평가 결과에 기초하여 실제조 조건을 결정한다. 제1 제조 방법, 제2 제조 방법 및 제3 제조 방법 중 어느 것에 있어서도, 반도체 웨이퍼의 평가는, 먼저 설명한 본 발명의 일 태양에 따른 평가 방법에 따라 행해진다.
<제1 제조 방법>
제1 제조 방법에 있어서, 제품으로서 출하하는 후보의 반도체 웨이퍼 로트의 제조는, 일반적인 반도체 웨이퍼의 제조 방법과 동일하게 행할 수 있다. 예를 들면, 실리콘 웨이퍼의 일 태양인 폴리시드 웨이퍼는, 쵸크랄스키법(CZ법) 등에 의해 육성된 실리콘 단결정 잉곳으로부터의 실리콘 웨이퍼의 절단(슬라이싱), 모따기 가공, 조(粗)연마(예를 들면 랩핑), 에칭, 경면 연마(마무리 연마), 상기 가공 공정 간 또는 가공 공정 후에 행해지는 세정을 포함하는 제조 공정에 의해 제조할 수 있다. 또한, 어닐링 웨이퍼는, 상기와 같이 제조된 폴리시드 웨이퍼에 어닐링 처리를 실시하여 제조할 수 있다. 에피텍셜 웨이퍼는, 상기와 같이 제조된 폴리시드 웨이퍼의 표면에 에피텍셜층을 기상 성장(에피택셜 성장)시킴으로써 제조할 수 있다.
제조된 반도체 웨이퍼는, 본 발명의 일 태양에 따른 평가 방법에 의해, 주면과 이 주면과 인접하는 모따기면과의 경계부의 형상이 평가된다. 평가 방법의 상세는, 앞서 기재한 바와 같다. 그리고 평가의 결과, 양품이라고 판정된 반도체 웨이퍼는, 제품 반도체 웨이퍼로서 출하하기 위한 준비에 부쳐진다. 양품이라고 판정하기 위한 기준은, 제품 반도체 웨이퍼에 요구되는 품질에 따라서 결정하면 좋다. 예를 들면 일 태양에서는, 구해진 원의 사이즈 또는 앞서 기재한 2점 간의 X축 방향의 거리가 어느 값 이상(즉 문턱값 이상)인 것을, 양품이라고 판정하기 위한 기준으로 할 수 있다. 또한, 원의 사이즈 또는 상기의 거리의 값으로서는, 동일 반도체 웨이퍼가 상이한 개소에 있어서의 평가에 의해 구해진 복수의 원의 사이즈 또는 복수의 거리의 값의 대표값(예를 들면 평균값(예를 들면 산술 평균), 최소값, 최대값 등)을 이용할 수도 있다. 이 점은, 제2 제조 방법 및 제3 제조 방법에 대해서도 동일하다. 제품 반도체 웨이퍼로서 출하하기 위한 준비로서는, 예를 들면 곤포(梱包) 등을 들 수 있다. 이렇게 하여 제1 제조 방법에 의하면, 주면과 모따기면과의 경계부의 형상이 제품 반도체 웨이퍼에 요망되는 형상인 반도체 웨이퍼를, 안정적으로 시장에 공급하는 것이 가능해진다.
<제2 제조 방법>
제2 제조 방법에 있어서의 반도체 웨이퍼 로트의 제조도, 예를 들면 먼저 제1 제조 방법에 대해서 기재한 바와 같이, 일반적인 반도체 웨이퍼의 제조 방법과 동일하게 행할 수 있다. 반도체 웨이퍼 로트에 포함되는 반도체 웨이퍼의 총 수는 특별히 한정되는 것은 아니다. 제조된 반도체 웨이퍼 로트로부터 발출하여, 소위 발취 검사에 부치는 반도체 웨이퍼의 수는 적어도 1개이고, 2개 이상이라도 좋고, 그 수는 특별히 한정되는 것은 아니다.
반도체 웨이퍼 로트로부터 추출된 반도체 웨이퍼는, 본 발명의 일 태양에 따른 평가 방법에 의해, 주면과 이 주면과 인접하는 모따기면과의 경계부의 형상이 평가된다. 평가 방법의 상세는, 앞서 기재한 바와 같다. 그리고 평가의 결과, 양품이라고 판정된 반도체 웨이퍼와 동일한 반도체 웨이퍼 로트의 반도체 웨이퍼를, 제품 반도체 웨이퍼로서 출하하기 위한 준비에 부친다. 양품이라고 판정하기 위한 기준은, 제품 반도체 웨이퍼에 요구되는 품질에 따라서 결정하면 좋다. 예를 들면 일 태양에서는, 구해진 원의 사이즈 또는 앞서 기재한 2점 간의 X축 방향의 거리가 어느 값 이상(즉 문턱값 이상)인 것을, 양품이라고 판정하기 위한 기준으로 할 수 있다. 제품 반도체 웨이퍼로서 출하하기 위한 준비에 대해서는, 예를 들면 먼저 제1 제조 방법에 대해서 기재한 바와 같다. 제2 제조 방법에 의하면, 주면과 모따기면과의 경계부의 형상이 제품 반도체 웨이퍼에 요망되는 형상인 반도체 웨이퍼를, 안정적으로 시장에 공급하는 것이 가능해진다. 또한, 본 발명의 일 태양에 따른 평가 방법은 비파괴에서의 평가가 가능하기 때문에, 제2 제조 방법의 일 태양에서는, 반도체 웨이퍼 로트로부터 추출되어 평가에 부쳐진 반도체 웨이퍼도, 평가의 결과, 양품이라고 판정된 것이라면, 제품 반도체 웨이퍼로서 출하하기 위한 준비에 부치고, 준비의 후에 제품 반도체 웨이퍼로서 출하할 수 있다.
<제3 제조 방법>
제3 제조 방법에 대해서, 테스트 제조 조건 및 실제조 조건으로서는, 반도체 웨이퍼의 제조를 위한 각종 공정에 있어서의 각종 조건을 들 수 있다. 반도체 웨이퍼의 제조를 위한 각종 공정에 대해서는, 먼저 제1 제조 방법에 대해서 기재한 바와 같다. 또한, 「실제조 조건」이란, 제품 반도체 웨이퍼의 제조 조건을 의미하는 것으로 한다.
제3 제조 방법에서는, 실제조 조건을 결정하기 위한 전단계로서, 테스트 제조 조건을 설정하고, 이 테스트 제조 조건하에서 평가용 반도체 웨이퍼를 제조한다. 제조된 반도체 웨이퍼는, 본 발명의 일 태양에 따른 평가 방법에 의해, 주면과 이 주면과 인접하는 모따기면과의 경계부의 형상이 평가된다. 평가 방법의 상세는, 앞서 기재한 바와 같다. 평가용 반도체 웨이퍼는, 적어도 1개이고, 2개 이상이라도 좋고, 그 수는 특별히 한정되는 것은 아니다. 평가의 결과, 평가용 반도체 웨이퍼의 경계부의 형상이, 제품 반도체 웨이퍼에 요망되는 형상이면, 이 테스트 제조 조건을 실제조 조건으로서 제품 반도체 웨이퍼를 제조하여 출하함으로써, 경계부의 형상이 소망하는 형상인 제품 반도체 웨이퍼를, 안정적으로 시장에 공급할 수 있다. 다른 한편, 평가의 결과, 평가용 반도체 웨이퍼의 경계부의 형상이, 제품 반도체 웨이퍼에 요망되는 형상과는 상이한 경우에는, 테스트 제조 조건에 변경을 더한 제조 조건을 실제조 조건으로서 결정한다. 변경을 더하는 제조 조건은, 경계부의 형상에 영향을 미친다고 생각되는 제조 조건인 것이 바람직하다. 그러한 제조 조건의 일 예로서는, 반도체 웨이퍼의 표면(앞면 및/또는 이면)의 연마 조건을 들 수 있다. 이러한 연마 조건의 구체예로서는, 조연마 조건 및 경면 연마 조건을 들 수 있고, 보다 상세하게는, 연마액의 종류, 연마액의 지립 농도, 연마 퍼트의 종류(예를 들면 경도 등) 등을 들 수 있다. 또한, 제조 조건의 일 예로서는, 모따기 가공 조건을 들 수도 있고, 상세하게는, 모따기 가공에 있어서의 연삭, 연마 등의 기계 가공 조건을 들 수 있고, 보다 상세하게는, 모따기 가공에 이용하는 연마 테이프의 종류 등을 들 수 있다. 이렇게 하여 테스트 제조 조건에 변경을 더한 제조 조건을 실제조 조건으로서 결정하고, 이 실제조 조건하에서 제품 반도체 웨이퍼를 제조하여 출하함으로써, 경계부의 형상이 소망하는 형상인 제품 반도체 웨이퍼를, 안정적으로 시장에 공급할 수 있다. 또한 테스트 제조 조건에 변경을 더한 제조 조건하에서 다시 평가용 반도체 웨이퍼를 제조하고, 이 평가용 반도체 웨이퍼를 본 발명의 일 태양에 따른 평가 방법에 의해 평가하고, 이 제조 조건을 실제조 조건으로 하거나 추가로 변경을 더할지를 판정하는 것을, 1회 또는 2회 이상 반복해도 좋다.
이상의 제3 제조 방법에 있어서, 평가용 반도체 웨이퍼의 경계부의 형상이 제품 반도체 웨이퍼에 요망되는 형상인지 아닌지의 판정 방법에 대해서는, 먼저 제1 제조 방법 및 제2 제조 방법의 양품의 판정에 관한 기재를 참조할 수 있다.
제1 제조 방법, 제2 제조 방법 및 제3 제조 방법의 그 외의 상세한 것에 대해서는, 반도체 웨이퍼의 제조 방법에 관한 공지 기술을 적용할 수 있다.
실시예
이하에, 본 발명을 실시예에 기초하여 추가로 설명한다. 단, 본 발명은 실시예에 나타내는 태양에 한정되는 것은 아니다.
1. 반도체 웨이퍼의 평가
(1) 윤곽 곡선의 작성
웨이퍼 표면의 연마 조건 및 모따기 가공 조건이 상이한 4종류의 반도체 웨이퍼(직경 300㎜의 표면이 (100)면의 실리콘 단결정 웨이퍼(폴리시드 웨이퍼))를 준비했다. 이들 반도체 웨이퍼를, 앞면측으로부터 레이저 현미경(키엔스사 제조 VK-X200)을 이용하여 현미경 관찰하고, 노치부를 0°로 하고, 좌회전으로, 45°, 90°, 135°, 180°, 225°, 270° 및 315°의 각 개소에 있어서, 앞면측의 주면의 외주연부측 부분에서 외주연부의 상기 주면측 부분까지의 영역의 단면 윤곽을 나타내는 곡선 부분을 포함하는 윤곽 곡선을 얻었다.
(2) 원 피팅 영역의 특정 및 원의 작성
해석 소프트를 사용하여, 상기 윤곽 곡선을 2차 미분하여 2차 미분 곡선을 얻었다. 얻어진 2차 미분 곡선의 피크 영역(곡형)에 있어서, Y축의 값이 0인 위치를 0％로 하고, 피크 깊이를 100％로 하고, 깊이 60％인 위치의 Y축의 값이 동일한 2점의 X축의 값을 특정했다.
이렇게 하여 특정된 X축의 값을 갖는 2점을 상기 윤곽 곡선 상에서 특정하고, 이 2점 간의 영역을 원 피팅 영역으로서 특정했다.
이어서, 이렇게 하여 특정된 원 피팅 영역의 윤곽 형상(곡선 형상)에 원을 피팅시켜 원을 작성하고, 작성된 원의 직경을 구했다. 상기 4종류의 반도체 웨이퍼(이하, 「웨이퍼 1」, 「웨이퍼 2」, 「웨이퍼 3」, 「웨이퍼 4」라고 부름)에 대해서, 상기 각 개소에 있어서 구해진 원의 직경의 산술 평균을, 표 1에 나타낸다.
Figure pct00001
2. 참조값 취득을 위한 평가 방법의 설명
본 발명의 일 태양에 따른 평가 방법에 있어서 얻어지는 원의 사이즈가 경계부의 형상의 지표가 될 수 있는 값인 것은, 예를 들면, 이하의 평가 방법에 의해 취득되는 참조값과, 본 발명의 일 태양에 따른 평가 방법에 의해 얻어지는 원의 사이즈가, 양호한 상관성을 나타내는 것으로 확인할 수 있다.
우선 반도체 웨이퍼에 대해서, 평가해야 하는 경계부를 포함하는 단면상을 얻는다. 단면상은, 예를 들면, 반도체 웨이퍼를 벽개면에서 벽개하여 노출시킨 단면을 현미경으로 촬상함으로써 취득할 수 있다.
취득된 단면상을, 웨이퍼 두께 방향으로만 확대한 확대상을 작성한다. 웨이퍼 두께 방향으로만 확대함으로써, 단면 형상의 윤곽에 있어서, 경계부의 형상을 주면(소위 수평면)에 대하여 강조할 수 있기 때문에, 확대상을 이용함으로써, 확대하지 않은 단면상을 이용하는 것보다도 경계부의 완만함/급준함을 정밀도 좋게 평가할 수 있다. 추가로 확대상을 2치화 처리함으로써, 단면 형상의 윤곽을 보다 선명하게 표시시킬 수 있기 때문에, 경계부의 완만함/급준함을 한층 정밀도 좋게 평가할 수 있다.
이렇게 하여 얻어진 2치화 처리 완료상에 있어서, 웨이퍼 단면 형상의 윤곽에서는, 통상, 주면과 모따기면과의 경계부의 형상은 곡선 형상이 된다. 그래서, 이 윤곽 상에서, 주면과 모따기면과의 경계부의 곡선의 형상에, 이 곡선의 형상에 근사하거나 일치하는 원호 형상을 갖는 원을 피팅시킨다. 이렇게 하여 얻어진 원(곡률 원)의 사이즈, 예를 들면 직경 또는 반경이 보다 클 수록, 경계부의 형상은 더욱 완만하다고 판단할 수 있고, 상기 원의 사이즈가 보다 작을 수록 경계부의 형상은 더욱 급준하다고 판단할 수 있다. 예시로서, 도 9에, 상이한 2종류의 반도체 웨이퍼에 대해서, 상기 방법에 의해 얻어진 2치화 처리 완료상(웨이퍼 두께 방향으로만 10배 확대한 후에 2치화 처리하여 얻어진 상)을 나타낸다. 도 9에는 경계부의 곡선의 형상과 거의 일치하는 원호를 갖는 원도 나타나 있다. 원 중에 나타나 있는 수치는, 원의 직경이다. 도 9 중, 샘플 1과 샘플 2의 단면 형상을 대비하면, 샘플 2의 경계부의 형상은 샘플 1의 경계부의 형상과 비교하여 완만하다. 원의 사이즈에 대해서 샘플 1과 샘플 2를 대비하면, 샘플 2에 대해서 얻어진 원의 직경은 샘플 1에 대해서 얻어진 원의 직경보다 크다. 이상과 같이 참조값 취득을 위한 평가 방법에 의해 구해지는 원의 사이즈와 경계부의 형상과는 상관되어 있다.
3. 참조값의 취득
상기 1.에서 평가한 4종류의 반도체 웨이퍼를, 각각 (110)면에서 벽개하여 단면 관찰용 시료를 제작했다.
제작한 단면 관찰용 시료를, 미분 간섭 현미경을 이용하여, 밝기나 콘트라스트를 조정하여, 상기 3.에서 평가한 경계부를 포함하는 단면상(촬상 배율: 500배)을 취득했다.
취득한 단면상을 화상 처리 소프트(Adobe사 제조 소프트명 Photoshop CS5)에 취입하여, 웨이퍼 두께 방향으로만 10배로 확대한 후, 2치화 처리를 행했다.
상기 2치화 처리를 행하여 얻어진 2치화 처리 완료상을 소프트(마이크로소프트사 제조 파워 포인트)에 취입하여, 동일 소프트의 도형 묘화 툴을 이용하여, 단면 형상의 윤곽 상, 경계부의 곡선의 형상과 원호의 형상이 거의 일치하는 원을 묘화했다. 곡선의 형상과 원호의 형상이 거의 일치하는 것은, 육안으로 판단했다. 도 8에, 상기 방법에 의해 얻어진 2치화 처리 완료상(웨이퍼 두께 방향으로만 10배 확대한 후에 2치화 처리하여 얻어진 상)을 나타낸다. 도 8에는 경계부의 곡선의 형상과 거의 일치하는 원호를 갖는 원도 나타나 있다. 도 8 중, 원 중에 나타나 있는 수치는 원의 직경(단위: 임의 단위)이고, 이들 값을 참조값으로 한다.
4. 평가 결과
상기 4종류의 반도체 웨이퍼에 대해서, 각각, 상기 1.에서 얻어진 원의 직경(산술 평균)을, 상기 3.에서 얻어진 참조값에 대하여 플롯한 그래프를, 도 6에 나타낸다. 도 6 중, 4개의 플롯에 대해서 최소 제곱법에 의해 구해진 근사 직선도 나타낸다. 근사 직선의 상관 계수의 제곱 R2는 0.99 초과로, 매우 양호한 상관성을 나타내고 있다. 이 결과로부터, 상기 1.에서 얻어진 원의 사이즈가 경계부의 형상 평가를 위한 지표가 될 수 있는 것이 나타났다. 원의 사이즈라는 수치에 기초하는 평가에 의하면, 예를 들면, 과거의 경험으로부터 양품이라고 판정 가능한 문턱값(원의 사이즈)을 정함으로써, 양품 판정을 용이하게 행할 수 있다.
상기와 같이 얻어지는 원의 사이즈는, 앞서 기재한 바와 같이 출하 전 검사에 이용할 수 있고, 로트로부터의 발취 검사에 이용할 수 있고, 반도체 웨이퍼의 실제조 조건의 결정을 위해 이용할 수도 있다.
5. 원 피팅 영역의 검토
(1) 윤곽 곡선의 작성
직경 300㎜의 에피텍셜 웨이퍼를 준비하고, 앞면측으로부터 레이저 현미경(키엔스사 제조 VK-X200)을 이용하여 노치부와 역측(逆側)을 현미경 관찰하고, 앞면측의 주면의 외주연부측 부분에서 외주연부의 상기 주면측 부분까지의 영역의 단면 윤곽을 나타내는 곡선 부분을 포함하는 윤곽 곡선을 얻었다.
상기 조작을 10회 실시했다.
(2) 원 피팅 영역의 특정 및 원의 작성
해석 소프트를 사용하여, 상기 10회의 조작에 의해 각각 얻어진 윤곽 곡선을 2차 미분하여 2차 미분 곡선을 얻었다. 얻어진 2차 미분 곡선의 피크 영역(곡형)에 있어서, Y축의 값이 0인 위치를 0％로 하고, 피크 깊이를 100％로 하고, 깊이 40％, 50％, 60％, 70％, 80％인 위치의 Y축의 값이 동일한 2점의 X축의 값을 특정하고, 이들 2점의 사이의 영역을 원 피팅 영역으로서 원을 피팅시켰다. 이렇게 하여 작성된 원의 반경을 표 2에 나타낸다.
Figure pct00002
앞서 기재한 바와 같이, 상기 2점의 X축의 값이 특정되는 Y축의 값은, Y축의 값이 0인 위치를 0％로 하고, 피크 영역의 피크 깊이 또는 피크 높이를 100％로 하고, 깊이 또는 높이가 40∼80％인 위치의 Y축의 값인 것이 바람직하다. 상기와 같이 구해지는 표준 편차의 값이 작을 수록 원의 사이즈에 의한 평가의 정밀도 향상의 관점에서는 바람직하기 때문에, 표 2에 나타내는 표준 편차의 값으로부터, 상기 2점의 X축의 값이 특정되는 Y축의 값은, Y축의 값이 0인 위치를 0％로 하고, 피크 영역의 피크 깊이 또는 피크 높이를 100％로 하고, 깊이 또는 높이가 50∼70％인 위치의 Y축의 값인 것이 보다 바람직하고, 60％ 정도(예를 들면 55∼65％)가 더욱 바람직하고, 60％가 한층 바람직하다고 할 수 있다.
도 7은, 웨이퍼 표면의 연마 조건 및 모따기 가공 조건이 상이한 복수의 반도체 웨이퍼(직경 300㎜의 표면이 (100)면의 실리콘 단결정 웨이퍼(폴리시드 웨이퍼))에 대해서, 상기와 동일하게 구해진 원의 반경과, 이 원을 원 피팅에 의해 작성하기 위해 특정한 2차 미분 곡선의 피크 영역의 곡선 상에 있는 Y축의 값이 동일한 2점 간의 X축 방향의 거리의 값과의 관계를 나타내는 그래프이다. 여기에서는, 얻어진 2차 미분 곡선의 피크 영역(곡형)에 있어서, Y축의 값이 0인 위치를 0％로 하고, 피크 깊이를 100％로 하고, 깊이 60％인 위치의 Y축의 값이 동일한 2점의 X축의 값을 특정했다. 도 7 중, 각종 플롯에 대해서 최소 제곱법에 의해 구해진 근사 직선도 나타낸다. 근사 직선의 상관 계수의 제곱 R2는 0.7 초과로, 양호한 상관성을 나타내고 있다. 상기한 바와 같이, 원의 사이즈는 경계부의 형상 평가를 위한 지표가 될 수 있다. 이러한 원의 사이즈와 상기의 거리의 값이 양호한 상관성을 나타내고 있는 점에서, 상기의 거리의 값도 경계부의 형상 평가를 위한 지표가 될 수 있는 것을 확인할 수 있다.
(산업상 이용가능성)
본 발명은, 실리콘 웨이퍼 등의 각종 반도체 웨이퍼의 제조 분야에 있어서 유용하다.

Claims (12)

  1. 평가 대상의 반도체 웨이퍼의 두께 방향의 단면 윤곽을 나타내는 윤곽 곡선을 작성하는 것 및,
    상기 윤곽 곡선을 2차 미분하는 것,
    을 포함하고,
    평가 대상의 반도체 웨이퍼는, 웨이퍼 외주연부에 모따기면이 형성된 반도체 웨이퍼로서,
    상기 윤곽 곡선은, X축의 값이 수평 방향 위치 좌표에 대응하고, Y축의 값이 수직 방향 위치 좌표에 대응하고, 또한 평가 대상의 반도체 웨이퍼의 한쪽의 표면측의 주면의 외주연부측 부분에서 외주연부의 상기 주면측 부분까지의 영역의 단면 윤곽을 나타내는 곡선 부분을 포함하고,
    상기 2차 미분에 의해 얻어진 2차 미분 곡선으로부터 정해지는 지표에 기초하여, 상기 주면과 당해 주면과 인접하는 모따기면과의 경계부의 형상을 평가하는 것을 추가로 포함하는, 반도체 웨이퍼의 평가 방법.
  2. 제1항에 있어서,
    상기 2차 미분에 의해 얻어진 2차 미분 곡선의 피크 영역의 곡선 상에 있는 Y축의 값이 동일한 2점의 X축의 값을 특정하는 것,
    상기 2차 미분 전의 윤곽 곡선의 상기 곡선 부분에 있어서, X축의 값이 상기 특정된 값인 2점 간의 영역을, 원 피팅 영역으로서 특정하는 것,
    상기 원 피팅 영역의 윤곽 형상에 원을 피팅시켜 원을 작성하는 것 및,
    상기 작성된 원의 사이즈를 상기 지표로 하는 것을 포함하는, 반도체 웨이퍼의 평가 방법.
  3. 제2항에 있어서,
    평가 대상의 반도체 웨이퍼의 복수의 상이한 개소에 있어서 각각 상기 원의 사이즈를 구하는 것을 포함하고,
    상기 복수의 상이한 개소에 있어서 구해진 복수의 원의 사이즈의 대표값을 지표로 하고, 상기 주면과 당해 주면과 인접하는 모따기면과의 경계부의 형상을 평가하는, 반도체 웨이퍼의 평가 방법.
  4. 제3항에 있어서,
    상기 대표값은, 상기 복수의 원의 사이즈의 평균값인, 반도체 웨이퍼의 평가 방법.
  5. 제1항에 있어서,
    상기 2차 미분에 의해 얻어진 2차 미분 곡선의 피크 영역의 곡선 상에 있는 Y축의 값이 동일한 2점의 X축의 값을 특정하고, 당해 특정된 2점 간의 X축 방향의 거리를 상기 지표로 하는 것을 포함하는, 반도체 웨이퍼의 평가 방법.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 2점의 X축의 값이 특정되는 Y축의 값은, Y축의 값이 0인 위치를 0％로 하고, 상기 피크 영역의 피크 깊이 또는 피크 높이를 100％로 하고, 깊이 또는 높이가 40∼80％인 위치의 Y축의 값인, 반도체 웨이퍼의 평가 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 윤곽 곡선을, 평가 대상의 반도체 웨이퍼를 상기 한쪽의 표면측의 상방으로부터 현미경 관찰하여 취득된 위치 좌표 정보를 이용하여 작성하는 것을 포함하는, 반도체 웨이퍼의 평가 방법.
  8. 제7항에 있어서,
    상기 현미경 관찰을, 레이저 현미경에 의해 행하는 것을 포함하는, 반도체 웨이퍼의 평가 방법.
  9. 제품으로서 출하하는 후보의 반도체 웨이퍼를 제조하는 것,
    상기 후보의 반도체 웨이퍼를 제1항 내지 제8항 중 어느 한 항에 기재된 평가 방법에 따라 평가하는 것 및,
    평가의 결과, 양품이라고 판정된 반도체 웨이퍼를, 제품 반도체 웨이퍼로서 출하하기 위한 준비에 부치는 것,
    을 포함하는 반도체 웨이퍼의 제조 방법.
  10. 복수의 반도체 웨이퍼를 포함하는 반도체 웨이퍼 로트를 제조하는 것,
    상기 반도체 웨이퍼 로트로부터 적어도 1개의 반도체 웨이퍼를 추출하는 것,
    상기 추출된 반도체 웨이퍼를 제1항 내지 제8항 중 어느 한 항에 기재된 평가 방법에 따라 평가하는 것 및,
    상기 평가의 결과, 양품이라고 판정된 반도체 웨이퍼와 동일한 반도체 웨이퍼 로트의 반도체 웨이퍼를 제품 반도체 웨이퍼로서 출하하기 위한 준비에 부치는 것,
    을 포함하는 반도체 웨이퍼의 제조 방법.
  11. 테스트 제조 조건하에서 평가용 반도체 웨이퍼를 제조하는 것,
    상기 제조된 평가용 반도체 웨이퍼를 제1항 내지 제8항 중 어느 한 항에 기재된 평가 방법에 따라 평가하는 것,
    상기 평가의 결과에 기초하여, 상기 테스트 제조 조건에 변경을 더한 제조 조건을 실제조 조건으로서 결정하거나, 또는 상기 테스트 제조 조건을 실제조 조건으로서 결정하는 것 및,
    상기 결정된 실제조 조건하에서 반도체 웨이퍼를 제조하는 것,
    을 포함하는 반도체 웨이퍼의 제조 방법.
  12. 제1항에 있어서,
    상기 변경이 더해지는 제조 조건은, 반도체 웨이퍼 표면의 연마 처리 조건 및 모따기 가공 조건의 적어도 한쪽인, 반도체 웨이퍼의 제조 방법.
KR1020207032385A 2018-04-13 2019-03-22 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법 KR102518971B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-077370 2018-04-13
JP2018077370 2018-04-13
PCT/JP2019/011954 WO2019198458A1 (ja) 2018-04-13 2019-03-22 半導体ウェーハの評価方法および半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20200140893A true KR20200140893A (ko) 2020-12-16
KR102518971B1 KR102518971B1 (ko) 2023-04-05

Family

ID=68163216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207032385A KR102518971B1 (ko) 2018-04-13 2019-03-22 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법

Country Status (6)

Country Link
JP (1) JP7040608B2 (ko)
KR (1) KR102518971B1 (ko)
CN (1) CN112020764B (ko)
DE (1) DE112019001948T5 (ko)
TW (1) TWI695156B (ko)
WO (1) WO2019198458A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993537A (zh) * 2019-12-20 2020-04-10 徐州鑫晶半导体科技有限公司 确定半导体晶圆边缘抛光形状的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101540569B1 (ko) * 2013-12-24 2015-07-31 주식회사 엘지실트론 웨이퍼의 형상 분석 방법 및 장치
JP2016517631A (ja) * 2013-03-12 2016-06-16 ケーエルエー−テンカー コーポレイション 明視野差分干渉コントラストを用いた強化検査及び計測技法及びシステム
JP2016130738A (ja) 2016-02-12 2016-07-21 株式会社東京精密 ウェーハ形状測定装置及び方法
WO2018061337A1 (ja) * 2016-09-29 2018-04-05 株式会社Sumco シリコンウェーハの評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコンウェーハ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1335420B1 (en) * 2000-11-16 2015-01-07 Shin-Etsu Handotai Co., Ltd. Wafer shape evaluating method and device and device producing method, wafer and wafer selecting method
JP3838341B2 (ja) * 2001-09-14 2006-10-25 信越半導体株式会社 ウェーハの形状評価方法及びウェーハ並びにウェーハの選別方法
JP2004022677A (ja) * 2002-06-13 2004-01-22 Shin Etsu Handotai Co Ltd 半導体ウエーハ
US9287158B2 (en) * 2005-04-19 2016-03-15 Ebara Corporation Substrate processing apparatus
JP2007205864A (ja) * 2006-02-01 2007-08-16 Reitetsukusu:Kk 基盤検査装置、及び、基盤検査方法
US8492178B2 (en) * 2007-02-23 2013-07-23 Rudolph Technologies, Inc. Method of monitoring fabrication processing including edge bead removal processing
WO2009054403A1 (ja) * 2007-10-23 2009-04-30 Shibaura Mechatronics Corporation 円盤状基板の検査装置
JP5621702B2 (ja) * 2011-04-26 2014-11-12 信越半導体株式会社 半導体ウェーハ及びその製造方法
JP5836223B2 (ja) * 2011-12-02 2015-12-24 株式会社神戸製鋼所 貼合基板の回転ズレ量計測装置、貼合基板の回転ズレ量計測方法、及び貼合基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016517631A (ja) * 2013-03-12 2016-06-16 ケーエルエー−テンカー コーポレイション 明視野差分干渉コントラストを用いた強化検査及び計測技法及びシステム
KR101540569B1 (ko) * 2013-12-24 2015-07-31 주식회사 엘지실트론 웨이퍼의 형상 분석 방법 및 장치
JP2016130738A (ja) 2016-02-12 2016-07-21 株式会社東京精密 ウェーハ形状測定装置及び方法
WO2018061337A1 (ja) * 2016-09-29 2018-04-05 株式会社Sumco シリコンウェーハの評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコンウェーハ

Also Published As

Publication number Publication date
CN112020764B (zh) 2024-02-20
TWI695156B (zh) 2020-06-01
TW202004125A (zh) 2020-01-16
CN112020764A (zh) 2020-12-01
JP7040608B2 (ja) 2022-03-23
JPWO2019198458A1 (ja) 2021-05-13
WO2019198458A1 (ja) 2019-10-17
DE112019001948T5 (de) 2021-01-21
KR102518971B1 (ko) 2023-04-05

Similar Documents

Publication Publication Date Title
CN113227706B (zh) 半导体晶片的评价方法及半导体晶片的制造方法
CN102738029B (zh) 检测特定缺陷的方法和用于检测特定缺陷的系统
US11948819B2 (en) Method of evaluating silicon wafer, method of evaluating silicon wafer manufacturing process, method of manufacturing silicon wafer, and silicon wafer
KR102518971B1 (ko) 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법
CN110223929A (zh) 确定晶圆缺陷来源的方法
JP6841202B2 (ja) 半導体ウェーハの評価方法および半導体ウェーハの製造方法
KR102436876B1 (ko) 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법
JP7327575B1 (ja) 半導体ウェーハの鏡面面取り加工時の研磨代の評価方法
CN117280083A (zh) 硅单晶锭的评价方法、硅外延晶片的评价方法、硅外延晶片的制造方法及硅镜面晶片的评价方法
JP7298557B2 (ja) 半導体ウェーハの評価方法及び半導体ウェーハの製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant