DE102018200415A1 - Halbleiterscheibe mit epitaktischer Schicht - Google Patents
Halbleiterscheibe mit epitaktischer Schicht Download PDFInfo
- Publication number
- DE102018200415A1 DE102018200415A1 DE102018200415.3A DE102018200415A DE102018200415A1 DE 102018200415 A1 DE102018200415 A1 DE 102018200415A1 DE 102018200415 A DE102018200415 A DE 102018200415A DE 102018200415 A1 DE102018200415 A1 DE 102018200415A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor wafer
- wafer
- epitaxial layer
- monocrystalline silicon
- substrate wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 239000013078 crystal Substances 0.000 claims abstract description 14
- 230000007717 exclusion Effects 0.000 claims abstract description 10
- 235000012431 wafers Nutrition 0.000 description 47
- 238000000151 deposition Methods 0.000 description 14
- 230000008021 deposition Effects 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000005498 polishing Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
- C23C16/4582—Rigid and flat substrates, e.g. plates or discs
- C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
- C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Ceramic Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Chemical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Halbleiterscheibe aus einkristallinem Silizium, umfassend eine Substratscheibe aus einkristallinem Silizium und eine Schicht aus einkristallinem Silizium, die auf einer Vorderseite der Substratscheibe liegt, wobei die Substratscheibe eine Kristallorientierung aufweist, dadurch gekennzeichnet, dass ein vorderseitenbezogener gemittelter ZDD der Halbleiterscheibe bei einer Aufteilung der Oberfläche der epitaktischen Schicht in 16 Sektoren und einem Randausschluss von 1 mm nicht weniger als - 30 nm/mmund nicht mehr als 0 nm/mmund der ESFQRder Halbleiterscheibe bei einem Randausschluss von 1 mm und 72 Sektoren mit jeweils einer Länge von 30 mm höchstens 10 nm beträgt.
Description
- Gegenstand der Erfindung ist eine Halbleiterscheibe aus einkristallinem Silizium, umfassend eine Substratscheibe aus einkristallinem Silizium und eine auf der Substratscheibe liegende Schicht aus einkristallinem Silizium, die nachfolgend als Halbleiterscheibe aus Silizium mit epitaktischer Schicht (silicon epitaxial wafer) bezeichnet wird.
- Die Herstellung solcher Halbleiterscheiben aus Silizium mit epitaktischer Schicht umfasst das Abscheiden der epitaktischen Schicht auf einer Substratscheibe mittels Gasphasenabscheidung (chemical vapor deposition, CVD). Besonders geeignet ist eine CVD, die in einem Einzelscheibenreaktor unter Normaldruck (atmospheric pressure) durchgeführt wird.
- In der
US5355831 sind typische Verfahrensparameter eines solchen Verfahrens veröffentlicht, die als beispielhaft angesehen werden können. - Für anspruchsvolle Anwendungen werden Halbleiterscheiben aus Silizium mit epitaktischer Schicht benötigt, die eine besonders einheitliche Randgeometrie aufweisen. Voraussetzung dafür ist, dass die Dicke der epitaktischen Schicht besonders einheitlich ist.
- In
US 2007/0227441 A1 US 2007/0227441 A1 - Der Vorschlag kann das Problem abschwächen, ist aber nicht ausreichend im Hinblick auf zukünftige Erwartungen von Herstellern elektronischer Bauelemente.
- Aufgabe der vorliegenden Erfindung ist es, einen Vorschlag zu unterbreiten, der den Erwartungen besser gerecht wird.
- Gelöst wird die Aufgabe durch eine Halbleiterscheibe aus einkristallinem Silizium, umfassend eine Substratscheibe aus einkristallinem Silizium und eine Schicht aus einkristallinem Silizium, die auf einer Vorderseite der Substratscheibe liegt, wobei die Substratscheibe eine Kristallorientierung aufweist, dadurch gekennzeichnet, dass ein vorderseitenbezogener gemittelter ZDD der Halbleiterscheibe bei einer Aufteilung der Oberfläche der epitaktischen Schicht in 16 Sektoren und einem Randausschluss von 1 mm nicht weniger als - 30 nm/mm2 und nicht mehr als 0 nm/mm2 beträgt und der ESFQRmax der Halbleiterscheibe bei einem Randausschluss von 1 mm und 72 Sektoren mit jeweils einer Länge von 30 mm höchstens 10 nm beträgt.
- ZDD und ESFQR sind die Randgeometrie einer Halbleiterscheibe charakterisierende Parameter, mit denen sich auch SEMI-Normen befassen (ZDD (SEMI M68-1015), ESFQR (SEMI M67-1015)). Der vorderseitenbezogene ZDD beschreibt die mittlere randnahe Krümmung der Oberfläche. ESFQRmax bezeichnet den ESFQR desjenigen Sektors, in dem der ESFQR am größten ist.
- Eine erfindungsgemäße Halbleiterscheibe mit epitaktischer Schicht zeigt nahezu keine winkelabhängigen Schwankungen der Randgeometrie der epitaktischen Schicht, weil deren Herstellung vorsieht, das Entstehen solcher Schwankungen zu unterbinden. Abweichend vom Üblichen bedeckt die epitaktische Schicht nahezu nur die Hauptfläche der Vorderseite der Substratscheibe, die die Kristallorientierung der Substratscheibe bestimmt, und nahezu keine Bereiche der Vorderseite, die eine andere Kristallorientierung haben, weil eine auf der Kante der Substratscheibe vorgesehene Oxidschicht weitgehend verhindert, dass die epitaktische Schicht auf solchen Bereichen abgeschieden wird. Ausgedrückt durch den vorderseitenbezogenen ZDD (die zweifache Ableitung der Höhe senkrecht von der Medianebene zur Oberfläche der epitaktischen Schicht) und ausgedrückt als mittlerer ZDD von Sektoren, in denen der ZDD bestimmt wird, beträgt die Randgeometrie der Halbleiterscheibe mit epitaktischer Schicht bei einer Aufteilung der Oberfläche der epitaktischen Schicht in 16 Sektoren und unter Berücksichtigung eines Randausschlusses von 1 mm nicht weniger als - 30 nm/mm2 und nicht mehr als 0 nm/mm2. Die Oxidschicht auf der Rückseite verhindert darüber hinaus, dass sich, während eine epitaktische Schicht auf der Vorderseite abgeschieden wird, Material auf der Rückseite niederschlägt und dadurch den ESFQR verschlechtert. Deshalb beträgt der ESFQRmax der Halbleiterscheibe höchstens 10 nm, bei einem Randausschluss von 1 mm und 72 Sektoren mit jeweils einer Länge von 30 mm.
- Der Durchmesser einer erfindungsgemäßen Halbleiterscheibe ist vorzugsweise nicht kleiner als 300 mm, besonders bevorzugt 300 mm.
- Die Herstellung einer erfindungsgemäßen Halbleiterscheibe umfasst vorzugsweise folgende Schritte:
- das Bereitstellen einer Substratscheibe aus einkristallinem Silizium;
- das Erzeugen einer Oxidschicht auf der Substratscheibe;
- eine asymmetrische Doppelseitenpolitur der Substratscheibe, die die Oxidschicht teilweise entfernt und deren Ausdehnung auf die Rückseite und auf die Fläche eines Kantenbereichs der Substratscheibe beschränkt;
- eine CMP der Vorderseite der Substratscheibe;
- das Abscheiden der epitaktischen Schicht aus einkristallinem Silizium auf der Vorderseite der Substratscheibe; und
- das Entfernen der Oxidschicht von der Substratscheibe.
- Erfindungsgemäß wird der Bereich der Kante und der Rückseite der Substratscheibe mit einer Oxidschicht maskiert und mit dem CMP-Schritt (chemical mechanical polishing) eine spiegelpolierte Vorderseite der Substratscheibe geschaffen, die größtenteils aus einer Hauptfläche mit einheitlicher Kristallorientierung besteht. Die Kristallorientierung der Hauptfläche der Vorderseite der Substratscheibe ist vorzugsweise eine {100}-Orientierung oder eine {110}-Orientierung. Die epitaktische Schicht wird anschließend auf der Vorderseite abgeschieden. Winkelabhängige Schwankungen der Dicke der epitaktischen Schicht treten kaum noch in Erscheinung. Solche Schwankungen beruhen auf der Abscheidung der epitaktischen Schicht auf Flächen mit unterschiedlicher Kristallorientierung und auf damit einhergehenden unterschiedlichen Abscheideraten. Das Vorhandensein der Oxidschicht verhindert, dass darauf eine epitaktische Schicht abgeschieden werden kann.
- Mit asymmetrischer Doppelseitenpolitur ist hier eine Doppelseitenpolitur gemeint, bei der der Materialabtrag auf der Vorderseite schneller erfolgt, als auf der Rückseite, und an deren Ende die Oxidschicht vollständig von der Vorderseite poliert ist, während sie auf der Rückseite noch vorhanden ist. In
EP 0 857 542 A1 ist beispielsweise beschrieben, wie ein asymmetrischer Materialabtrag herbeigeführt werden kann. - Die Oxidschicht ist eine Schicht aus Siliziumdioxid und wird vorzugsweise mittels CVD, besonders bevorzugt mittels AP-CVD (atmospheric pressure CVD) erzeugt. Alternativ kann die Oxidschicht auch mittels LP-CVD (low pressure CVD) oder thermisch erzeugt werden. Die Oxidschicht hat vorzugsweise eine Dicke von nicht weniger als 5 nm und nicht mehr als 100 nm. Die Substratscheibe wird zunächst vollständig mit der Oxidschicht bedeckt. Anschließend wird die Substratscheibe einer asymmetrischen DSP-Politur unterzogen, im Zuge derer die Oxidschicht auf der Vorderseite der Substratscheibe entfernt wird, das Oxid auf der Rückseite und im Bereich der Kante aber erhalten bleibt. Danach folgt eine einseitige CMP-Politur der Vorderseite der Substratscheibe. Das Resultat dieser Vorgehensweise ist, dass in den CMP polierten Bereichen der Substratscheibe keine Oxidschicht mehr vorhanden ist.
- Das Abscheiden der epitaktischen Schicht erfolgt auf der Vorderseite der Substratscheibe, die frei von der Oxidschicht ist. Natives Oxid kann vor dem Abscheiden der epitaktischen Schicht durch eine Behandlung der Vorderseite mit Wasserstoff (H2 bake) entfernt werden. Die Substratscheibe liegt beim Abscheiden der epitaktischen Schicht so auf dem Suszeptor eines CVD-Reaktors, dass die Vorderseite dem Abscheidegas ausgesetzt wird. Da die Kristallorientierung der Vorderseite nahezu einheitlich ist und vorzugsweise eine {100}-Kristallorientierung oder eine {110}-Kristallorientierung ist, wächst die epitaktische Schicht mit nahezu einheitlicher Abscheiderate auf der Vorderseite der Substratscheibe. Dementsprechend ist die Dicke der epitaktischen Schicht im Wesentlichen einheitlich.
- Eine winkelabhängige Variation der Dicke der epitaktischen Schicht im Randbereich ist kaum festzustellen, weil die Oxidschicht einer dafür ursächlichen epitaktischen Abscheidung im Randbereich im Weg steht.
- Die Dicke der epitaktischen Schicht aus Silizium beträgt vorzugsweise 1 bis 15 µm, besonders bevorzugt 1 bis 7 µm. Die Abscheidetemperatur liegt vorzugsweise im Bereich von 900 °C bis 1250 °C. Das Abscheidegas enthält ein Silan, vorzugsweise Trichlorsilan als Silizium-Quelle und Wasserstoff.
- Die Oxidschicht wird nach dem Abscheiden der epitaktischen Schicht entfernt, vorzugsweise auf nasschemischem Weg mittels einer Chemikalie, die Fluorwasserstoff und gegebenenfalls Chlorwasserstoff und/oder Ammoniumfluorid enthält. Die Konzentration an Fluorwasserstoff beträgt vorzugsweise 0,2 Gew.-% bis 49 Gew.-%. Der nasschemische Schritt kann Teil einer Reinigungs-Sequenz sein, im Zuge derer die Halbleiterscheibe mit weiteren Chemikalien, beispielsweise mit Ozonwasser und/oder mit SC1-Lösung behandelt wird. Abweichend davon kann die Oxidschicht auch trocken entfernt werden, beispielsweise mittels Plasmaätzen oder Ätzen mit reaktiven Ionen (reactive ion etching, RIE).
- Beispiel:
- Eine Substratscheibe aus einkristallinem Silizium mit einem Durchmesser von 300 mm und {100}-Orientierung der Vorderseite wurde in einem CVD-Reaktor vollständig mit einer Oxidschicht beschichtet. Im Anschluss daran wurde die Substratscheibe zunächst einer Politur mittels DSP (mit einem harten (stärker materialabtragenden) Polier-Tuch auf der Vorderseite und einem weichen (weniger stark materialabtragenden) Polier-Tuch auf der Rückseite) und anschließend einer Politur der Vorderseite mittels CMP unterzogen und gereinigt.
Daraufhin folgte das Abscheiden einer epitaktischen Schicht aus einkristallinem Silizium auf der Vorderseite der Substratscheibe mittels CVD in einem Einzelscheibenreaktor vom Typ Centura® des Herstellers Applied Materials. Die Dicke der epitaktischen Schicht betrug 2,8 µm. - Anschließend wurde die Oxidschicht von der Kante und der Rückseite der entstandenen, epitaktisch beschichteten Halbleiterscheibe in einem Bad, das Fluorwasserstoff enthielt, entfernt.
Die Halbleiterscheibe wurde gereinigt und getrocknet und einer Messung der Randgeometrie unterzogen. Bei einem Randausschluss von 1 mm und einer Aufteilung der epitaktischen Schicht in 16 Sektoren betrug der vorderseitenbezogene mittlere ZDD, gemessen mit einer Messvorrichtung vom Typ Wafersight des Herstellers KLA-Tencor -27 nm/mm2, der ESFQRmax betrug 8 nm bei einem Randausschluss von 1 mm und 72 Sektoren mit jeweils 30 mm Länge. - Vergleichsbeispiel:
- Eine weitere Substratscheibe aus einkristallinem Silizium mit den Eigenschaften derjenigen des Beispiels wurde wie im Beispiel mit einer epitaktischen Schicht aus einkristallinem Silizium beschichtet. Es wurde jedoch darauf verzichtet, die Oxidschicht zu erzeugen. Der Verzicht wirkte sich deutlich nachteilig auf die Randgeometrie der entstanden Halbleiterscheibe aus: der entsprechende vorderseitenbezogene mittlere ZDD hatte einen Wert von -120 nm/mm2 und einen entsprechenden ESFQRmax von 23 nm.
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- US 5355831 [0003]
- US 2007/0227441 A1 [0005]
- EP 0857542 A1 [0014]
Claims (4)
- Halbleiterscheibe aus einkristallinem Silizium, umfassend eine Substratscheibe aus einkristallinem Silizium und eine Schicht aus einkristallinem Silizium, die auf einer Vorderseite der Substratscheibe liegt, wobei die Substratscheibe eine Kristallorientierung aufweist, dadurch gekennzeichnet, dass ein vorderseitenbezogener gemittelter ZDD der Halbleiterscheibe bei einer Aufteilung der Oberfläche der epitaktischen Schicht in 16 Sektoren und einem Randausschluss von 1 mm nicht weniger als - 30 nm/mm2 und nicht mehr als 0 nm/mm2 und der ESFQRmax der Halbleiterscheibe bei einem Randausschluss von 1 mm und 72 Sektoren mit jeweils einer Länge von 30 mm höchstens 10 nm beträgt.
- Halbleiterscheibe aus einkristallinem Silizium nach
Anspruch 1 , dadurch gekennzeichnet, dass die Kristallorientierung eine {100}-Orientierung ist. - Halbleiterscheibe aus einkristallinem Silizium nach
Anspruch 1 oderAnspruch 2 , dadurch gekennzeichnet, dass die Kristallorientierung eine {110}-Orientierung ist. - Halbleiterscheibe aus einkristallinem Silizium nach einem der
Ansprüche 1 bis3 , gekennzeichnet durch einen Durchmesser der Halbleiterscheibe von nicht weniger als 300 mm.
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102018200415.3A DE102018200415A1 (de) | 2018-01-11 | 2018-01-11 | Halbleiterscheibe mit epitaktischer Schicht |
JP2020538589A JP6996001B2 (ja) | 2018-01-11 | 2018-12-12 | エピタキシャル層を有する半導体ウェーハ |
IL275870A IL275870B1 (en) | 2018-01-11 | 2018-12-12 | Semiconductor wafer with epitaxial layer |
US16/959,153 US11482597B2 (en) | 2018-01-11 | 2018-12-12 | Semiconductor wafer having epitaxial layer |
EP18826231.5A EP3738138A1 (de) | 2018-01-11 | 2018-12-12 | Halbleiterscheibe mit epitaktischer schicht |
SG11202006496WA SG11202006496WA (en) | 2018-01-11 | 2018-12-12 | Semiconductor wafer with epitaxial layer |
CN201880086204.8A CN111602226B (zh) | 2018-01-11 | 2018-12-12 | 具有外延层的半导体晶片 |
PCT/EP2018/084620 WO2019137728A1 (de) | 2018-01-11 | 2018-12-12 | Halbleiterscheibe mit epitaktischer schicht |
KR1020207021519A KR102416913B1 (ko) | 2018-01-11 | 2018-12-12 | 에피택셜 층을 지닌 반도체 웨이퍼 |
TW108100798A TWI692557B (zh) | 2018-01-11 | 2019-01-09 | 具有磊晶層的半導體晶圓 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102018200415.3A DE102018200415A1 (de) | 2018-01-11 | 2018-01-11 | Halbleiterscheibe mit epitaktischer Schicht |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102018200415A1 true DE102018200415A1 (de) | 2019-07-11 |
Family
ID=64899269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102018200415.3A Pending DE102018200415A1 (de) | 2018-01-11 | 2018-01-11 | Halbleiterscheibe mit epitaktischer Schicht |
Country Status (10)
Country | Link |
---|---|
US (1) | US11482597B2 (de) |
EP (1) | EP3738138A1 (de) |
JP (1) | JP6996001B2 (de) |
KR (1) | KR102416913B1 (de) |
CN (1) | CN111602226B (de) |
DE (1) | DE102018200415A1 (de) |
IL (1) | IL275870B1 (de) |
SG (1) | SG11202006496WA (de) |
TW (1) | TWI692557B (de) |
WO (1) | WO2019137728A1 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5355831A (en) | 1991-06-13 | 1994-10-18 | Wacker-Chemitronic Gesellschaft Fur Elektronik-Grundstoffe Mbh | Epitaxially coated semiconductor wafers having low-oxygen zone of adjustable extent and process for producing same |
EP0857542A1 (de) | 1997-02-06 | 1998-08-12 | Wacker Siltronic Gesellschaft für Halbleitermaterialien Aktiengesellschaft | Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe |
US20070227441A1 (en) | 2006-03-30 | 2007-10-04 | Kazuhiro Narahara | Method of manufacturing epitaxial silicon wafer and apparatus thereof |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006190703A (ja) | 2004-12-28 | 2006-07-20 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
JP2010021441A (ja) | 2008-07-11 | 2010-01-28 | Sumco Corp | エピタキシャル基板ウェーハ |
KR20100121837A (ko) * | 2009-05-11 | 2010-11-19 | 주식회사 실트론 | 가장자리의 평탄도가 제어된 에피택셜 웨이퍼 및 그 제조 방법 |
DE102009037281B4 (de) * | 2009-08-12 | 2013-05-08 | Siltronic Ag | Verfahren zur Herstellung einer polierten Halbleiterscheibe |
JP5621702B2 (ja) * | 2011-04-26 | 2014-11-12 | 信越半導体株式会社 | 半導体ウェーハ及びその製造方法 |
JP2013055231A (ja) | 2011-09-05 | 2013-03-21 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハの製造方法 |
JP6312976B2 (ja) * | 2012-06-12 | 2018-04-18 | Sumco Techxiv株式会社 | 半導体ウェーハの製造方法 |
JP6035982B2 (ja) | 2012-08-09 | 2016-11-30 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ |
DE102013218880A1 (de) * | 2012-11-20 | 2014-05-22 | Siltronic Ag | Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe |
DE102015200890A1 (de) * | 2015-01-21 | 2016-07-21 | Siltronic Ag | Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe |
DE102015225663A1 (de) | 2015-12-17 | 2017-06-22 | Siltronic Ag | Verfahren zum epitaktischen Beschichten von Halbleiterscheiben und Halbleiterscheibe |
KR101810643B1 (ko) * | 2016-02-02 | 2017-12-19 | 에스케이실트론 주식회사 | 에피텍셜 웨이퍼의 평탄도 제어 방법 |
DE102016210203B3 (de) | 2016-06-09 | 2017-08-31 | Siltronic Ag | Suszeptor zum Halten einer Halbleiterscheibe, Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Halbleiterscheibe mit epitaktischer Schicht |
-
2018
- 2018-01-11 DE DE102018200415.3A patent/DE102018200415A1/de active Pending
- 2018-12-12 WO PCT/EP2018/084620 patent/WO2019137728A1/de unknown
- 2018-12-12 SG SG11202006496WA patent/SG11202006496WA/en unknown
- 2018-12-12 KR KR1020207021519A patent/KR102416913B1/ko active IP Right Grant
- 2018-12-12 IL IL275870A patent/IL275870B1/en unknown
- 2018-12-12 EP EP18826231.5A patent/EP3738138A1/de active Pending
- 2018-12-12 US US16/959,153 patent/US11482597B2/en active Active
- 2018-12-12 CN CN201880086204.8A patent/CN111602226B/zh active Active
- 2018-12-12 JP JP2020538589A patent/JP6996001B2/ja active Active
-
2019
- 2019-01-09 TW TW108100798A patent/TWI692557B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5355831A (en) | 1991-06-13 | 1994-10-18 | Wacker-Chemitronic Gesellschaft Fur Elektronik-Grundstoffe Mbh | Epitaxially coated semiconductor wafers having low-oxygen zone of adjustable extent and process for producing same |
EP0857542A1 (de) | 1997-02-06 | 1998-08-12 | Wacker Siltronic Gesellschaft für Halbleitermaterialien Aktiengesellschaft | Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe |
US20070227441A1 (en) | 2006-03-30 | 2007-10-04 | Kazuhiro Narahara | Method of manufacturing epitaxial silicon wafer and apparatus thereof |
Also Published As
Publication number | Publication date |
---|---|
TW201938852A (zh) | 2019-10-01 |
EP3738138A1 (de) | 2020-11-18 |
IL275870A (en) | 2020-10-29 |
JP2021510459A (ja) | 2021-04-22 |
JP6996001B2 (ja) | 2022-01-17 |
IL275870B1 (en) | 2024-04-01 |
CN111602226B (zh) | 2023-10-24 |
TWI692557B (zh) | 2020-05-01 |
US11482597B2 (en) | 2022-10-25 |
KR102416913B1 (ko) | 2022-07-05 |
SG11202006496WA (en) | 2020-08-28 |
WO2019137728A1 (de) | 2019-07-18 |
US20210376088A1 (en) | 2021-12-02 |
CN111602226A (zh) | 2020-08-28 |
KR20200097348A (ko) | 2020-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1160360B1 (de) | Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe | |
JP5018066B2 (ja) | 歪Si基板の製造方法 | |
TW529084B (en) | Epitaxially coated semiconductor wafer and process for producing it | |
JP4877628B2 (ja) | エピタキシャルシリコンウェハの製造方法 | |
DE102009030296B4 (de) | Verfahren zur Herstellung einer epitaxierten Siliciumscheibe | |
DE102015202131B4 (de) | Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung und Siliziumkarbid-Halbleitervorrichtung | |
DE19960823B4 (de) | Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung | |
DE102009010556A1 (de) | Verfahren zur Herstellung von epitaxierten Siliciumscheiben | |
DE2523067A1 (de) | Verfahren zum aufwachsen von silizium-epitaxialschichten | |
DE112015002906B4 (de) | Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung | |
TWI459443B (zh) | Semiconductor substrate manufacturing method | |
JP3714509B2 (ja) | 薄膜エピタキシャルウェーハの製造方法 | |
EP1852901B1 (de) | Verfahren zur Herstellung einer Schichtenstruktur | |
DE102018200415A1 (de) | Halbleiterscheibe mit epitaktischer Schicht | |
US9719189B2 (en) | Process of surface treatment for wafer | |
JP3482982B2 (ja) | Eg層付きエピタキシャルウェーハの製造方法 | |
JP3763630B2 (ja) | 薄膜エピタキシャルウェーハおよびその製造方法 | |
DE102017213587A1 (de) | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung der Halbleiterscheibe | |
JP3763631B2 (ja) | 薄膜エピタキシャルウェーハの製造方法 | |
JPH10209055A (ja) | 薄膜エピタキシャルウェ−ハおよびその製造方法 | |
DE102015224446A1 (de) | Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe | |
CN117059474A (zh) | 一种超大尺寸二硫化钼/氮化镓混维异质结构的制备方法及应用 |