JP6996001B2 - エピタキシャル層を有する半導体ウェーハ - Google Patents
エピタキシャル層を有する半導体ウェーハ Download PDFInfo
- Publication number
- JP6996001B2 JP6996001B2 JP2020538589A JP2020538589A JP6996001B2 JP 6996001 B2 JP6996001 B2 JP 6996001B2 JP 2020538589 A JP2020538589 A JP 2020538589A JP 2020538589 A JP2020538589 A JP 2020538589A JP 6996001 B2 JP6996001 B2 JP 6996001B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- semiconductor wafer
- single crystal
- crystal silicon
- substrate wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims description 35
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 20
- 239000013078 crystal Substances 0.000 claims description 13
- 230000007717 exclusion Effects 0.000 claims description 8
- 235000012431 wafers Nutrition 0.000 description 53
- 238000000151 deposition Methods 0.000 description 9
- 238000005498 polishing Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
- C23C16/4582—Rigid and flat substrates, e.g. plates or discs
- C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
- C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Chemical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
Description
この発明は、単結晶シリコンの基板ウェーハと、基板ウェーハの上に位置する単結晶シリコンの層とを含む、単結晶シリコンの半導体ウェーハを提供し、それは以下に、エピタキシャル層を有するシリコンの半導体ウェーハ（シリコンエピタキシャルウェーハ）と呼ばれる。
そのようなエピタキシャル層を有するシリコンの半導体ウェーハの生成は、基板ウェーハ上にエピタキシャル層を気相堆積（化学気相成長（chemical vapor deposition：ＣＶＤ））によって堆積させることを含む。特に好適なＣＶＤは、単一ウェーハ反応装置内で標準気圧（大気圧）下で行なわれるＣＶＤである。
ＵＳ５３５５８３１は、そのようなプロセスのための典型的なプロセスパラメータを開示しており、それは例示として見なされ得る。
要求の厳しい用途は、特に均一なエッジ形状を有する、エピタキシャル層を有するシリコンの半導体ウェーハを必要とする。これについての前提条件は、エピタキシャル層の厚さが特に均一であるということである。
ＵＳ２００７／０２２７４４１ Ａ１は、そのようなシリコンの半導体ウェーハのエッジ領域におけるエピタキシャル層の厚さの周期的変動を指摘している。理由は、エピタキシャル層が成長する成長速度の違いである。異なる成長速度は、半導体ウェーハの結晶方位と相関している。エッジ領域におけるエピタキシャル層の厚さを均質化するために、ＵＳ２００７／０２２７４４１ Ａ１は、厚さ変動の周期によってサセプタの構造を変更することを提案している。
この提案は問題を軽減できるものの、電子部品の製造業者らからの将来の期待に関しては不適切である。
本発明の目的は、要望をより良好に満たす提案を行なうことである。
この目的は、単結晶シリコンの基板ウェーハと、基板ウェーハの表側に位置する単結晶シリコンの層とを含む、単結晶シリコンの半導体ウェーハであって、前記基板ウェーハは結晶方位を有し、エピタキシャル層の表面を１６個のセクタに分割し、エッジ除外部が１ｍｍである状態での、半導体ウェーハの平均化された表側ベースのＺＤＤが、－３０ｎｍ／ｍｍ２以上０ｎｍ／ｍｍ２以下であり、エッジ除外部が１ｍｍであり、７２個のセクタの各々の長さが３０ｍｍである状態での、半導体ウェーハのＥＳＦＱＲｍａｘが、１０ｎｍ以下である、単結晶シリコンの半導体ウェーハによって達成される。
ＺＤＤおよびＥＳＦＱＲは、半導体ウェーハのエッジ形状を特徴付けるパラメータであり、それらはまた、ＳＥＭＩ規格（ＺＤＤ（ＳＥＭＩ Ｍ６８－１０１５）、ＥＳＦＱＲ（ＳＥＭＩ Ｍ６７－１０１５））によって扱われている。表側ベースのＺＤＤは、表面のエッジ近傍平均曲率（average near-edge curvature）を示す。ＥＳＦＱＲｍａｘは、ＥＳＦＱＲが最大であるセクタのＥＳＦＱＲを示す。
エピタキシャル層を有するこの発明の半導体ウェーハは、エピタキシャル層のエッジ形状の角度依存性変動を実質的に示さない。なぜなら、その生成は、そのような変動が生じないようにすることを想定しているためである。慣習的な手順から離れて、エピタキシャル層は、基板ウェーハの結晶方位を定める基板層の表側の主面のみを実質的に覆い、異なる結晶方位を有する表側の領域を実質的に覆わない。なぜなら、基板層のエッジに設けられた酸化物層が、そのような領域にエピタキシャル層が堆積されることを大いに防止するためである。表側ベースのＺＤＤ（中央基準平面からエピタキシャル層の表面へ直交する高さの二階微分）に換算して表わされ、ＺＤＤが求められるセクタの平均ＺＤＤとして表わされた、エピタキシャル層を有する半導体ウェーハのエッジ形状は、エピタキシャル層の表面を１６個のセクタに分割し、１ｍｍのエッジ除外部を観察する状態で、－３０ｎｍ／ｍｍ２以上０ｎｍ／ｍｍ２以下である。裏側の酸化物層は加えて、エピタキシャル層が表側に堆積されている間に材料が裏側に堆積され、よってＥＳＦＱＲを悪化させることを防止する。したがって、エッジ除外部が１ｍｍであり、７２個のセクタの各々の長さが３０ｍｍである状態での、半導体ウェーハのＥＳＦＱＲｍａｘは、１０ｎｍ以下である。
この発明の半導体ウェーハの直径は、好ましくは３００ｍｍ以上、より好ましくは３００ｍｍである。
この発明の半導体ウェーハの生成は好ましくは、
単結晶シリコンの基板ウェーハの提供、
基板ウェーハ上での酸化物層の生成、
基板ウェーハの裏側で、およびエッジ領域の表面上で、酸化物層を部分的に除去してその範囲を制限する、基板ウェーハの非対称的両側研磨、
基板ウェーハの表側でのＣＭＰ、
基板ウェーハの表側への単結晶シリコンのエピタキシャル層の堆積、および、
基板ウェーハからの酸化物層の除去、
というステップを含む。
単結晶シリコンの基板ウェーハの提供、
基板ウェーハ上での酸化物層の生成、
基板ウェーハの裏側で、およびエッジ領域の表面上で、酸化物層を部分的に除去してその範囲を制限する、基板ウェーハの非対称的両側研磨、
基板ウェーハの表側でのＣＭＰ、
基板ウェーハの表側への単結晶シリコンのエピタキシャル層の堆積、および、
基板ウェーハからの酸化物層の除去、
というステップを含む。
この発明によれば、基板ウェーハのエッジおよび裏側の領域は酸化物層でマスクされ、ＣＭＰ（chemical mechanical polishing：化学機械研磨）ステップは、大部分が均一な結晶方位を有する主面からなる基板ウェーハの鏡面研磨された表側を作成する。基板ウェーハの表側の主面の結晶方位は好ましくは、｛１００｝方位、または｛１１０｝方位である。次に、エピタキシャル層が表側に堆積される。ここで、エピタキシャル層の厚さの角度依存性変動はほとんど起こらない。そのような変動は、エピタキシャル層が、異なる結晶方位で、およびそれに関連する異なる堆積速度で表面上に堆積することから生じる。酸化物層の存在は、その上にエピタキシャル層が堆積することを防止する。
非対称的両側研磨はここでは、材料が裏側よりも表側でより迅速に除去され、終了時に酸化物層が表側から完全に研磨されて除去されているものの裏側に依然として存在する、両側研磨を意味する。たとえば、ＥＰ ０ ８５７ ５４２ Ａ１は、材料の非対称的除去がどのように引き起こされ得るかを記載している。
酸化物層は二酸化シリコンの層であり、好ましくはＣＶＤによって、より好ましくはＡＰ－ＣＶＤ（常圧ＣＶＤ）によって生成される。これに代えて、酸化物層は、ＬＰ－ＣＶＤ（低圧ＣＶＤ）によって、または熱によっても生成され得る。酸化物層の厚さは好ましくは、５ｎｍ以上１００ｎｍ以下である。基板ウェーハは最初、酸化物層によって十分に覆われる。次に、基板ウェーハに非対称的ＤＳＰ研磨を行ない、その過程で、基板ウェーハの表側の酸化物層が除去されるが、酸化物は裏側でおよびエッジの領域で保たれる。これに、基板ウェーハの表側の片側ＣＭＰ研磨が続く。この手順の結果は、基板ウェーハのＣＭＰ研磨領域に酸化物層がもはや存在しないということである。
酸化物層がない基板ウェーハの表側に、エピタキシャル層が堆積される。エピタキシャル層の堆積に先立って、自然酸化物が、水素を用いた表側の処理（Ｈ２ベーク）によって除去されてもよい。エピタキシャル層の堆積時、基板ウェーハは、表側が堆積ガスに露出されるように、ＣＶＤ反応装置のサセプタ上に位置する。表側の結晶方位は実質的に均一であり、好ましくは｛１００｝結晶方位または｛１１０｝結晶方位であるため、エピタキシャル層は、基板ウェーハの表側で、実質的に均一な堆積速度で成長する。したがって、エピタキシャル層の厚さは、本質的に均一である。エッジ領域におけるエピタキシャル層の厚さの角度依存性変動は、実質的に検出できない。なぜなら、酸化物層は、その原因であるエッジ領域におけるエピタキシャル堆積に対する障壁であるためである。
シリコンのエピタキシャル層の厚さは、好ましくは１～１５μｍ、より好ましくは１～７μｍである。堆積温度は好ましくは、９００℃～１２５０℃の範囲にある。堆積ガスは、シリコン源としてのシラン、好ましくはトリクロロシランと、水素とを含む。
エピタキシャル層が堆積された後で、酸化物層は、好ましくはフッ化水素およびオプションで塩化水素および／またはフッ化アンモニウムを含む化学薬品による湿式化学経路によって除去される。フッ化水素の濃度は好ましくは、０．２重量％～４９重量％である。湿式化学ステップは洗浄シーケンスの一部であってもよく、その過程で、半導体ウェーハは、さらなる化学薬品を用いて、たとえばオゾン水を用いて、および／またはＳＣ１溶液を用いて処理される。これから離れて、酸化物層はまた、乾式条件下で、たとえばプラズマエッチングまたは反応性イオンエッチング（reactive ion etching：ＲＩＥ）によって除去され得る。
実施例：
ＣＶＤ反応装置内で、直径３００ｍｍで表側が｛１００｝方位である単結晶シリコンの基板ウェーハに、酸化物層を十分にコーティングした。その後、基板ウェーハに、まず、（硬い（材料をより多く除去する）研磨布を表側で使用し、柔らかい（材料をより少なく除去する）研磨布を裏側で使用する）ＤＳＰによる研磨を行ない、次に、ＣＭＰによる表側の研磨を行なって、基板ウェーハを洗浄した。
ＣＶＤ反応装置内で、直径３００ｍｍで表側が｛１００｝方位である単結晶シリコンの基板ウェーハに、酸化物層を十分にコーティングした。その後、基板ウェーハに、まず、（硬い（材料をより多く除去する）研磨布を表側で使用し、柔らかい（材料をより少なく除去する）研磨布を裏側で使用する）ＤＳＰによる研磨を行ない、次に、ＣＭＰによる表側の研磨を行なって、基板ウェーハを洗浄した。
これに続き、アプライド・マテリアルズ（Applied Materials）のセンチュラ（Centura）（登録商標）単一ウェーハ反応装置内で、基板ウェーハの表側に、単結晶シリコンのエピタキシャル層をＣＶＤによって堆積させた。エピタキシャル層の厚さは、２．８μｍであった。
次に、結果として生じたエピタキシャルコーティングした半導体ウェーハのエッジおよび裏側から、酸化物層を、フッ化水素を含む浴で除去した。
半導体ウェーハを洗浄して乾かし、エッジ形状の測定を行なった。エッジ除外部が１ｍｍであり、エピタキシャル層を１６個のセクタに分割した状態で、ＫＬＡテンコール（Tencor）のウェーファサイト（Wafersight）器具で測定された、平均の表側ベースのＺＤＤは、－２７ｎｍ／ｍｍ２であった。エッジ除外部が１ｍｍであり、７２個のセクタの各々の長さが３０ｍｍである状態で、ＥＳＦＱＲｍａｘは、８ｎｍであった。
比較例：
実施例からの特性を有する、さらに別の単結晶シリコンの基板ウェーハに、実施例と同様に単結晶シリコンのエピタキシャル層をコーティングした。しかしながら、酸化物層の生成は省略された。これを省略したことは、結果として生じた半導体ウェーハのエッジ形状に明らかな悪影響を与え、対応する表側ベースの平均ＺＤＤの値は－１２０ｎｍ／ｍｍ２、対応するＥＳＦＱＲｍａｘは２３ｎｍであった。
実施例からの特性を有する、さらに別の単結晶シリコンの基板ウェーハに、実施例と同様に単結晶シリコンのエピタキシャル層をコーティングした。しかしながら、酸化物層の生成は省略された。これを省略したことは、結果として生じた半導体ウェーハのエッジ形状に明らかな悪影響を与え、対応する表側ベースの平均ＺＤＤの値は－１２０ｎｍ／ｍｍ２、対応するＥＳＦＱＲｍａｘは２３ｎｍであった。
Claims (4)
- 単結晶シリコンの基板ウェーハと、前記基板ウェーハの表側に位置する単結晶シリコンのエピタキシャル層とを含む、単結晶シリコンの半導体ウェーハであって、前記基板ウェーハは結晶方位を有し、
前記エピタキシャル層の表面を１６個のセクタに分割し、エッジ除外部が１ｍｍである状態での、前記半導体ウェーハの平均化された表側ベースのＺＤＤが、－３０ｎｍ／ｍｍ２以上０ｎｍ／ｍｍ２以下であり、
前記エッジ除外部が１ｍｍであり、７２個のセクタの各々の長さが３０ｍｍである状態での、前記半導体ウェーハのＥＳＦＱＲｍａｘが、１０ｎｍ以下である、単結晶シリコンの半導体ウェーハ。 - 前記結晶方位は｛１００｝方位である、請求項１に記載の単結晶シリコンの半導体ウェーハ。
- 前記結晶方位は｛１１０｝方位である、請求項１または２に記載の単結晶シリコンの半導体ウェーハ。
- 前記半導体ウェーハの直径が３００ｍｍ以上であることを特徴とする、請求項１～３のいずれか１項に記載の単結晶シリコンの半導体ウェーハ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102018200415.3 | 2018-01-11 | ||
| DE102018200415.3A DE102018200415A1 (de) | 2018-01-11 | 2018-01-11 | Halbleiterscheibe mit epitaktischer Schicht |
| PCT/EP2018/084620 WO2019137728A1 (de) | 2018-01-11 | 2018-12-12 | Halbleiterscheibe mit epitaktischer schicht |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021510459A JP2021510459A (ja) | 2021-04-22 |
| JP6996001B2 true JP6996001B2 (ja) | 2022-01-17 |
Family
ID=64899269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020538589A Active JP6996001B2 (ja) | 2018-01-11 | 2018-12-12 | エピタキシャル層を有する半導体ウェーハ |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US11482597B2 (ja) |
| EP (1) | EP3738138A1 (ja) |
| JP (1) | JP6996001B2 (ja) |
| KR (1) | KR102416913B1 (ja) |
| CN (1) | CN111602226B (ja) |
| DE (1) | DE102018200415A1 (ja) |
| IL (1) | IL275870B1 (ja) |
| SG (1) | SG11202006496WA (ja) |
| TW (1) | TWI692557B (ja) |
| WO (1) | WO2019137728A1 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017102597A1 (de) | 2015-12-17 | 2017-06-22 | Siltronic Ag | Verfahren zum epitaktischen beschichten von halbleiterscheiben und halbleiterscheibe |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4119531A1 (de) | 1991-06-13 | 1992-12-17 | Wacker Chemitronic | Epitaxierte halbleiterscheiben mit sauerstoffarmer zone einstellbarer ausdehnung und verfahren zu ihrer herstellung |
| DE19704546A1 (de) | 1997-02-06 | 1998-08-13 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe |
| JP2006190703A (ja) | 2004-12-28 | 2006-07-20 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
| US8021484B2 (en) | 2006-03-30 | 2011-09-20 | Sumco Techxiv Corporation | Method of manufacturing epitaxial silicon wafer and apparatus therefor |
| JP2010021441A (ja) | 2008-07-11 | 2010-01-28 | Sumco Corp | エピタキシャル基板ウェーハ |
| KR20100121837A (ko) * | 2009-05-11 | 2010-11-19 | 주식회사 실트론 | 가장자리의 평탄도가 제어된 에피택셜 웨이퍼 및 그 제조 방법 |
| DE102009037281B4 (de) * | 2009-08-12 | 2013-05-08 | Siltronic Ag | Verfahren zur Herstellung einer polierten Halbleiterscheibe |
| JP5621702B2 (ja) * | 2011-04-26 | 2014-11-12 | 信越半導体株式会社 | 半導体ウェーハ及びその製造方法 |
| JP2013055231A (ja) | 2011-09-05 | 2013-03-21 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハの製造方法 |
| JP6312976B2 (ja) * | 2012-06-12 | 2018-04-18 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェーハの製造方法 |
| JP6035982B2 (ja) | 2012-08-09 | 2016-11-30 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ |
| DE102013218880A1 (de) * | 2012-11-20 | 2014-05-22 | Siltronic Ag | Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe |
| DE102015200890A1 (de) * | 2015-01-21 | 2016-07-21 | Siltronic Ag | Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe |
| KR101810643B1 (ko) * | 2016-02-02 | 2017-12-19 | 에스케이실트론 주식회사 | 에피텍셜 웨이퍼의 평탄도 제어 방법 |
| DE102016210203B3 (de) * | 2016-06-09 | 2017-08-31 | Siltronic Ag | Suszeptor zum Halten einer Halbleiterscheibe, Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Halbleiterscheibe mit epitaktischer Schicht |
-
2018
- 2018-01-11 DE DE102018200415.3A patent/DE102018200415A1/de active Pending
- 2018-12-12 SG SG11202006496WA patent/SG11202006496WA/en unknown
- 2018-12-12 KR KR1020207021519A patent/KR102416913B1/ko active IP Right Grant
- 2018-12-12 CN CN201880086204.8A patent/CN111602226B/zh active Active
- 2018-12-12 IL IL275870A patent/IL275870B1/en unknown
- 2018-12-12 US US16/959,153 patent/US11482597B2/en active Active
- 2018-12-12 JP JP2020538589A patent/JP6996001B2/ja active Active
- 2018-12-12 WO PCT/EP2018/084620 patent/WO2019137728A1/de unknown
- 2018-12-12 EP EP18826231.5A patent/EP3738138A1/de active Pending
-
2019
- 2019-01-09 TW TW108100798A patent/TWI692557B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017102597A1 (de) | 2015-12-17 | 2017-06-22 | Siltronic Ag | Verfahren zum epitaktischen beschichten von halbleiterscheiben und halbleiterscheibe |
| JP2019504486A (ja) | 2015-12-17 | 2019-02-14 | ジルトロニック アクチエンゲゼルシャフトＳｉｌｔｒｏｎｉｃ ＡＧ | 半導体ウェハをエピタキシャル被覆するための方法、および半導体ウェハ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111602226A (zh) | 2020-08-28 |
| US11482597B2 (en) | 2022-10-25 |
| EP3738138A1 (de) | 2020-11-18 |
| KR102416913B1 (ko) | 2022-07-05 |
| SG11202006496WA (en) | 2020-08-28 |
| TW201938852A (zh) | 2019-10-01 |
| WO2019137728A1 (de) | 2019-07-18 |
| JP2021510459A (ja) | 2021-04-22 |
| IL275870A (en) | 2020-10-29 |
| IL275870B1 (en) | 2024-04-01 |
| TWI692557B (zh) | 2020-05-01 |
| KR20200097348A (ko) | 2020-08-18 |
| DE102018200415A1 (de) | 2019-07-11 |
| US20210376088A1 (en) | 2021-12-02 |
| CN111602226B (zh) | 2023-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4589283B2 (ja) | エピタキシャルシリコンウェハの製造方法 | |
| JP5216794B2 (ja) | エピタキシャル被覆されたシリコンウェハの製造方法 | |
| JP6697558B2 (ja) | 半導体ウェハをエピタキシャル被覆するための方法 | |
| JP5370850B2 (ja) | エピタキシャル膜成長方法、ウェーハ支持構造およびサセプタ | |
| JP2005129929A (ja) | 窒化ケイ素膜の堆積方法 | |
| JP6325057B2 (ja) | 半導体素子の製造方法 | |
| TWI378498B (en) | Manufacturing method for semiconductor device and manufacturing apparatus for semiconductor device | |
| JP6996001B2 (ja) | エピタキシャル層を有する半導体ウェーハ | |
| TWI626730B (zh) | 外延晶片的製造方法 | |
| JPWO2010035409A1 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP5267361B2 (ja) | エピタキシャル成長方法 | |
| JP4700652B2 (ja) | 層構造の製造方法 | |
| US20150144964A1 (en) | Silicon carbide epi-wafer and method of fabricating the same | |
| US9719189B2 (en) | Process of surface treatment for wafer | |
| JP5206613B2 (ja) | エピタキシャルウェーハ用サセプタ、およびその製造方法、並びにそれを用いたエピタキシャル成長装置 | |
| JP2011187887A (ja) | エピタキシャルウエハの製造方法 | |
| KR20180068618A (ko) | 질화물 반도체 기판 형성 방법 | |
| JP2022121078A (ja) | サセプタ、成膜装置および基板成膜方法 | |
| JP2022095449A (ja) | 半導体熱処理部材 | |
| JP2019091848A (ja) | 気相成長装置の炉内部品の洗浄方法 | |
| JP4951580B2 (ja) | 半導体ウエハの製造方法 | |
| JP2014189442A (ja) | 炭化珪素半導体基板の製造方法 | |
| KR20090092092A (ko) | 낮은 결함 밀도를 가지는 단결정 실리콘 카바이드 기판 및그 제조 방법 | |
| KR20120079315A (ko) | 화학 기상 증착 장치용 서셉터 | |
| JP2005166793A (ja) | エピタキシャル成長装置のクリーニング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6996001 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R157 | Certificate of patent or utility model (correction) |
Free format text: JAPANESE INTERMEDIATE CODE: R157 |