CN1941290A - 未抛光半导体晶片和用于制造未抛光半导体晶片的方法 - Google Patents

未抛光半导体晶片和用于制造未抛光半导体晶片的方法 Download PDF

Info

Publication number
CN1941290A
CN1941290A CNA2006101412381A CN200610141238A CN1941290A CN 1941290 A CN1941290 A CN 1941290A CN A2006101412381 A CNA2006101412381 A CN A2006101412381A CN 200610141238 A CN200610141238 A CN 200610141238A CN 1941290 A CN1941290 A CN 1941290A
Authority
CN
China
Prior art keywords
semiconductor wafer
grinding
semiconductor
monocrystalline
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101412381A
Other languages
English (en)
Other versions
CN100521094C (zh
Inventor
W·亨泽尔
R·莱纳
H·施文克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN1941290A publication Critical patent/CN1941290A/zh
Application granted granted Critical
Publication of CN100521094C publication Critical patent/CN100521094C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Weting (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

本发明涉及一种用于制造未抛光半导体晶片的方法，包括以下步骤：a)拉制半导体材料的单晶，b)将半导体晶片研磨成圆形，c)从该晶体分离半导体晶片，d)磨圆该半导体晶片的边缘，e)表面研磨半导体晶片的至少一侧，f)用蚀刻剂处理半导体晶片，g)最终清洗半导体晶片。本发明还涉及一种未抛光半导体晶片，具有前侧和后侧，其中研磨至少前侧并蚀刻前和后侧，其具有至少在前侧上的95％或更高的反射度、至少在前侧上的3nm或更小的表面粗糙度、80－2500μm的厚度、5μm或更小的全部平整度值GBIR，这基于3mm的边缘裕度，具有0.8μm的光刻分辨率，并且还包括分别在前侧和后侧上的具有0.5－3nm厚度的自然氧化层。

Description

未抛光半导体晶片和用于制造未抛光半导体晶片的方法
技术领域
本发明涉及一种未抛光半导体晶片以及一种用于制造未抛光半导体晶片的方法。
背景技术
根据现有技术，以多个连续的工艺步骤制造半导体晶片，通常能够将其细分成以下组：
a)制造单晶半导体材料(拉制晶体)；
b)将半导体单晶分成单独的晶片(切片、锯切)；
c)半导体晶片的机械处理；
d)半导体晶片的化学处理；
e)半导体晶片的化学-机械处理。
此外，还存在多个子步骤，如清洗、测量和封装。
单晶常规地通过自熔料拉制半导体单晶(CZ或Czochralski方法)或通过再结晶半导体材料的多晶棒(FZ或浮融带方法)来制造。
线锯(wire sawing)(多线切片，MWS)和内部孔锯是公知的分离方法。
在线锯中，在一个工作步骤中自晶体片分离多个半导体晶片。线锯具有线门(wire gate)，该线门由绕在两个或多个线状导辊(wire guide roll)周围的锯线(saw wire)形成。该锯线可涂覆有切割微粒(金刚线MWS)。当使用具有锯线而不具有稳固结合的切割颗粒的线锯时，在分离工艺期间以悬浮形式提供切割颗粒(浆液MWS)。在分离工艺期间，其中锯线以线截面(wire section)相互邻近平行设置的形式排列的线门穿透晶体片。由向前移动的设备产生线门的该穿透，该向前移动的设备将晶体片导向线门或将线门导向晶体片。
在内部孔锯中，在夹紧系统中圆周状地巡回旋转的在其外部周边被夹紧的锯条具有中央的圆形孔(内部孔)，且其周边区域提供有切削涂层，并且对将被切削的晶体片进行相对移动，其中，所述晶体片借助于适配器固定在框架中，并通过调整机构将其引入到预期的切削位置并将其保持在那，通过该相对移动，刃口(cutting edge)径向地穿过晶体片，直到最终分离半导体晶片。
机械处理用于移除锯痕(saw corrugation)，以研磨表面层，该表面层已经通过粗锯工艺而遭受晶体损伤或已经被锯线污染，并且上述所有的都用于半导体晶片的全局平坦化。在此，使用连续的单侧研磨(SSG)方法和同时双盘研磨(DDG)方法以及精研。
在单侧研磨中，通过支架(吸盘)在背面上保持半导体晶片，并通过环形砂盘或通过较不常用的外部砂盘使用支架和砂盘的转动以及缓慢的径向调整来在前侧上平坦化。
在同时双盘研磨(DDG)中，在安装在相对共线轴上的两个砂盘之间的两侧上同时处理自由悬置的半导体晶片，同时使其在作用在前和后侧上的水(静水力学原理)或气垫(空气力学原理)之间在轴向上完全没有限制力，且可通过周围的薄导向环或通过单独径向幅来大致地防止其径向地浮动。
而且，根据砂盘的粒度和粘和性，可得到在粗磨和细磨之间的差别。
在本发明的范围内，细磨意思是砂盘与合成树脂压合的研磨颗粒一起使用，且平均研磨粒度为#1500(网孔)或更精细(更大的网孔数)。
当包括了粗磨时，其意思是使用平均研磨粒度小于#1500的砂盘的研磨步骤。
例如，可从日本的Disco公司获得这种砂盘。平均的研磨粒度根据日本产业标准JIS R 6001：1998来指定。
在精研中，当提供含有研磨剂的悬浮液时，在一定压力下在上和下加工盘之间移动半导体晶片，该加工盘通常由钢构成，并提供有用于改善抛光剂的分布的沟槽，且由此移除半导体材料。半导体晶片位于称作转子盘的适当设置尺寸的凹槽中，借助于内部和外部驱动缘(drive rim)交替地设置该转子盘，且由此将半导体晶片导入到由驱动参数确定的几何路径上。该压力通常经由空气、液压或电操纵力传送器件从上加工盘传送到半导体晶片和位于加工盘和半导体晶片之间的抛光剂上。
通常也处理包括任何存在的机械标记如定向凹口或在晶片边缘上实质上直纹平坦的半导体晶片边缘(边缘凹口研磨)。为此，可使用利用形成了轮廓的砂盘的常规研磨方法、利用了连续或周期性向前工具移动的砂带研磨方法或者完全边角磨圆方法(在一个步骤中进行边缘研磨和边缘抛光)。
化学处理步骤的组包括清洗和蚀刻步骤，尤其是移除污染物，以研磨受损表面层并降低表面粗糙度。对于蚀刻，可采用使用碱性媒介尤其是基于NaOH(氢氧化钠)、KOH(氢氧化钾)或TMAH(氢氧化四甲铵)的蚀刻步骤，和使用酸性媒介尤其是基于HNO3/HF的混合物(硝酸/氢氟酸)的蚀刻步骤或者这些蚀刻步骤的组合。偶尔也可以使用其它蚀刻方法如等离子体蚀刻。
化学机械处理步骤的组包括抛光步骤，相对于局部平坦化、微小布局和表面粗糙度，通过上述抛光步骤经由部分化学反应和部分机械材料研磨使表面变得光滑，并移除表面的残余损伤。抛光一般包括一个或多个预抛光(研磨抛光)和无研磨(grinding-free)(精细抛光)抛光步骤，以及可选地也包括中间步骤(缓冲抛光(buff polishing))。
DE 10215960 A1描述了一种用于制造半导体晶片的方法，其中采用了以下工艺顺序：
a)将半导体单晶分离成晶片，
b)精研半导体晶片的前侧和后侧，
c)蚀刻半导体晶片的前侧和后侧，
d)至少精细研磨半导体晶片的前侧，
e)蚀刻半导体晶片的前侧和后侧，
f)抛光半导体晶片。
在制造用于CMOS(互补金属氧化物半导体)应用的半导体晶片期间，在所有公知的方法中提供了按照在DE 10215960中步骤f)的至少半导体晶片前侧的最后抛光，以满足全局或局部平坦化以及用于制造这些部件的初始材料的微小布局的严格要求。
然而，对于用于功率电子器件应用的半导体晶片的制造或对于分立部件的制造，这些方法过于复杂且浪费。
因此通常精研打算用于这种应用的半导体晶片，并在从单晶分离之后用蚀刻剂对其进行处理。在这种情况下，不提供半导体晶片的抛光。为了实现仅通过精研和蚀刻实现半导体晶片的平坦度和光滑度要求而进行了尝试。
例如，从US 6,063,301可得知使用锯切-精研-蚀刻工艺顺序的方法。
该方法的不利之处在于抛光使得损伤深入到晶格内部，在随后的蚀刻期间其通常需要增加的材料研磨以将其移除。高蚀刻研磨导致半导体晶片平整度变劣。
在US 5,899,744中描述了锯切-蚀刻-精研-蚀刻的顺序。在此打算通过在精研步骤之前已经进行了半导体晶片的第一蚀刻处理来减少在抛光期间的材料研磨。
由于从两个蚀刻步骤预期了半导体晶片平整度的进一步变劣，因此该方法也是不利的。
在其中提供了精研步骤的所有公知方法中，报道了所制造的半导体晶片的差的表面粗糙度，即小于100nm。
在DE 10237247 A1中建议从单晶分离半导体晶片，对半导体晶片进行用蚀刻剂的处理，并随后清洗，不提供进一步的机械处理步骤如研磨、精研或抛光。可通过该方法制造具有至少70％反射度的光滑蚀刻的半导体晶片。
半导体晶片的反射度实质上通过以预定角度(40至80°)将光投射到半导体晶片上并测量反射分量来确定。
在所引用的文件中也公开了一种具有0.1-0.5μm的不满意表面粗糙度的半导体晶片。
该方法的另一不利之处在于，即使在此提供了高蚀刻研磨，其必然伴有半导体晶片表面的平整度或微结构的变劣。该微结构通过在50-2000μm长度范围上视觉可看出的粗糙度变化来区别，且其对于本领域技术人员也公知为“桔皮”结构。
表面的这种微结构导致在部件制造期间在光刻工艺中限制了可能的线宽。该线宽意思是在整个部件的两个目标之间的最小距离，例如两个互联的相对边缘之间的距离。
发明内容
因此本发明的目的是改善未抛光半导体晶片的表面质量，并允许在其上制造较小线宽的部件。
本发明的目的通过用于制造未抛光半导体晶片的方法来实现，该方法包括以下步骤：(a)拉制半导体材料的单晶，(b)将单晶研磨成圆形的，(c)将半导体晶片从该晶体分离，(d)磨圆半导体晶片边缘，(e)表面研磨该半导体晶片的至少一侧，(f)用蚀刻剂处理该半导体晶片，(g)最终清洗半导体晶片。
根据本发明方法的步骤(a)，首先通过晶体拉制方法来制造半导体材料的单晶。
在该情况下，优选根据FZ方法制造单晶。
该方法也同样适合于借助CZ拉制的单晶。
优选使用硅作为半导体材料。
单晶优选具有1-0-0，1-1-0或1-1-1晶向。
在拉制期间优选地通过将掺杂剂添加到单晶来掺杂单晶。
单晶优选是p或n掺杂的，并具有0.001-100000欧姆的电阻，在轴向和径向上电阻变化小于±10％。
在p掺杂单晶的情况下，在拉制期间，例如用乙硼烷来充气借助于FZ拉制的1-0-0单晶，并可获得50欧姆的电阻值。
根据本发明方法的步骤(b)，随后，根据现有技术将单晶研磨成圆形。
被研磨成圆形的单晶直径优选是75-300mm。
根据步骤(c)，随后从被圆形研磨的单晶分离半导体晶片。
从单晶分离半导体晶片优选地借助于根据现有技术的线锯来进行。
然而，也优选地通过内部孔锯从单晶分离半导体晶片。
对于具有700μm或更多厚度的半导体晶片的制造，通过内部孔锯分离该半导体晶片更加经济，并因此实际上比线锯更优选。
根据步骤(d)，随后磨圆半导体晶片的边缘。
在该情况下，优选给出截面为环形形状的半导体晶片边缘，其通常由两个参数特征化：一方面是圆周半径，另一方面是在圆周线(circle line)与平行于半导体晶片表面的线交叉的点处圆周切线与该线夹的角度。
根据步骤(e)，随后研磨至少半导体晶片的前侧。
优选也研磨半导体晶片的后侧。
在研磨之后，半导体晶片由此具有研磨了的前侧和锯齿状的后侧，或者在其两侧上都研磨了。
优选地选择材料研磨，以完全消除由半导体晶片从单晶的分离导致的表面损伤。
在研磨了两侧的情况下，优选地随后进行半导体晶片的研磨。
同时双盘研磨(DDG)也是优选的。
在该情况下，研磨分别包括两个步骤：半导体晶片的一侧(前侧)或两侧(前侧和后侧)的粗磨和随后的细磨。
粗磨优选地通过具有#100-1000的研磨剂粒度的砂盘来进行。
对于细磨，优选使用具有#2000-8000的研磨剂粒度的砂盘。
在粗磨期间，在半导体晶片一侧上的材料研磨优选在5-100μm的范围内，优选在20-60μm的范围内。
在细磨期间，半导体晶片一侧上的材料研磨优选在2-50μm的范围内，优选在5-20μm的范围内。
如果借助于根据本发明方法的步骤(c)中的内部孔锯来分离半导体晶片，则优选地在步骤(e)中在两侧上研磨半导体晶片。如果仅研磨了借助于内部孔锯分离的半导体晶片的前侧，则这将意味着与线锯相比，在半导体晶片后侧上的半导体晶片表面以下更大的晶体损伤(下表面损伤)没有通过随后用蚀刻剂的处理完全消除，且残余的损伤保留在半导体晶片的后侧上，其在部件制造中的工艺期间，尤其是在热工艺期间形成了更大的缺陷，并且因此会引起部件功能的消减以及更坏情况的失效。
在表面研磨之后，根据本发明的方法的步骤(f)，用蚀刻剂处理半导体晶片。
在两侧上研磨半导体晶片的情况下，这消除了自研磨步骤残留的下表面损伤，以及由于在单侧研磨的情况下在半导体晶片一侧上的研磨和在另一侧上的锯切而残留的下表面损伤。
半导体晶片优选地用酸性蚀刻剂来处理。
在用酸性蚀刻剂对半导体晶片处理期间，在半导体晶片每一侧上的材料研磨优选为5-100μm。
在半导体晶片每一侧上10-20μm的材料研磨是优选的。蚀刻步骤优选地使用HF/HNO3(氢氟酸/硝酸)的混合物来进行。
HF/HNO3尤其适合于用于从半导体晶片表面移除由之前的机械处理步骤(线锯、研磨)引起的金属污染物。
而且，优选地借助于H2O/O3(水/臭氧)进行的用蒸馏水、湿式化学亲水处理(hydrophilization)的清洗步骤和干燥步骤，优选地在步骤(f)的范围内。
亲水处理优选地在干燥半导体晶片之后借助于O3充气在气相中进行。
自然氧化物通过亲水处理形成于半导体晶片的两侧上，以密封半导体晶片的表面，并降低了在随后与装卸设备接触期间产生印痕的危险。
该自然氧化层优选地为0.5-3nm厚。
根据(f)，半导体晶片的平坦度参数(例如全局平坦度GBIR)和厚度的测量优选地在用蚀刻剂处理半导体晶片之后进行。
而且，优选地确定半导体晶片体电阻值。
其优点在于，关于其平坦度和/或其电阻，可排除不在确定容限范围内的半导体晶片。
而且，优选地将半导体晶片校准到具有特定电阻和/或限定厚度的组中。
由于在半导体晶片的测量或装卸期间会发生将被分析的半导体晶片与传输半导体晶片的材料(通常为，例如聚亚胺酯)的接触，并且尽管半导体晶片表面为亲水性，也不能排除半导体晶片的某些污染，例如以半导体晶片的印痕的形式(例如，传送带或吸盘，即适合于保持半导体晶片的支架)、以颗粒或者金属污染的形式(主要通过与传送带的直接接触)、或通过与还没有清洗的半导体晶片上之前的测量工艺、仍被污染的表面的交叉污染，因此在测量之后用于移除在半导体晶片上的这些颗粒和印痕的随后的清洗步骤是必要的。
因此半导体晶片的最终清洗在根据本发明方法的步骤(g)中进行。
清洗优选包括以下顺序：在表面活性剂的溶液槽中清洗半导体晶片-冲洗-在水溶HF溶液中处理(优选地通过O3)以移除金属污染-湿法化学地或通过充气进行的进一步的亲水化处理-以及干燥半导体晶片。
水溶性HF溶液中的处理从半导体晶片的表面移除了由之前的测量以及由装卸设备引起的金属污染。
水溶性HF溶液的浓度优选地为0.2-5％。
为了能够识别视觉上可看到的缺陷并排除具有这种缺陷的半导体晶片，半导体晶片的目测优选地在最后清洗之后进行。
可随后封装并准备分配半导体晶片。
根据本发明的方法的特定优点在于，其是比制造抛光半导体晶片的现有技术更便宜的方法，但是仍然实现了由此制造的半导体晶片的表面质量，其实质上相当于抛光半导体晶片的表面质量。根据本发明，这可通过用研磨步骤代替至今的常规精研来实现。
通过根据本发明的方法制造的半导体晶片在其至少一个研磨并蚀刻的一侧上具有3nm或更小的表面粗糙度，这表示在“切锯、精研和蚀刻的半导体晶片”(粗糙度100nm或更大)的现有技术上的显著改进。
与切锯、精研和蚀刻的半导体晶片的制造方法相比，在根据本发明的方法中要求相对低的蚀刻研磨，其效果是避免具有高蚀刻研磨的半导体晶片的微结构变劣(“桔皮”)。
此时，获得了比“切锯、精研和蚀刻的半导体晶片”的现有技术好的平坦度参数。
而且，可以通过根据本发明的方法，而不通过根据现有技术的切锯-精研-蚀刻工艺顺序来制造具有80-100μm厚度的薄半导体晶片。
本发明的目的也可通过具有前侧和后侧的未抛光的半导体晶片来实现，其中研磨了至少其前侧，且蚀刻了其前和后侧，其具有至少在其前侧上的95％或更大的反射度、至少在其前侧上的3nm或更小的表面粗糙度、80-2500μm的厚度、5μm或更小的全局平坦化值GBIR，这基于3mm的边缘裕度且其具有达0.8μm的光刻分辨率，并且在其前和后侧上分别进一步含有0.5-3nm厚度的自然氧化层。
半导体晶片的厚度对应于用于部件工艺的相应要求，且优选地为100-500μm。
全局平坦度值GBIR优选地为0.5-3μm。
半导体晶片优选地是单晶硅晶片。
全局平坦度涉及具有将限定小的边缘裕度的半导体晶片的整个表面，并且通过全局平坦度值GBIR来描述(所涉及的全部背表面的理想平面/范围＝从用于半导体晶片整个前侧的所涉及的背表面理想平面的正和负偏差的幅度)，其对应于之前常用的规则TTV(总厚度变化)
至少0.8μm的光刻分辨率意味着根据本发明的半导体晶片适合于借助于光刻制造具有0.8μm线宽的电子部件。
根据本发明的半导体晶片优选地至少在其前侧上具有98％或更高的反射度。
根据本发明的半导体晶片优选地不具有可借助于目测来识别的损伤、放电凹痕、塑料残余物或其它缺陷。
而且，在用准直光目测下，在根据本发明的半导体晶片上优选看不见微粒。
优选地也研磨和蚀刻半导体晶片的后侧。
通过借助于VPD-TXRF(气相分解总反射度的X射线荧光分析)或VPD-ICP-MS(感应耦合等离子体四极质谱仪)的测量，根据本发明的半导体晶片还优选地具有1013cm-2或更少、优选地5×108-1013cm-2的金属污染物。
金属污染物优选地为铜、镍或钙污染物。
半导体晶片优选地是p或n导电类型，并在其内部具有1-0-0、1-1-0或1-1-1晶向，0.001-100000欧姆的电阻范围以及少于±10％的电阻容限。
优选地在根据本发明的半导体晶片上借助于椭圆偏光法来测量0.5-3nm厚度的自然氧化物。
半导体晶片其边缘优选地具有环形形状的截面，其特征一方面在于圆周半径，另一方面在于在圆周线与平行于半导体晶片表面的线交叉的点处圆周切线与该线所夹的角度。
具体实施方式
实例：
选择以下工艺参数，用于制造半导体晶片：
线锯到425μm的厚度；每一侧研磨的研磨为50μm，其30μm为粗磨20μm为细磨；在每侧以12.5μm的材料研磨进行蚀刻处理。
这给出了制造的半导体晶片的以下参数：
-GBIR：1.5μm±1μm；
-厚度：300μm±10μm；
-反射度：99％±0.7％；
-窄范围表面粗糙度，借助于AFM(原子力显微镜)测量，达50μm：3nm±1nm的长度范围；
-宽范围表面粗糙度(达2mm的长度范围)：30nm ±3nm(桔皮)；
-边缘形状：150μm的边缘圆周半径和32°的正切角。

Claims (31)

1.一种用于制造未抛光半导体晶片的方法，其包括以下步骤：(a)拉制半导体材料的单晶，(b)将单晶研磨成圆形的，(c)从该晶体分离出半导体晶片，(d)将半导体晶片的边缘磨圆，(e)表面研磨半导体晶片的至少一侧，(f)用蚀刻剂处理半导体晶片，(g)最终清洗半导体晶片。
2.如权利要求1所述的方法，其中通过FZ方法拉制根据(a)的单晶。
3.如权利要求1所述的方法，其中通过CZ方法拉制根据(a)的单晶。
4.如权利要求1至3中一项所述的方法，其中晶体具有1-0-0、1-1-0或1-1-1晶向，且使用硅作为半导体材料。
5.如权利要求1至4中一项所述的方法，其中在拉制期间将掺杂剂添加到单晶中。
6.如权利要求1至5中一项所述的方法，其中在研磨成圆形之后单晶的直径是75-300mm。
7.如权利要求1至6中一项所述的方法，其中借助于线锯来进行根据(c)从单晶分离半导体晶片。
8.如权利要求1至6中一项所述的方法，其中使用内部孔锯来进行从单晶分离半导体晶片。
9.如权利要求1至8中一项所述的方法，其中根据(e)的表面研磨包括通过具有#100-1000(网孔)颗粒尺寸的砂盘使用5-100μm的材料研磨的粗磨，和通过具有#2000-8000(网孔)颗粒尺寸的砂盘和2-50μm的材料研磨的细磨。
10.如权利要求9所述的方法，其中在粗磨中材料研磨是20-60μm，在细磨中是5-20μm。
11.如权利要求1至10中一项所述的方法，其中在根据(e)的半导体晶片表面研磨中研磨半导体晶片的前侧和后侧。
12.如权利要求11所述的方法，其中顺序地进行半导体晶片的表面研磨。
13.如权利要求11所述的方法，其中在两侧上同时进行半导体晶片的表面研磨。
14.如权利要求1至13中一项所述的方法，其中在根据(f)的半导体晶片处理中使用酸性蚀刻剂，且期间的材料研磨是5-100μm。
15.如权利要求14所述的方法，其中材料研磨是10-20μm。
16.如权利要求14或15所述的方法，其中将HF/HNO3的混合物用作蚀刻剂。
17.如权利要求14至16中一项所述的方法，其中步骤(f)还包括用蒸馏水的冲洗步骤、半导体晶片的湿式化学亲水处理和干燥步骤。
18.如权利要求17所述的方法，其中在干燥半导体晶片之后借助O3充气来进行亲水处理。
19.如权利要求1至18中一项所述的方法，其中在根据(f)用蚀刻剂处理半导体晶片之后，进行半导体晶片的平坦度参数和厚度的测量以及体电阻值的确定。
20.如权利要求19所述的方法，其中如果关于其平坦度或其电阻，半导体晶片不在确定的容差范围内，则将其排除。
21.如权利要求19所述的方法，其中将半导体晶片校准到具有特定电阻的组中。
22.如权利要求19或21所述的方法，其中将半导体晶片校准到具有特定厚度的组中。
23.如权利要求1至22中一项所述的方法，其中根据(g)的半导体晶片的最终清洗包括在表面活性剂的溶液槽中清洗半导体晶片、冲洗、在水溶性HF溶液中处理、湿式化学性地或通过充气进行的亲水处理以及干燥半导体晶片。
24.如权利要求1至23中一项所述的方法，其中在根据(g)最终清洗半导体晶片之后进行半导体晶片的目测。
25.一种未抛光的半导体晶片，其具有前侧和后侧，其中研磨至少其前侧并蚀刻其前侧和后侧，其具有至少在其前侧上的95％或更高的反射度，至少在其前侧上具有3nm或更小的表面粗糙度，80-2500μm的厚度，5μm或更小的全局平整度值GBIR，这基于3mm的边缘裕度，且其具有0.8μm的光刻分辨率，并且其还包括分别在其前侧和后侧上的具有0.5-3nm厚度的自然氧化层。
26.如权利要求25所述的未抛光半导体晶片，其是单晶硅晶片。
27.如权利要求25或26所述的未抛光半导体晶片，其不具有可借助目测检测的损伤、放电凹痕、塑料残余物或其它缺陷。
28.如权利要求25至27中一项所述的未抛光半导体晶片，在其上不具有在用准直光目测下可看到的颗粒。
29.如权利要求25至28中一项所述的未抛光半导体晶片，其中同样地研磨并蚀刻半导体晶片的后侧。
30.如权利要求25至29中一项所述的未抛光半导体晶片，其含有浓度为1013cm-2或更低的金属污染物。
31.如权利要求25至30中一项所述的未抛光半导体晶片，其为p或n导电类型，并在其内部具有1-0-0、1-1-0或1-1-1晶向，0.001-100000欧姆的电阻范围和小于±10％的电阻容限。
CNB2006101412381A 2005-09-29 2006-09-29 未抛光半导体晶片和用于制造未抛光半导体晶片的方法 Active CN100521094C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005046726A DE102005046726B4 (de) 2005-09-29 2005-09-29 Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung
DE102005046726.1 2005-09-29

Publications (2)

Publication Number Publication Date
CN1941290A true CN1941290A (zh) 2007-04-04
CN100521094C CN100521094C (zh) 2009-07-29

Family

ID=35853786

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101412381A Active CN100521094C (zh) 2005-09-29 2006-09-29 未抛光半导体晶片和用于制造未抛光半导体晶片的方法

Country Status (7)

Country Link
US (2) US7754009B2 (zh)
JP (1) JP2007096323A (zh)
KR (1) KR100790926B1 (zh)
CN (1) CN100521094C (zh)
DE (1) DE102005046726B4 (zh)
SG (1) SG131054A1 (zh)
TW (1) TWI334622B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051584A (zh) * 2014-06-25 2014-09-17 中国科学院半导体研究所 蓝宝石图形衬底晶片及制备方法
CN104733337A (zh) * 2013-12-23 2015-06-24 有研新材料股份有限公司 一种用于分析硅片体内金属沾污的测试方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5025508B2 (ja) * 2008-01-30 2012-09-12 東京エレクトロン株式会社 ポリシリコン膜の除去方法および記憶媒体
JP2009200360A (ja) * 2008-02-22 2009-09-03 Tkx:Kk シリコン部材の表面処理方法
US8329046B2 (en) * 2009-02-05 2012-12-11 Asia Union Electronic Chemical Corporation Methods for damage etch and texturing of silicon single crystal substrates
DE102009011622B4 (de) * 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
JP5120335B2 (ja) * 2009-05-21 2013-01-16 株式会社Ｓｕｍｃｏ シリコンウェーハの加工方法
DE102009051008B4 (de) * 2009-10-28 2013-05-23 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102011082857B4 (de) * 2011-09-16 2020-02-20 Siltronic Ag Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung wenigstens dreier Werkstücke
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
CN104425274A (zh) * 2013-09-03 2015-03-18 北大方正集团有限公司 一种dmos晶体管的制备方法及dmos晶体管
US20160282278A1 (en) * 2015-03-23 2016-09-29 Cummins Inc. Chemical cleanliness test method prior to surface treatment
JP6557625B2 (ja) * 2016-03-23 2019-08-07 東芝メモリ株式会社 基板の生産方法、および基板の生産システム
CN113483722B (zh) * 2021-08-24 2024-01-26 西安奕斯伟材料科技股份有限公司 硅片边缘粗糙度检测治具及检测方法
CN114566417A (zh) * 2021-11-26 2022-05-31 杭州盾源聚芯半导体科技有限公司 一种硅电极的再生加工方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583374B2 (ja) * 1977-06-15 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶の処理方法
JPS6381934A (ja) * 1986-09-26 1988-04-12 Hitachi Ltd ウエハおよびその製造方法
DE69127582T2 (de) 1990-05-18 1998-03-26 Fujitsu Ltd Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates
US5360509A (en) * 1993-03-08 1994-11-01 Gi Corporation Low cost method of fabricating epitaxial semiconductor devices
JP3055594B2 (ja) * 1994-02-11 2000-06-26 信越半導体株式会社 シリコン結晶中の酸素析出量の評価方法
JP3828176B2 (ja) 1995-02-28 2006-10-04 コマツ電子金属株式会社 半導体ウェハの製造方法
US6063301A (en) 1997-08-01 2000-05-16 Seiko Epson Corporation Crystal display processing method and crystal wafer manufacturing method
JP3620683B2 (ja) 1996-12-27 2005-02-16 信越半導体株式会社 半導体ウエーハの製造方法
JP4477704B2 (ja) * 1997-11-20 2010-06-09 アイメック 半導体基板表面からの有機汚染物の除去方法
US6248651B1 (en) * 1998-06-24 2001-06-19 General Semiconductor, Inc. Low cost method of fabricating transient voltage suppressor semiconductor devices or the like
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
US20030051656A1 (en) * 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
JP4493062B2 (ja) * 1999-06-30 2010-06-30 株式会社Ｓｕｍｃｏ 両面研磨ウェーハの製造方法
US6230720B1 (en) * 1999-08-16 2001-05-15 Memc Electronic Materials, Inc. Single-operation method of cleaning semiconductors after final polishing
JP4244459B2 (ja) * 1999-09-03 2009-03-25 株式会社Ｓｕｍｃｏ 半導体ウェーハおよびその製造方法
DE19960823B4 (de) * 1999-12-16 2007-04-12 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung
US6376395B2 (en) * 2000-01-11 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
EP1313135A1 (en) * 2000-06-29 2003-05-21 Shin-Etsu Handotai Co., Ltd Method for processing semiconductor wafer and semiconductor wafer
JP2002022901A (ja) * 2000-07-13 2002-01-23 Seiko Instruments Inc 熱遮蔽素子とその製造方法
US6443817B1 (en) * 2001-02-06 2002-09-03 Mccarter Technology, Inc. Method of finishing a silicon part
WO2002075816A1 (fr) * 2001-03-19 2002-09-26 Shin-Etsu Handotai Co.,Ltd. Pile solaire et son procede de fabrication
KR100434541B1 (ko) * 2001-08-24 2004-06-05 삼성전자주식회사 광스캐너 및 그 제조방법
DE10142400B4 (de) 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
JP4549589B2 (ja) 2001-09-14 2010-09-22 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
KR20030035152A (ko) * 2001-10-30 2003-05-09 주식회사 하이닉스반도체 반도체웨이퍼 제조방법
DE10215960A1 (de) 2002-04-11 2002-10-17 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben
DE10237247B4 (de) 2002-08-14 2004-09-09 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silicium
TW200411759A (en) * 2002-09-18 2004-07-01 Memc Electronic Materials Process for etching silicon wafers
JP2004356252A (ja) * 2003-05-28 2004-12-16 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの加工方法
DE102004005702A1 (de) * 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733337A (zh) * 2013-12-23 2015-06-24 有研新材料股份有限公司 一种用于分析硅片体内金属沾污的测试方法
CN104733337B (zh) * 2013-12-23 2017-11-07 有研半导体材料有限公司 一种用于分析硅片体内金属沾污的测试方法
CN104051584A (zh) * 2014-06-25 2014-09-17 中国科学院半导体研究所 蓝宝石图形衬底晶片及制备方法

Also Published As

Publication number Publication date
US20100237474A1 (en) 2010-09-23
KR100790926B1 (ko) 2008-01-03
JP2007096323A (ja) 2007-04-12
DE102005046726A1 (de) 2006-03-16
DE102005046726B4 (de) 2012-02-02
CN100521094C (zh) 2009-07-29
TWI334622B (en) 2010-12-11
TW200802566A (en) 2008-01-01
US20070072423A1 (en) 2007-03-29
KR20070036723A (ko) 2007-04-03
SG131054A1 (en) 2007-04-26
US7754009B2 (en) 2010-07-13

Similar Documents

Publication Publication Date Title
CN1941290A (zh) 未抛光半导体晶片和用于制造未抛光半导体晶片的方法
CN1222985C (zh) 半导体装置的制造方法以及研磨装置
CN1265439C (zh) 具有改良局部平整度的半导体晶片及其制造方法
KR100394972B1 (ko) 에피택셜 코팅 반도체웨이퍼 및 그 제조방법
KR20190087287A (ko) 평탄화 방법
JP2005223344A (ja) 半導体ウェーハ、該半導体ウェーハを製造するための装置および方法
KR101605384B1 (ko) 양두 연삭 장치 및 웨이퍼의 제조 방법
CN1126148C (zh) Soi衬底的回收方法和再生的衬底
CN1541287A (zh) 高表面质量的GaN晶片及其生产方法
CN111630213B (zh) 单晶4H-SiC生长用籽晶及其加工方法
JP2007204286A (ja) エピタキシャルウェーハの製造方法
JP2003249466A (ja) シリコンからなる半導体ウェーハ、多数の半導体ウェーハの製造方法及びその使用
JP2009124153A (ja) ポリシングされたエッジ部を備えた半導体ウェハの製造方法
KR101271444B1 (ko) 고정 연마 입자 가공 장치 및 고정 연마 입자 가공 방법, 그리고 반도체 웨이퍼 제조 방법
CN1836320A (zh) 由双面施予晶片生成半导体材料薄层的方法
US20120149177A1 (en) Method of producing epitaxial silicon wafer
KR20130132388A (ko) 웨이퍼의 사다리꼴 연삭용 연삭 장치
US8092278B2 (en) Reclamation method of semiconductor wafer
CN110060959B (zh) 贴合晶片的制造方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
WO2022224637A1 (ja) シリコンウェーハの製造方法
JP3648239B2 (ja) シリコンウエハの製造方法
WO2010016510A1 (ja) 半導体ウェーハの製造方法
JP2004343126A (ja) 半導体ウェハの前面および裏面を同時にポリッシングする方法
JP2007194556A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant