JP2001076981A - 半導体ウェーハおよびその製造方法 - Google Patents
半導体ウェーハおよびその製造方法Info
- Publication number
- JP2001076981A JP2001076981A JP25094999A JP25094999A JP2001076981A JP 2001076981 A JP2001076981 A JP 2001076981A JP 25094999 A JP25094999 A JP 25094999A JP 25094999 A JP25094999 A JP 25094999A JP 2001076981 A JP2001076981 A JP 2001076981A
- Authority
- JP
- Japan
- Prior art keywords
- ingot
- semiconductor wafer
- identification mark
- wafer
- sliced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 半導体ウェーハおよびその製造方法におい
て、インゴットから切り出されて順番がばらばらになっ
た後でも切り出された位置を特定すること。 【解決手段】 半導体のインゴットからスライスされた
半導体ウェーハＷであって、表面または裏面の少なくと
も一方に識別マークＭＫが設けられ、該識別マークは、
前記インゴット内でスライスされた位置の情報を含んで
いる。
て、インゴットから切り出されて順番がばらばらになっ
た後でも切り出された位置を特定すること。 【解決手段】 半導体のインゴットからスライスされた
半導体ウェーハＷであって、表面または裏面の少なくと
も一方に識別マークＭＫが設けられ、該識別マークは、
前記インゴット内でスライスされた位置の情報を含んで
いる。
Description
【０００１】
【発明の属する技術分野】本発明は、単結晶シリコン等
のインゴットからスライスされたシリコンウェーハ等の
半導体ウェーハおよびその製造方法に関する。
のインゴットからスライスされたシリコンウェーハ等の
半導体ウェーハおよびその製造方法に関する。
【０００２】
【従来の技術】従来の半導体ウェーハを製造する工程
を、シリコンウェーハにおいて説明すると、単結晶シリ
コンのインゴットからシリコンウェーハをスライスする
スライス工程と、スライスされたシリコンウェーハの周
縁に面取り面を形成する面取り工程と、面取りされたシ
リコンウェーハをラップ加工で粗研磨するラップ工程
と、ラッピングされたシリコンウェーハをエッチング液
によりエッチング処理するエッチング工程と、エッチン
グ処理されたシリコンウェーハを鏡面研磨する研磨工程
と、研磨されたシリコンウェーハを洗浄する洗浄工程等
とから主に構成されている。
を、シリコンウェーハにおいて説明すると、単結晶シリ
コンのインゴットからシリコンウェーハをスライスする
スライス工程と、スライスされたシリコンウェーハの周
縁に面取り面を形成する面取り工程と、面取りされたシ
リコンウェーハをラップ加工で粗研磨するラップ工程
と、ラッピングされたシリコンウェーハをエッチング液
によりエッチング処理するエッチング工程と、エッチン
グ処理されたシリコンウェーハを鏡面研磨する研磨工程
と、研磨されたシリコンウェーハを洗浄する洗浄工程等
とから主に構成されている。
【０００３】従来、このように作製されたシリコンウェ
ーハには、通常、その表面等の一部にレーザマーキング
によりロットナンバー等がマーキングされている。
ーハには、通常、その表面等の一部にレーザマーキング
によりロットナンバー等がマーキングされている。
【０００４】
【発明が解決しようとする課題】半導体ウェーハから複
数の工程によって作製されるＩＣ等の半導体素子は、結
晶性によって歩留まりが異なり、歩留まりと結晶性との
関連を調べるために半導体ウェーハが切り出されたイン
ゴット内の位置を特定したいという要望があった。しか
しながら、従来、インゴットからスライスされた複数の
シリコンウェーハは、スライス工程直後においてはスラ
イスされた順番通りに並べられているが、その後の工程
では、カセット単位で処理されるため、その順番は最終
的にばらばらになって本来のインゴットにおける位置を
認識することは困難であった。
数の工程によって作製されるＩＣ等の半導体素子は、結
晶性によって歩留まりが異なり、歩留まりと結晶性との
関連を調べるために半導体ウェーハが切り出されたイン
ゴット内の位置を特定したいという要望があった。しか
しながら、従来、インゴットからスライスされた複数の
シリコンウェーハは、スライス工程直後においてはスラ
イスされた順番通りに並べられているが、その後の工程
では、カセット単位で処理されるため、その順番は最終
的にばらばらになって本来のインゴットにおける位置を
認識することは困難であった。
【０００５】本発明は、前述の課題に鑑みてなされたも
ので、インゴットから切り出されて順番がばらばらにな
った後でも切り出された位置を特定することができる半
導体ウェーハおよびその製造方法を提供することを目的
とする。
ので、インゴットから切り出されて順番がばらばらにな
った後でも切り出された位置を特定することができる半
導体ウェーハおよびその製造方法を提供することを目的
とする。
【０００６】
【課題を解決するための手段】本発明は、前記課題を解
決するために以下の構成を採用した。すなわち、請求項
１記載の半導体ウェーハでは、半導体のインゴットから
スライスされた半導体ウェーハであって、表面または裏
面の少なくとも一方に識別マークが設けられ、該識別マ
ークは、前記インゴット内でスライスされた位置の情報
を含んでいる技術が採用される。
決するために以下の構成を採用した。すなわち、請求項
１記載の半導体ウェーハでは、半導体のインゴットから
スライスされた半導体ウェーハであって、表面または裏
面の少なくとも一方に識別マークが設けられ、該識別マ
ークは、前記インゴット内でスライスされた位置の情報
を含んでいる技術が採用される。
【０００７】また、請求項２記載の半導体ウェーハの製
造方法では、半導体のインゴットから複数の半導体ウェ
ーハをスライスするスライス工程と、該スライス工程後
に前記半導体ウェーハの表面または裏面の少なくとも一
方に識別マークを形成するマーキング工程とを備え、該
マーキング工程は、前記スライス工程で前記半導体ウェ
ーハがスライスされた前記インゴット内の位置情報を前
記識別マークに含ませる技術が採用される。
造方法では、半導体のインゴットから複数の半導体ウェ
ーハをスライスするスライス工程と、該スライス工程後
に前記半導体ウェーハの表面または裏面の少なくとも一
方に識別マークを形成するマーキング工程とを備え、該
マーキング工程は、前記スライス工程で前記半導体ウェ
ーハがスライスされた前記インゴット内の位置情報を前
記識別マークに含ませる技術が採用される。
【０００８】これらの半導体ウェーハおよび半導体ウェ
ーハの製造方法では、識別マークにインゴット内でスラ
イスされた位置の情報が含まれるので、識別マークによ
ってインゴット内における本来の位置がわかり、半導体
ウェーハの特性とインゴット内位置との関係が明確にな
る。
ーハの製造方法では、識別マークにインゴット内でスラ
イスされた位置の情報が含まれるので、識別マークによ
ってインゴット内における本来の位置がわかり、半導体
ウェーハの特性とインゴット内位置との関係が明確にな
る。
【０００９】請求項３記載の半導体ウェーハの製造方法
では、請求項２記載の半導体ウェーハの製造方法におい
て、前記スライス工程後に前記複数の半導体ウェーハの
抵抗値をそれぞれ測定する抵抗測定工程を備え、前記マ
ーキング工程は、前記複数の半導体ウェーハを前記抵抗
値の順に並べたときの順位を示した記号または番号を前
記識別マークに含ませる技術が採用される。
では、請求項２記載の半導体ウェーハの製造方法におい
て、前記スライス工程後に前記複数の半導体ウェーハの
抵抗値をそれぞれ測定する抵抗測定工程を備え、前記マ
ーキング工程は、前記複数の半導体ウェーハを前記抵抗
値の順に並べたときの順位を示した記号または番号を前
記識別マークに含ませる技術が採用される。
【００１０】この半導体ウェーハの製造方法では、マー
キング工程において、複数の半導体ウェーハを抵抗値の
順に並べたときの順位を示した記号または番号を識別マ
ークに含ませるので、インゴットの抵抗値がその軸方向
に少しずつ変化しているため、スライス工程後に順番が
ばらばらになってしまっても、抵抗値順に並べることに
よりインゴット時の位置を再現することができ、この順
位を示した識別マークにより、切り出された際のインゴ
ット内の位置を容易に確認することができる。
キング工程において、複数の半導体ウェーハを抵抗値の
順に並べたときの順位を示した記号または番号を識別マ
ークに含ませるので、インゴットの抵抗値がその軸方向
に少しずつ変化しているため、スライス工程後に順番が
ばらばらになってしまっても、抵抗値順に並べることに
よりインゴット時の位置を再現することができ、この順
位を示した識別マークにより、切り出された際のインゴ
ット内の位置を容易に確認することができる。
【００１１】請求項４記載の半導体ウェーハの製造方法
では、請求項２または３記載の半導体ウェーハの製造方
法において、前記マーキング工程は、前記半導体ウェー
ハの周縁に面取り加工を施す面取り工程より少なくとも
後に行う技術が採用される。
では、請求項２または３記載の半導体ウェーハの製造方
法において、前記マーキング工程は、前記半導体ウェー
ハの周縁に面取り加工を施す面取り工程より少なくとも
後に行う技術が採用される。
【００１２】この半導体ウェーハの製造方法では、マー
キング工程を、半導体ウェーハの周縁に面取り加工を施
す面取り工程より少なくとも後に行うので、面取り工程
後は半導体ウェーハの外径が変わらないため芯ずれが生
じず、識別マークの位置精度を高くすることができる。
キング工程を、半導体ウェーハの周縁に面取り加工を施
す面取り工程より少なくとも後に行うので、面取り工程
後は半導体ウェーハの外径が変わらないため芯ずれが生
じず、識別マークの位置精度を高くすることができる。
【００１３】
【発明の実施の形態】以下、本発明に係る半導体ウェー
ハおよびその製造方法の一実施形態を、図１から図３を
参照しながら説明する。
ハおよびその製造方法の一実施形態を、図１から図３を
参照しながら説明する。
【００１４】本実施形態の半導体ウェーハは、図１に示
すように、例えば、単結晶シリコンのインゴットＩから
スライスされ最終的に鏡面研磨された１２インチ用のシ
リコンウェーハＷであり、ノッチ部Ｎの近傍に識別マー
クＭＫがレーザマーキングにより形成されている。前記
識別マークＭＫは、インゴットＩ内でスライスされた位
置の情報を含んでおり、図２に示すように、インゴット
Ｉの一端側から順に番号を付した数字がマークとして刻
印されている。なお、この識別マークＭは、半導体素子
形成にできるだけ支障が生じないように位置および大き
さが設定される。
すように、例えば、単結晶シリコンのインゴットＩから
スライスされ最終的に鏡面研磨された１２インチ用のシ
リコンウェーハＷであり、ノッチ部Ｎの近傍に識別マー
クＭＫがレーザマーキングにより形成されている。前記
識別マークＭＫは、インゴットＩ内でスライスされた位
置の情報を含んでおり、図２に示すように、インゴット
Ｉの一端側から順に番号を付した数字がマークとして刻
印されている。なお、この識別マークＭは、半導体素子
形成にできるだけ支障が生じないように位置および大き
さが設定される。
【００１５】このシリコンウェーハＷの製造方法は、ま
ず、図３に示すように、最初にスライス工程Ｓ１によっ
てインゴットＩから複数枚のシリコンウェーハＷを所定
厚さにそれぞれスライスする。なお、このスライス工程
Ｓ１以降は、各シリコンウェーハＷは、カセット単位で
各工程が施される。さらに、面取り工程Ｓ２によってス
ライスされたシリコンウェーハＷの周縁に面取り加工を
施して面取り面Ｍを形成する。なお、面取り工程Ｓ２時
にシリコンウェーハＷは、スライス工程Ｓ１直後よりも
その外径が１ｍｍ程度小さく加工される。
ず、図３に示すように、最初にスライス工程Ｓ１によっ
てインゴットＩから複数枚のシリコンウェーハＷを所定
厚さにそれぞれスライスする。なお、このスライス工程
Ｓ１以降は、各シリコンウェーハＷは、カセット単位で
各工程が施される。さらに、面取り工程Ｓ２によってス
ライスされたシリコンウェーハＷの周縁に面取り加工を
施して面取り面Ｍを形成する。なお、面取り工程Ｓ２時
にシリコンウェーハＷは、スライス工程Ｓ１直後よりも
その外径が１ｍｍ程度小さく加工される。
【００１６】次に、ラップ工程Ｓ３によって、面取りさ
れたシリコンウェーハＷをラップ加工して粗研磨する。
このラップ工程Ｓ３は、例えば、シリコンウェーハＷを
上下ラップ定盤の間に遊星キャリアで保持し、砥粒を含
んだラップ液を供給しながらシリコンウェーハＷを上下
ラップ定盤で加圧し、回転させながら摺り合わせて、シ
リコンウェーハＷの表裏両面を機械研磨するラッピング
装置が用いられる。
れたシリコンウェーハＷをラップ加工して粗研磨する。
このラップ工程Ｓ３は、例えば、シリコンウェーハＷを
上下ラップ定盤の間に遊星キャリアで保持し、砥粒を含
んだラップ液を供給しながらシリコンウェーハＷを上下
ラップ定盤で加圧し、回転させながら摺り合わせて、シ
リコンウェーハＷの表裏両面を機械研磨するラッピング
装置が用いられる。
【００１７】次に、エッチング工程Ｓ４によって、ラッ
ピングされたシリコンウェーハＷ全体をエッチング液に
浸漬することによりエッチング処理し、機械研磨（ラッ
プ加工および面取り加工）による加工ダメージを除去す
る。
ピングされたシリコンウェーハＷ全体をエッチング液に
浸漬することによりエッチング処理し、機械研磨（ラッ
プ加工および面取り加工）による加工ダメージを除去す
る。
【００１８】次に、研磨工程Ｓ６によって、シリコンウ
ェーハＷの表裏両面に機械的化学的研磨を施し、鏡面化
する。この研磨工程Ｓ６は、例えば、表面に研磨布を貼
った上定盤と下定盤とをそれぞれ上下から回転させてシ
リコンウェーハＷの表裏両面に当接させると共に、アル
カリ性研磨液を供給しながらメカノケミカル研磨を行う
両面研磨装置（ポリッシング装置）が用いられる。
ェーハＷの表裏両面に機械的化学的研磨を施し、鏡面化
する。この研磨工程Ｓ６は、例えば、表面に研磨布を貼
った上定盤と下定盤とをそれぞれ上下から回転させてシ
リコンウェーハＷの表裏両面に当接させると共に、アル
カリ性研磨液を供給しながらメカノケミカル研磨を行う
両面研磨装置（ポリッシング装置）が用いられる。
【００１９】さらに、研磨工程Ｓ６後に、洗浄工程Ｓ７
によってワックス等をシリコンウェーハＷから除去す
る。この後、抵抗値測定工程Ｓ７によって、鏡面研磨さ
れた各シリコンウェーハＷの抵抗値を測定する。そし
て、得られた抵抗値をその大きさ順に並べた場合に各シ
リコンウェーハＷがどの順位になるかをそれぞれ調べ
る。このとき、各シリコンウェーハＷを抵抗値順に並べ
たとすると、図２に示すように、スライス直後のインゴ
ットＩの状態をほぼ再現することができる。
によってワックス等をシリコンウェーハＷから除去す
る。この後、抵抗値測定工程Ｓ７によって、鏡面研磨さ
れた各シリコンウェーハＷの抵抗値を測定する。そし
て、得られた抵抗値をその大きさ順に並べた場合に各シ
リコンウェーハＷがどの順位になるかをそれぞれ調べ
る。このとき、各シリコンウェーハＷを抵抗値順に並べ
たとすると、図２に示すように、スライス直後のインゴ
ットＩの状態をほぼ再現することができる。
【００２０】次に、レーザマーキング工程Ｓ８によっ
て、各シリコンウェーハＷの表面または裏面の所定位置
に前記順位を示す番号を識別マークＭＫとして、図１に
示すように、レーザマーカーで刻印し、シリコンウェー
ハＷをナンバリングする。
て、各シリコンウェーハＷの表面または裏面の所定位置
に前記順位を示す番号を識別マークＭＫとして、図１に
示すように、レーザマーカーで刻印し、シリコンウェー
ハＷをナンバリングする。
【００２１】したがって、本実施形態では、識別マーク
ＭＫにインゴットＩ内でスライスされた位置の情報が含
まれるので、スライス工程Ｓ１後に各シリコンウェーハ
Ｗがばらばらにプロセスを流れたとしても、抵抗値から
順位を見い出した識別マークＭＫによってインゴットＩ
内における本来の位置がわかり、ＩＣ形成後等にシリコ
ンウェーハＷの特性（歩留まり等）とインゴットＩ内位
置との関係が明確になる。また、レーザマーキング工程
Ｓ８を、シリコンウェーハＷの外径が変わらない面取り
工程Ｓ２後に行うため、識別マークＭＫの位置精度が高
くなり、マークの読み取り認識が確実になる。
ＭＫにインゴットＩ内でスライスされた位置の情報が含
まれるので、スライス工程Ｓ１後に各シリコンウェーハ
Ｗがばらばらにプロセスを流れたとしても、抵抗値から
順位を見い出した識別マークＭＫによってインゴットＩ
内における本来の位置がわかり、ＩＣ形成後等にシリコ
ンウェーハＷの特性（歩留まり等）とインゴットＩ内位
置との関係が明確になる。また、レーザマーキング工程
Ｓ８を、シリコンウェーハＷの外径が変わらない面取り
工程Ｓ２後に行うため、識別マークＭＫの位置精度が高
くなり、マークの読み取り認識が確実になる。
【００２２】なお、本発明は、次のような実施形態をも
含むものである。上記実施形態では、実測した抵抗値に
基づいたインゴット内の位置情報を識別マークＭＫとし
てシリコンウェーハＷにマーキングしたが、スライス工
程直後の各シリコンウェーハＷに、実際のスライス位置
を示す情報を識別マークとして直接マーキングしても構
わない。なお、この場合、面取り工程前であるため、前
述したように、識別マークの位置精度が低くなることか
ら、面取り工程後にマーキングを行う方が好ましい。さ
らには、鏡面研磨加工が施される研磨工程後にレーザマ
ーキング工程を行うことが望ましい。
含むものである。上記実施形態では、実測した抵抗値に
基づいたインゴット内の位置情報を識別マークＭＫとし
てシリコンウェーハＷにマーキングしたが、スライス工
程直後の各シリコンウェーハＷに、実際のスライス位置
を示す情報を識別マークとして直接マーキングしても構
わない。なお、この場合、面取り工程前であるため、前
述したように、識別マークの位置精度が低くなることか
ら、面取り工程後にマーキングを行う方が好ましい。さ
らには、鏡面研磨加工が施される研磨工程後にレーザマ
ーキング工程を行うことが望ましい。
【００２３】上記実施形態では、識別マークＭＫに抵抗
値から見出したインゴットＩ内の位置情報を含めたが、
他の情報も含めても構わない。例えば、ロットナンバー
等も含んだ識別マークを採用してもよい。
値から見出したインゴットＩ内の位置情報を含めたが、
他の情報も含めても構わない。例えば、ロットナンバー
等も含んだ識別マークを採用してもよい。
【００２４】また、識別マークは、抵抗値順に並べた場
合の順位を示すものであれば、数字だけでなく、アルフ
ァベット、記号およびバーコード等でもよく、これらを
組み合わせたものでも構わない。なお、上記実施形態で
は、抵抗値順に並べた場合の順位を識別マークとして表
示したが、測定された抵抗値自体を示す数字等を識別マ
ークに含めてもよい。この場合でも、識別マークはイン
ゴット内の位置情報として機能し、識別マークの抵抗値
から順位を確認することができるからである。
合の順位を示すものであれば、数字だけでなく、アルフ
ァベット、記号およびバーコード等でもよく、これらを
組み合わせたものでも構わない。なお、上記実施形態で
は、抵抗値順に並べた場合の順位を識別マークとして表
示したが、測定された抵抗値自体を示す数字等を識別マ
ークに含めてもよい。この場合でも、識別マークはイン
ゴット内の位置情報として機能し、識別マークの抵抗値
から順位を確認することができるからである。
【００２５】上記実施形態では、ラップ工程およびエッ
チング工程を用いたプロセスに適用したが、エッチング
レスプロセス等に採用しても構わない。例えば、特開平
９−２４６２１６号公報に記載されている技術、すなわ
ち面取り面のみを選択的にエッチング液でエッチング処
理するＣＣＲ（Ｃｈｅｍｉｃａｌ Ｃｏｒｎｅｒ Ｒｏ
ｕｎｄｉｎｇ）工程およびラップ工程の変わりに研削工
程を用いたエッチングレスプロセス等に適用してもよ
い。なお、この場合でも、抵抗値測定工程およびレーザ
マーキング工程は、面取り工程後、望ましくは研磨工程
後に施される。
チング工程を用いたプロセスに適用したが、エッチング
レスプロセス等に採用しても構わない。例えば、特開平
９−２４６２１６号公報に記載されている技術、すなわ
ち面取り面のみを選択的にエッチング液でエッチング処
理するＣＣＲ（Ｃｈｅｍｉｃａｌ Ｃｏｒｎｅｒ Ｒｏ
ｕｎｄｉｎｇ）工程およびラップ工程の変わりに研削工
程を用いたエッチングレスプロセス等に適用してもよ
い。なお、この場合でも、抵抗値測定工程およびレーザ
マーキング工程は、面取り工程後、望ましくは研磨工程
後に施される。
【００２６】上記実施形態では、半導体ウェーハとして
シリコンウェーハに適用したが、他の半導体ウェーハ、
例えば、化合物半導体のウェーハ（ガリウム・ヒ素のウ
ェーハ等）およびその製造方法に適用してもよい。ま
た、上記実施形態において、面取り面に機械的化学的研
磨を施して鏡面化するＰＣＲ（Ｐｏｌｉｓｈｉｎｇ ｃ
ｏｒｎｏｒ ｒｏｕｎｄｉｎｇ）工程、研磨工程後にド
ナーキラー熱処理工程やゲッタリング工程等を導入して
もよい。
シリコンウェーハに適用したが、他の半導体ウェーハ、
例えば、化合物半導体のウェーハ（ガリウム・ヒ素のウ
ェーハ等）およびその製造方法に適用してもよい。ま
た、上記実施形態において、面取り面に機械的化学的研
磨を施して鏡面化するＰＣＲ（Ｐｏｌｉｓｈｉｎｇ ｃ
ｏｒｎｏｒ ｒｏｕｎｄｉｎｇ）工程、研磨工程後にド
ナーキラー熱処理工程やゲッタリング工程等を導入して
もよい。
【００２７】
【発明の効果】本発明によれば、以下の効果を奏する。
請求項１記載の半導体ウェーハおよび請求項２記載の半
導体ウェーハの製造方法によれば、識別マークにインゴ
ット内でスライスされた位置の情報が含まれるので、識
別マークによって半導体ウェーハの特性とインゴット内
位置との関係が明確になり、単結晶引上成長へのフィー
ドバックが容易になって、素子特性および歩留まりの向
上を図ることができる。
請求項１記載の半導体ウェーハおよび請求項２記載の半
導体ウェーハの製造方法によれば、識別マークにインゴ
ット内でスライスされた位置の情報が含まれるので、識
別マークによって半導体ウェーハの特性とインゴット内
位置との関係が明確になり、単結晶引上成長へのフィー
ドバックが容易になって、素子特性および歩留まりの向
上を図ることができる。
【００２８】請求項３記載の半導体ウェーハの製造方法
によれば、マーキング工程において、複数の半導体ウェ
ーハを抵抗値の順に並べたときの順位を示した記号また
は番号を識別マークに含ませるので、スライス工程後に
順番がばらばらになってしまっても、順位からインゴッ
ト時の位置を再現できるとともに、スライス工程後のい
つでも抵抗値を測定するだけで、インゴット内の位置情
報を容易に半導体ウェーハに付加することができる。
によれば、マーキング工程において、複数の半導体ウェ
ーハを抵抗値の順に並べたときの順位を示した記号また
は番号を識別マークに含ませるので、スライス工程後に
順番がばらばらになってしまっても、順位からインゴッ
ト時の位置を再現できるとともに、スライス工程後のい
つでも抵抗値を測定するだけで、インゴット内の位置情
報を容易に半導体ウェーハに付加することができる。
【００２９】請求項４記載の半導体ウェーハの製造方法
によれば、マーキング工程を、半導体ウェーハの周縁に
面取り加工を施す面取り工程より少なくとも後に行うの
で、マーキング後に半導体ウェーハの外径が変わらない
ため、位置精度の高い識別マークが得られ、マークの読
み取り認識が確実になる。
によれば、マーキング工程を、半導体ウェーハの周縁に
面取り加工を施す面取り工程より少なくとも後に行うの
で、マーキング後に半導体ウェーハの外径が変わらない
ため、位置精度の高い識別マークが得られ、マークの読
み取り認識が確実になる。
【図１】 本発明に係る半導体ウェーハおよびその製造
方法の一実施形態におけるシリコンウェーハを示す平面
図である。
方法の一実施形態におけるシリコンウェーハを示す平面
図である。
【図２】 本発明に係る半導体ウェーハおよびその製造
方法の一実施形態におけるシリコンウェーハを抵抗値順
に並べてスライス直後のインゴットを再現した状態を示
す側面図である。
方法の一実施形態におけるシリコンウェーハを抵抗値順
に並べてスライス直後のインゴットを再現した状態を示
す側面図である。
【図３】 本発明に係る半導体ウェーハおよびその製造
方法の一実施形態におけるシリコンウェーハの製造工程
を示すフローチャートである。
方法の一実施形態におけるシリコンウェーハの製造工程
を示すフローチャートである。
Ｓ１ スライス工程 Ｓ２ 面取り工程 Ｓ７ 抵抗値測定工程 Ｓ８ レーザマーキング工程 Ｉ インゴット Ｍ 面取り面 ＭＫ 識別マーク Ｗ シリコンウェーハ（半導体ウェーハ）
Claims (4)
- 【請求項１】 半導体のインゴットからスライスされた
半導体ウェーハであって、 表面または裏面の少なくとも一方に識別マークが設けら
れ、 該識別マークは、前記インゴット内でスライスされた位
置の情報を含んでいることを特徴とする半導体ウェー
ハ。 - 【請求項２】 半導体のインゴットから複数の半導体ウ
ェーハをスライスするスライス工程と、 該スライス工程後に前記半導体ウェーハの表面または裏
面の少なくとも一方に識別マークを形成するマーキング
工程とを備え、 該マーキング工程は、前記スライス工程で前記半導体ウ
ェーハがスライスされた前記インゴット内の位置情報を
前記識別マークに含ませることを特徴とする半導体ウェ
ーハの製造方法。 - 【請求項３】 請求項２記載の半導体ウェーハの製造方
法において、 前記スライス工程後に前記複数の半導体ウェーハの抵抗
値をそれぞれ測定する抵抗測定工程を備え、 前記マーキング工程は、前記複数の半導体ウェーハを前
記抵抗値の順に並べたときの順位を示した記号または番
号を前記識別マークに含ませることを特徴とする半導体
ウェーハの製造方法。 - 【請求項４】 請求項２または３記載の半導体ウェーハ
の製造方法において、 前記マーキング工程は、前記半
導体ウェーハの周縁に面取り加工を施す面取り工程より
少なくとも後に行うことを特徴とする半導体ウェーハの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25094999A JP4244459B2 (ja) | 1999-09-03 | 1999-09-03 | 半導体ウェーハおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25094999A JP4244459B2 (ja) | 1999-09-03 | 1999-09-03 | 半導体ウェーハおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001076981A true JP2001076981A (ja) | 2001-03-23 |
| JP4244459B2 JP4244459B2 (ja) | 2009-03-25 |
Family
ID=17215414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25094999A Expired - Lifetime JP4244459B2 (ja) | 1999-09-03 | 1999-09-03 | 半導体ウェーハおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4244459B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096323A (ja) * | 2005-09-29 | 2007-04-12 | Siltronic Ag | 研磨されない半導体ディスクおよび研磨されない半導体ディスクを製造する方法 |
| JP2008294365A (ja) * | 2007-05-28 | 2008-12-04 | Sanyo Electric Co Ltd | 太陽電池の製造方法 |
| JP2010034303A (ja) * | 2008-07-29 | 2010-02-12 | Sumco Corp | 半導体ウェーハの製造方法 |
| WO2015015065A1 (fr) * | 2013-08-02 | 2015-02-05 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Procede de localisation d'une plaquette dans son lingot |
| CN108511417A (zh) * | 2017-02-24 | 2018-09-07 | 胜高股份有限公司 | 半导体晶片的制造方法 |
| CN109382921A (zh) * | 2017-08-04 | 2019-02-26 | 株式会社迪思科 | 硅晶片的生成方法 |
| US20220032404A1 (en) * | 2020-08-03 | 2022-02-03 | Disco Corporation | Wafer, wafer manufacturing method, and device chip manufacturing method |
| CN114161596A (zh) * | 2021-12-23 | 2022-03-11 | 西安奕斯伟材料科技有限公司 | 一种用于生产硅片的系统、方法及单晶硅棒 |
| CN115020540A (zh) * | 2022-05-30 | 2022-09-06 | 晶科能源股份有限公司 | 一种硅片的制作方法及硅片 |
-
1999
- 1999-09-03 JP JP25094999A patent/JP4244459B2/ja not_active Expired - Lifetime
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7754009B2 (en) | 2005-09-29 | 2010-07-13 | Siltronic Ag | Unpolished semiconductor wafer and method for producing an unpolished semiconductor wafer |
| JP2007096323A (ja) * | 2005-09-29 | 2007-04-12 | Siltronic Ag | 研磨されない半導体ディスクおよび研磨されない半導体ディスクを製造する方法 |
| JP2008294365A (ja) * | 2007-05-28 | 2008-12-04 | Sanyo Electric Co Ltd | 太陽電池の製造方法 |
| JP2010034303A (ja) * | 2008-07-29 | 2010-02-12 | Sumco Corp | 半導体ウェーハの製造方法 |
| US10371657B2 (en) | 2013-08-02 | 2019-08-06 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Method for locating a wafer in the ingot of same |
| WO2015015065A1 (fr) * | 2013-08-02 | 2015-02-05 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Procede de localisation d'une plaquette dans son lingot |
| FR3009380A1 (fr) * | 2013-08-02 | 2015-02-06 | Commissariat Energie Atomique | Procede de localisation d'une plaquette dans son lingot |
| KR20160040622A (ko) * | 2013-08-02 | 2016-04-14 | 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 | 동일한 잉곳에 웨이퍼를 위치시키는 방법 |
| CN105518441A (zh) * | 2013-08-02 | 2016-04-20 | 原子能和代替能源委员会 | 用于定位铸块中的晶片的方法 |
| JP2016532291A (ja) * | 2013-08-02 | 2016-10-13 | コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブＣｏｍｍｉｓｓａｒｉａｔ Ａ Ｌ’Ｅｎｅｒｇｉｅ Ａｔｏｍｉｑｕｅ Ｅｔ Ａｕｘ Ｅｎｅｒｇｉｅｓ Ａｌｔｅｒｎａｔｉｖｅｓ | インゴットにおけるウェハの位置を決定する方法 |
| KR102337604B1 (ko) | 2013-08-02 | 2021-12-08 | 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 | 동일한 잉곳에 웨이퍼를 위치시키는 방법 |
| CN108511417A (zh) * | 2017-02-24 | 2018-09-07 | 胜高股份有限公司 | 半导体晶片的制造方法 |
| CN109382921A (zh) * | 2017-08-04 | 2019-02-26 | 株式会社迪思科 | 硅晶片的生成方法 |
| JP2019033134A (ja) * | 2017-08-04 | 2019-02-28 | 株式会社ディスコ | ウエーハ生成方法 |
| US20220032404A1 (en) * | 2020-08-03 | 2022-02-03 | Disco Corporation | Wafer, wafer manufacturing method, and device chip manufacturing method |
| DE102021207939A1 (de) | 2020-08-03 | 2022-02-03 | Disco Corporation | Wafer, waferherstellungsverfahren und bauelementchipherstellverfahren |
| JP7479762B2 (ja) | 2020-08-03 | 2024-05-09 | 株式会社ディスコ | デバイスチップの製造方法 |
| US12011784B2 (en) * | 2020-08-03 | 2024-06-18 | Disco Corporation | Wafer, wafer manufacturing method, device chip manufacturing method, and resistivity markings |
| CN114161596A (zh) * | 2021-12-23 | 2022-03-11 | 西安奕斯伟材料科技有限公司 | 一种用于生产硅片的系统、方法及单晶硅棒 |
| CN114161596B (zh) * | 2021-12-23 | 2024-04-09 | 西安奕斯伟材料科技股份有限公司 | 一种用于生产硅片的系统、方法及单晶硅棒 |
| CN115020540A (zh) * | 2022-05-30 | 2022-09-06 | 晶科能源股份有限公司 | 一种硅片的制作方法及硅片 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4244459B2 (ja) | 2009-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7378332B2 (en) | Laminated substrate, method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method | |
| JP2006222453A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ | |
| TW200300977A (en) | Dicing method using cleaved wafer | |
| JPH08316180A (ja) | 半導体ウェーハの製造方法 | |
| JP2001076981A (ja) | 半導体ウェーハおよびその製造方法 | |
| US6599760B2 (en) | Epitaxial semiconductor wafer manufacturing method | |
| JP2004506314A (ja) | 両面研磨法を用いて半導体ウェーハを処理する方法 | |
| JPH11135474A (ja) | 半導体鏡面ウェハおよびその製造方法 | |
| KR100701825B1 (ko) | 실리콘 에피택셜 웨이퍼 및 그 제조방법 | |
| US6211088B1 (en) | Manufacturing method for semiconductor gas-phase epitaxial wafer | |
| JP2002346772A (ja) | レーザマーキングウェーハ | |
| JP2007234945A (ja) | レーザーマーキングウェーハおよびその製造方法 | |
| JP2006073768A (ja) | シリコンウエハの加工方法 | |
| JPH09251934A (ja) | 半導体集積回路装置の製造方法および半導体ウエハ | |
| EP1542267A1 (en) | Method and apparatus for polishing wafer | |
| JP2001071244A (ja) | 半導体ウェーハの精密面取り法 | |
| JP2001196333A (ja) | オフアングル付き半導体ウエハ | |
| KR100914605B1 (ko) | 나노토포그라피가 개선된 웨이퍼 제조 방법 | |
| JPH09110589A (ja) | シリコンウェハ及びその製造方法 | |
| JP2004087523A (ja) | 半導体ウェーハの製造方法 | |
| JP2003203890A (ja) | シリコンウェーハの製造方法 | |
| JP2001093865A (ja) | 半導体ウェーハの製造方法 | |
| KR20030053085A (ko) | 실리콘 웨이퍼의 제조방법 | |
| JPS60167426A (ja) | 半導体結晶ウエハ− | |
| JP3573237B2 (ja) | 張り合わせ用支持基板およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081229 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4244459 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |