JP2004506314A - 両面研磨法を用いて半導体ウェーハを処理する方法 - Google Patents
両面研磨法を用いて半導体ウェーハを処理する方法 Download PDFInfo
- Publication number
- JP2004506314A JP2004506314A JP2002517269A JP2002517269A JP2004506314A JP 2004506314 A JP2004506314 A JP 2004506314A JP 2002517269 A JP2002517269 A JP 2002517269A JP 2002517269 A JP2002517269 A JP 2002517269A JP 2004506314 A JP2004506314 A JP 2004506314A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- polishing pad
- polishing
- pad
- back surfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 127
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 26
- 239000002002 slurry Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229920002635 polyurethane Polymers 0.000 claims description 4
- 239000004814 polyurethane Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 229920000728 polyester Polymers 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 89
- 230000002411 adverse Effects 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
- B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
半導体ウェーハの表面および裏面を同時に研磨する方法は、通常、第１および第２の研磨パッドの間に配置されたウェーハ担体を有する研磨装置を用意するステップを有する。第１の研磨パッドの硬度は、第２の研磨パッドの硬度より実質的に大きい。ウェーハは、表面が第１の研磨パッドに面し、裏面が第２の研磨パッドに面するようにウェーハ担体内に配置される。研磨スラリが、前記パッドの少なくともいずれか一方に塗布され、ウェーハ担体、第１の研磨パッド、および第２の研磨パッドを回転させる。ウェーハの表面および裏面を研磨するために、表面を第１の研磨パッドに接触させ、裏面を第２の研磨パッドに接触させる。これにより、研磨後、ウェーハ材料が、第２の研磨パッドと係合する裏面から、表面よりも少なく除去され、裏面が、表面より少ない光沢を有する。
Description
【０００１】
（発明の背景）
本発明は、一般に、半導体ウェーハの処理方法に関し、とりわけ、ナノトポグラフィが小さい平坦なウェーハを製造するために、半導体ウェーハの表面および裏面を同時に研磨するステップを含む、安価な半導体ウェーハの処理方法に関する。
【０００２】
半導体ウェーハは、通常、シリコンインゴットなどの単結晶インゴットから形成され、後の処理に適したウェーハの方位を有する１つまたはそれ以上の平面が形成されるように、調整され、研磨される。そしてインゴットは、個々のウェーハにスライス切断されて、それぞれのウェーハは、厚みを薄くし、スライス処理に起因する損傷を取り除き、高反射率を有する表面を形成するための数多くの処理動作が施される。ウェーハの厚みを薄くし、スライス処理により誘発される損傷を取り除くために、通常、ラッピング処理（研磨スラリ処理）がウェーハの表面および裏面に対して実施される。厚みを薄くし、ラッピング後の損傷を取り除くために、酸または腐食エッチャントを用いた化学エッチング処理も同様に行われる。酸を含む化学エッチャントを用いると、ウェーハのナノトポグラフィに悪影響を与え得ることが知られている。
【０００３】
したがって、先の処理で誘発された表面および裏面に対する損傷を取り除くために、かつ確実にウェーハを平坦化するために、通常、各ウェーハの一方または両方の面が研磨される。同時に両面を研磨する方法によれば、より平坦で、平行な表面および裏面を有するウェーハを生産することができるので、当業界においては好適なものとなった。
【０００４】
しかしながら、同時両面研磨法には欠点がある。例えば、同時両面研磨法によれば、単面研磨法よりもコストが高く、実質的な損傷がウェーハ表面内に残ることである。さらに、ウェーハ表面を視覚的に区別できないため、ウェーハに対する後の工程で用いられる特定の装置に対して問題が生じることがある。
【０００５】
単面エッチングして裏面を曇らせることにより、この問題を解決することが知られている。ただし、単面エッチング法は、裏面のナノトポグラフィに悪影響を与え、後に、ウェーハがワックス塗布された状態で、表面研磨処理されるとき、表面に影響を与え得る。ほとんどの単面エッチング処理は、ウェーハの端部および／またはウェーハの表面に悪影響を与え、好ましくない。曇らせる処理の代わりに、裏面から除去すべきウェーハ材料を低減して、裏面が表面と区別できるように、研磨パッドおよびウェーハ担体の回転速度を操作する両面研磨法を用いることが知られている。ウェーハの表面および裏面のそれぞれから除去すべきウェーハ材料の量は、回転速度の操作ほど精度よく制御されないことが分かってきた。このように除去量が制御できないと、裏面の粗さおよび光沢に不要なばらつきが生じる。さらに、表面および裏面から除去されるウェーハ材料の量の差異は、比較的に小さい。
【０００６】
（発明の要約）
本発明は、いくつかの目的と特徴を有し、中でも、半導体ウェーハの表面および裏面を同時に研磨して、比較的に平坦なウェーハを製造する方法を提供し、視覚的に区別できる表面および裏面を有するウェーハを製造する方法を提供し、表面および裏面の一方から実質的により多くのウェーハ材料を除去する方法を提供することである。
【０００７】
概して云えば、本発明の方法は、半導体ウェーハの表面および裏面を同時に研磨する方法に関する。この方法は、通常、第１および第２の研磨パッドの間に配置されたウェーハ担体を有する研磨装置を用意するステップを有する。第１の研磨パッドの硬度は、第２の研磨パッドの硬度より実質的に大きい。ウェーハは、表面が第１の研磨パッドに面し、裏面が第２の研磨パッドに面するようにウェーハ担体内に配置される。研磨スラリが、前記パッドの少なくともいずれか一方に塗布され、ウェーハ担体、第１の研磨パッド、および第２の研磨パッドを回転させる。ウェーハの表面および裏面を研磨するために、表面を第１の研磨パッドに接触させ、裏面を第２の研磨パッドに接触させる。これにより、研磨後、ウェーハ材料が、第２の研磨パッドと係合する裏面から、表面よりも少なく除去され、裏面が、表面より少ない光沢を有する。
【０００８】
本発明の別の態様において、単結晶インゴットからスライス切断され、表面および裏面を有する半導体ウェーハを処理する方法であって、この方法は、ウェーハの厚みを薄くし、ウェーハの平坦性を改善するために、ウェーハの表面および裏面をラッピングするステップを有する。このラッピングステップは、表面および裏面に損傷を形成する。ラッピングステップ後に残る表面上の損傷を削減するために、ウェーハの表面および裏面がエッチングされる。ウェーハの平坦性を改善し、表面および裏面上の損傷を削減するために、ウェーハの表面および裏面が同時に研磨される。同時研磨ステップの完了後、裏面上に残るウェーハの損傷は、表面上に残るウェーハの損傷よりも多い。表面における曇りおよび粗さを低減するために、ウェーハの表面が研磨仕上げされる。その後、表面が裏面より高い光沢を有する。この方法は、裏面に対して実施され、表面に対して実施されない任意のステップから影響を受けない。
【０００９】
本発明の他の目的および特徴は、一部については明らかであり、一部については以下に説明される。
【００１０】
（好適な実施形態の詳細な説明）
ここで図面、とりわけ図１を参照すると、独国ＲｅｎｄｓｂｕｒｇのＰｅｔｅｒ Ｗｏｌｔｅｒｓ Ｇｍｂｈで製造された型番ＡＣ１４００などの従来式の両面研磨装置の一部が、一般に、符号１０を用いて、概略的に図示されている。この両面研磨装置を用いて、１つまたはそれ以上の単結晶性シリコンインゴットからスライス切断された半導体ウェーハＷの表面および裏面を研磨する。別の型式の両面研磨装置を用いることも考えられる。この装置は、通常環状の上側プラテン１２と、通常環状の下側プラテン１４とを有する。上側研磨パッド１６は、上側プラテン１２の下向き表面上に実装され、下側研磨パッド１８は、下側プラテン１４の上向き表面上に実装される。
【００１１】
当業者により広く知られているように、適当な駆動メカニズム（図示せず）を用いて、上側プラテン１２と下側プラテン１４を選択された回転速度で回転させる。本発明の好適な方法について以下説明するが、この装置１０は、コントローラを有し、これによりユーザは、下側プラテン１４の選択された回転速度とは異なる上側プラテン１２の回転速度を設定することができる。同様に、これらのプラテンは、同一方向または反対方向に回転できるように、異なる方向に回転可能である。
【００１２】
複数の通常円形のウェーハ担体２２が下側研磨パッド１８上に実装される。各ウェーハ担体２２は、少なくとも１つの（この実施形態では３つの）円形開口部を有し、ここに研磨すべきウェーハＷが収容される。各ウェーハ担体２２の周縁部は、この装置１０の「太陽」ギアまたは内側ギアと外側ギア（図示せず）に係合するリングギア（図示せず）を有する。内側ギアおよび外側ギアは、選択された速度で担体を回転させるための適当な駆動メカニズムにより駆動される。
【００１３】
本発明の方法において、ウェーハ担体２２は、下側研磨パッド１８上に実装され、担体は、通常、下側研磨パッド１８と上側研磨パッド１６の間に配置される。少なくとも１つのウェーハＷは、その表面が下側研磨パッド１８に面し、その裏面が上側研磨パッド１６に面するように、ウェーハ担体２２の１つの開口部内に配置される。
【００１４】
従来式の研磨スラリが少なくとも一方のパッドに塗布される。ウェーハ担体２２、上側研磨パッド１６、および下側研磨パッド１８を回転させる。上側研磨パッド１６がウェーハＷの裏面と接触し、下側研磨パッド１８がウェーハＷの表面と接触するように、上側プラテン１２が下側プラテン１４に向かって下降する。研磨ステップ時、裏面および表面が、それぞれ上側パッドおよび下側パッドにより同時に研磨されるように、上側プラテン１２は、選択された「ダウンフォース（下方力）」で下向きの力を受ける。表面を研磨する下側パッド１８は、上側パッド１６よりも実質的に大きい粗さを有する。下側パッド１８は、好適には、ポリウレタン含浸ポリエステル製のフェルト材料で形成された粗い（あるいは基材除去用の）研磨パッドであって、デラウェア州のＮｅｗａｒｋにあるＲｏｄｅｌ Ｃｏｒｐｏａｔｉｏｎで製造されている型番Ｓｕｂａ Ｈ２パッドであることが好ましい。上側パッド１６は、好適には、極微孔性ポリウレタン材料で構成される「仕上用」研磨パッドであって、Ｒｏｄｅｌで製造されている型番ＵＲ−１００であることが好ましく、粗いパッドよりも実質的に多くの孔を有する。下側パッドは、約６％ないし約８％、より好適には約７％の圧縮率を有する。上側パッドは、約８％ないし約２０％、より好適には約１０％ないし約１２％の圧縮率を有する。下側パッド１８は、上側パッド１６よりも実質的に大きい硬度を有する。例えば、型番ＵＲ−１００に相当する仕上用パッドであるＳｕｂａ ８０パッドは、検査方法ＲＭ−０２Ａ−７−９１を用いたとき、約１３ないし２０のショアＡの硬度を有し、Ｓｕｂａ Ｈ２パッドは、同じ検査方法を用いたとき、約８４のショアＡの硬度を有する。下側パッド１８は、上側パッドよりも迅速にウェーハ材料を除去し（除去速度比）、好適には、１回転当たり、上側パッド１６の少なくとも約５倍のウェーハ材料の量を除去する。除去速度比は、より好適には約１０：１、さらにいっそう好適には約１５：１である。ウェーハＷは、粗いパッドおよび仕上用パッドを用いて研磨され、裏面から除去されるウェーハ材料の量を、表面から除去されるウェーハ材料の量よりも少なくして、裏面は表面よりも少ない光沢を有する。
【００１５】
担体２２、上側プラテン１２と上側パッド１６、および下側プラテン１４と下側パッド１８の相対的回転速度を操作することにより、除去速度比、ならびに表面および裏面から除去されるウェーハ材料の量の差異をさらに増大させることができる。とりわけ、上側プラテン１２を、ウェーハ担体２２と同一方向に同一回転速度で回転させる。このようにして、上側パッド１６と各ウェーハＷの間の相対的な動きが小さくなり、その結果、研磨時の除去量が少なくなる。表１は、上側および下側プラテン１２，１４、および内側および外側リングギア（リングギアの速度により担体２２の速度が決定される。）の速度に対する適当な範囲と好適なパラメータを含む。また表１は、研磨時ダウンフォースの適当な範囲と、好適な研磨時ダウンフォースを含む。
【表１】
１マイナス符号は反時計方向を示し、正数は時計方向を示す。
【００１６】
表面が接触する下側パッド１８の温度を、裏面が接触する上側パッド１６の温度よりも上げることにより、除去速度比、ならびに表面および裏面から除去されるウェーハ材料の量の差異をさらに増大させることができる。各研磨パッドの温度は、各パッドと接触する各プラテンと熱伝導する循環水により制御されている。型番ＡＣ１４００および型番ＡＣ２０００の研磨装置は、上側プラテン１２と熱伝導する循環水の温度を制御する制御システムと、下側プラテン１４と熱伝導する循環水の温度を制御する別の制御システムとを有する。こうした個別のシステムにより、ユーザは、上側パッド１６に対する下側パッド１４の温度を高くして、裏面よりもより多くの材料を表面から除去することができる。
【００１７】
本発明の別の方法において、半導体ウェーハＷは、従来式のラッピング装置（図示せず）内に配置され、ウェーハの厚みを削減し、ウェーハの平坦性を改善するためにラッピングされる（磨かれる）。ラッピング処理により厚みを削ることにより、スライス処理に起因する損傷を取り除くことができる。しかし、ラッピングステップは、ウェーハスライス処理で生じる損傷とは異なる特徴を有する損傷を表面および裏面に形成する。適当なラッピング装置は、独国ＲｅｎｄｓｂｕｒｇのＰｅｔｅｒ Ｗｏｌｔｅｒｓ Ｃｏｒｏｐｒａｔｉｏｎで市販されているＰｅｔｅｒ Ｗｏｌｔｅｒｓ型番ＡＣ１４００およびＡＣ２０００を含む。このラッピング装置は、両面研磨装置と同じ装置であってもよい。このラッピング装置は、例えば約４０ないし１００ミクロンの所定の厚みのウェーハ材料を除去し、好適には、約７０ミクロンがラッピング処理により除去される。従来式のラッピング装置の動作は、当業者には明白であるので、ここではさらに説明しない。
【００１８】
ウェーハＷの表面および裏面は、ラッピングステップ後に残存する表面上の損傷を取り除くためにエッチングされる。ウェーハＷのナノトポグラフィに対する腐食性の（アルカリ性の）エッチャントの有害性は、酸性エッチャントよりも小さいので、用いられるエッチャントは、腐食性のエッチャントであることが好ましい。ウェーハは、他のさまざまなエッチング処理を行うことができるが、好適には、浸漬エッチングされる。エッチングステップの後、ウェーハＷは端面研磨される。
【００１９】
ウェーハＷの平坦性を改善し、表面および裏面上のウェーハ損傷を低減するために、表面および裏面を同時に研磨する。同時研磨ステップを完了した後、裏面に残るウェーハ損傷は、表面上のウェーハ損傷よりも多い。好適には、ウェーハＷの裏面から除去される除去されるウェーハ材料が、表面から除去されるウェーハ材料よりも少なくなるように、同時研磨ステップは、上述の方法を用いて実施される。より具体的には、裏面を研磨する際に用いられるパッドよりもより硬く、より粗いパッドを用いて、表面を研磨する。この方法において、表面と裏面におけるウェーハ除去量の差異を増大させるために、担体２２の回転速度を操作しないことが好ましい。この回転速度を操作すると、裏面の材料除去に対する制御精度が低下して、裏面における粗さおよび光沢に不要なばらつきが生じることがある。
【００２０】
表面における曇り（ｈａｚｅ）および粗さを低減するために、ウェーハの表面が仕上研磨される。裏面のナノトポグラフィは、本発明の同時研磨法の後、十分に均一となるので、表面研磨する際、裏面のナノトポグラフィが表面のナノトポグラフィに悪影響を与えないものと考えられている。同時研磨した後の表面および裏面のナノトポグラフィは、好適には、２ｍｍ×２ｍｍ領域において２０ｎｍＰＶ以下、および１０ｍｍ×１０ｍｍ領域において７０ｎｍＰＶ以下である。さらに好適には、ナノトポグラフィは、２ｍｍ×２ｍｍ領域において１０ｎｍＰＶ以下であり、さらにいっそう好適には、実質的にゼロである。表面を研磨した後は、表面および裏面を視覚的に、あるいはウェーハを仕上るために用いられるセンサにより区別できるように、表面が裏面よりも高い光沢値を有する。独国Ｇａｒｄｎｅｒ， Ｉｎｃ．で製造されたＭｉｒｒｏｒ−Ｔｒｉ−Ｇｌｏｓｓ測定器を用いて測定すると、例えば、表面の光沢値は約３７０で、裏面の光沢値は、同じ測定器を用いると、約１２０である。さらに、同時研磨ステップの後、仕上研磨ステップの前においては、表面は裏面よりも高い光沢値を有する。
【００２１】
好都合にも、このウェーハＷを処理する方法は、裏面に施され、表面に施されない任意のステップから影響を受けない。したがってウェーハＷは、同時両面研磨により実現される平坦性と平衡性を有し、仕上研磨ステップにより、光沢値の高い鏡面仕上げされた表面を有する。さらにこの方法によれば、表面と裏面が区別できるようにするため、裏面に対して追加的な処理を施す必要がない。さらに、同時両面研磨ステップで除去され、仕上研磨ステップにおいてさらに除去する必要のある、表面からの除去材料の量が少なく済むので、この方法は安価である。
【００２２】
これまで説明したように、本発明のいくつかの目的が実現され、他の好適な結果が得られる。
【００２３】
本発明またはその好適な実施形態の構成要素を導入する際、「ａ（１つの）」、「ａｎ（１つの）」、「ｔｈｅ（その）」、および「ｓａｉｄ（その）」といった冠詞は、１つまたはそれ以上の構成部品が存在することを意味する。「ｃｏｍｐｒｉｓｉｎｇ（備える）」、「ｉｎｃｌｕｄｉｎｇ（有する）」、および「ｈａｖｉｎｇ（含む）」といった文言は、包括的な意味であって、列挙された構成部品以外の他の構成部品を含みうることを意味している。
【００２４】
本発明の精神から逸脱することなく、上述の構成にさまざまな変形を加えることができるので、上記明細書に含まれる、あるいは添付図面に図示された内容はすべて、例示的なものであって、限定する意図はないものと解釈するべきである。
【００２５】
いくつかの図面を通して、対応する参照符号は、対応する構成部品を示す。
【図面の簡単な説明】
【図１】図１は、本発明による方法で用いられる両面研磨装置の概略斜視がである。
【図２】図２は、本発明による半導体ウェーハを処理するための方法を示すフロー図である。
【符号の説明】
１０ 研磨装置、１２ 上側プラテン、１４ 下側プラテン、１６ 上側研磨パッド、１８ 下側研磨パッド、２２ ウェーハ担体、Ｗ ウェーハ。
（発明の背景）
本発明は、一般に、半導体ウェーハの処理方法に関し、とりわけ、ナノトポグラフィが小さい平坦なウェーハを製造するために、半導体ウェーハの表面および裏面を同時に研磨するステップを含む、安価な半導体ウェーハの処理方法に関する。
【０００２】
半導体ウェーハは、通常、シリコンインゴットなどの単結晶インゴットから形成され、後の処理に適したウェーハの方位を有する１つまたはそれ以上の平面が形成されるように、調整され、研磨される。そしてインゴットは、個々のウェーハにスライス切断されて、それぞれのウェーハは、厚みを薄くし、スライス処理に起因する損傷を取り除き、高反射率を有する表面を形成するための数多くの処理動作が施される。ウェーハの厚みを薄くし、スライス処理により誘発される損傷を取り除くために、通常、ラッピング処理（研磨スラリ処理）がウェーハの表面および裏面に対して実施される。厚みを薄くし、ラッピング後の損傷を取り除くために、酸または腐食エッチャントを用いた化学エッチング処理も同様に行われる。酸を含む化学エッチャントを用いると、ウェーハのナノトポグラフィに悪影響を与え得ることが知られている。
【０００３】
したがって、先の処理で誘発された表面および裏面に対する損傷を取り除くために、かつ確実にウェーハを平坦化するために、通常、各ウェーハの一方または両方の面が研磨される。同時に両面を研磨する方法によれば、より平坦で、平行な表面および裏面を有するウェーハを生産することができるので、当業界においては好適なものとなった。
【０００４】
しかしながら、同時両面研磨法には欠点がある。例えば、同時両面研磨法によれば、単面研磨法よりもコストが高く、実質的な損傷がウェーハ表面内に残ることである。さらに、ウェーハ表面を視覚的に区別できないため、ウェーハに対する後の工程で用いられる特定の装置に対して問題が生じることがある。
【０００５】
単面エッチングして裏面を曇らせることにより、この問題を解決することが知られている。ただし、単面エッチング法は、裏面のナノトポグラフィに悪影響を与え、後に、ウェーハがワックス塗布された状態で、表面研磨処理されるとき、表面に影響を与え得る。ほとんどの単面エッチング処理は、ウェーハの端部および／またはウェーハの表面に悪影響を与え、好ましくない。曇らせる処理の代わりに、裏面から除去すべきウェーハ材料を低減して、裏面が表面と区別できるように、研磨パッドおよびウェーハ担体の回転速度を操作する両面研磨法を用いることが知られている。ウェーハの表面および裏面のそれぞれから除去すべきウェーハ材料の量は、回転速度の操作ほど精度よく制御されないことが分かってきた。このように除去量が制御できないと、裏面の粗さおよび光沢に不要なばらつきが生じる。さらに、表面および裏面から除去されるウェーハ材料の量の差異は、比較的に小さい。
【０００６】
（発明の要約）
本発明は、いくつかの目的と特徴を有し、中でも、半導体ウェーハの表面および裏面を同時に研磨して、比較的に平坦なウェーハを製造する方法を提供し、視覚的に区別できる表面および裏面を有するウェーハを製造する方法を提供し、表面および裏面の一方から実質的により多くのウェーハ材料を除去する方法を提供することである。
【０００７】
概して云えば、本発明の方法は、半導体ウェーハの表面および裏面を同時に研磨する方法に関する。この方法は、通常、第１および第２の研磨パッドの間に配置されたウェーハ担体を有する研磨装置を用意するステップを有する。第１の研磨パッドの硬度は、第２の研磨パッドの硬度より実質的に大きい。ウェーハは、表面が第１の研磨パッドに面し、裏面が第２の研磨パッドに面するようにウェーハ担体内に配置される。研磨スラリが、前記パッドの少なくともいずれか一方に塗布され、ウェーハ担体、第１の研磨パッド、および第２の研磨パッドを回転させる。ウェーハの表面および裏面を研磨するために、表面を第１の研磨パッドに接触させ、裏面を第２の研磨パッドに接触させる。これにより、研磨後、ウェーハ材料が、第２の研磨パッドと係合する裏面から、表面よりも少なく除去され、裏面が、表面より少ない光沢を有する。
【０００８】
本発明の別の態様において、単結晶インゴットからスライス切断され、表面および裏面を有する半導体ウェーハを処理する方法であって、この方法は、ウェーハの厚みを薄くし、ウェーハの平坦性を改善するために、ウェーハの表面および裏面をラッピングするステップを有する。このラッピングステップは、表面および裏面に損傷を形成する。ラッピングステップ後に残る表面上の損傷を削減するために、ウェーハの表面および裏面がエッチングされる。ウェーハの平坦性を改善し、表面および裏面上の損傷を削減するために、ウェーハの表面および裏面が同時に研磨される。同時研磨ステップの完了後、裏面上に残るウェーハの損傷は、表面上に残るウェーハの損傷よりも多い。表面における曇りおよび粗さを低減するために、ウェーハの表面が研磨仕上げされる。その後、表面が裏面より高い光沢を有する。この方法は、裏面に対して実施され、表面に対して実施されない任意のステップから影響を受けない。
【０００９】
本発明の他の目的および特徴は、一部については明らかであり、一部については以下に説明される。
【００１０】
（好適な実施形態の詳細な説明）
ここで図面、とりわけ図１を参照すると、独国ＲｅｎｄｓｂｕｒｇのＰｅｔｅｒ Ｗｏｌｔｅｒｓ Ｇｍｂｈで製造された型番ＡＣ１４００などの従来式の両面研磨装置の一部が、一般に、符号１０を用いて、概略的に図示されている。この両面研磨装置を用いて、１つまたはそれ以上の単結晶性シリコンインゴットからスライス切断された半導体ウェーハＷの表面および裏面を研磨する。別の型式の両面研磨装置を用いることも考えられる。この装置は、通常環状の上側プラテン１２と、通常環状の下側プラテン１４とを有する。上側研磨パッド１６は、上側プラテン１２の下向き表面上に実装され、下側研磨パッド１８は、下側プラテン１４の上向き表面上に実装される。
【００１１】
当業者により広く知られているように、適当な駆動メカニズム（図示せず）を用いて、上側プラテン１２と下側プラテン１４を選択された回転速度で回転させる。本発明の好適な方法について以下説明するが、この装置１０は、コントローラを有し、これによりユーザは、下側プラテン１４の選択された回転速度とは異なる上側プラテン１２の回転速度を設定することができる。同様に、これらのプラテンは、同一方向または反対方向に回転できるように、異なる方向に回転可能である。
【００１２】
複数の通常円形のウェーハ担体２２が下側研磨パッド１８上に実装される。各ウェーハ担体２２は、少なくとも１つの（この実施形態では３つの）円形開口部を有し、ここに研磨すべきウェーハＷが収容される。各ウェーハ担体２２の周縁部は、この装置１０の「太陽」ギアまたは内側ギアと外側ギア（図示せず）に係合するリングギア（図示せず）を有する。内側ギアおよび外側ギアは、選択された速度で担体を回転させるための適当な駆動メカニズムにより駆動される。
【００１３】
本発明の方法において、ウェーハ担体２２は、下側研磨パッド１８上に実装され、担体は、通常、下側研磨パッド１８と上側研磨パッド１６の間に配置される。少なくとも１つのウェーハＷは、その表面が下側研磨パッド１８に面し、その裏面が上側研磨パッド１６に面するように、ウェーハ担体２２の１つの開口部内に配置される。
【００１４】
従来式の研磨スラリが少なくとも一方のパッドに塗布される。ウェーハ担体２２、上側研磨パッド１６、および下側研磨パッド１８を回転させる。上側研磨パッド１６がウェーハＷの裏面と接触し、下側研磨パッド１８がウェーハＷの表面と接触するように、上側プラテン１２が下側プラテン１４に向かって下降する。研磨ステップ時、裏面および表面が、それぞれ上側パッドおよび下側パッドにより同時に研磨されるように、上側プラテン１２は、選択された「ダウンフォース（下方力）」で下向きの力を受ける。表面を研磨する下側パッド１８は、上側パッド１６よりも実質的に大きい粗さを有する。下側パッド１８は、好適には、ポリウレタン含浸ポリエステル製のフェルト材料で形成された粗い（あるいは基材除去用の）研磨パッドであって、デラウェア州のＮｅｗａｒｋにあるＲｏｄｅｌ Ｃｏｒｐｏａｔｉｏｎで製造されている型番Ｓｕｂａ Ｈ２パッドであることが好ましい。上側パッド１６は、好適には、極微孔性ポリウレタン材料で構成される「仕上用」研磨パッドであって、Ｒｏｄｅｌで製造されている型番ＵＲ−１００であることが好ましく、粗いパッドよりも実質的に多くの孔を有する。下側パッドは、約６％ないし約８％、より好適には約７％の圧縮率を有する。上側パッドは、約８％ないし約２０％、より好適には約１０％ないし約１２％の圧縮率を有する。下側パッド１８は、上側パッド１６よりも実質的に大きい硬度を有する。例えば、型番ＵＲ−１００に相当する仕上用パッドであるＳｕｂａ ８０パッドは、検査方法ＲＭ−０２Ａ−７−９１を用いたとき、約１３ないし２０のショアＡの硬度を有し、Ｓｕｂａ Ｈ２パッドは、同じ検査方法を用いたとき、約８４のショアＡの硬度を有する。下側パッド１８は、上側パッドよりも迅速にウェーハ材料を除去し（除去速度比）、好適には、１回転当たり、上側パッド１６の少なくとも約５倍のウェーハ材料の量を除去する。除去速度比は、より好適には約１０：１、さらにいっそう好適には約１５：１である。ウェーハＷは、粗いパッドおよび仕上用パッドを用いて研磨され、裏面から除去されるウェーハ材料の量を、表面から除去されるウェーハ材料の量よりも少なくして、裏面は表面よりも少ない光沢を有する。
【００１５】
担体２２、上側プラテン１２と上側パッド１６、および下側プラテン１４と下側パッド１８の相対的回転速度を操作することにより、除去速度比、ならびに表面および裏面から除去されるウェーハ材料の量の差異をさらに増大させることができる。とりわけ、上側プラテン１２を、ウェーハ担体２２と同一方向に同一回転速度で回転させる。このようにして、上側パッド１６と各ウェーハＷの間の相対的な動きが小さくなり、その結果、研磨時の除去量が少なくなる。表１は、上側および下側プラテン１２，１４、および内側および外側リングギア（リングギアの速度により担体２２の速度が決定される。）の速度に対する適当な範囲と好適なパラメータを含む。また表１は、研磨時ダウンフォースの適当な範囲と、好適な研磨時ダウンフォースを含む。
【表１】
【００１６】
表面が接触する下側パッド１８の温度を、裏面が接触する上側パッド１６の温度よりも上げることにより、除去速度比、ならびに表面および裏面から除去されるウェーハ材料の量の差異をさらに増大させることができる。各研磨パッドの温度は、各パッドと接触する各プラテンと熱伝導する循環水により制御されている。型番ＡＣ１４００および型番ＡＣ２０００の研磨装置は、上側プラテン１２と熱伝導する循環水の温度を制御する制御システムと、下側プラテン１４と熱伝導する循環水の温度を制御する別の制御システムとを有する。こうした個別のシステムにより、ユーザは、上側パッド１６に対する下側パッド１４の温度を高くして、裏面よりもより多くの材料を表面から除去することができる。
【００１７】
本発明の別の方法において、半導体ウェーハＷは、従来式のラッピング装置（図示せず）内に配置され、ウェーハの厚みを削減し、ウェーハの平坦性を改善するためにラッピングされる（磨かれる）。ラッピング処理により厚みを削ることにより、スライス処理に起因する損傷を取り除くことができる。しかし、ラッピングステップは、ウェーハスライス処理で生じる損傷とは異なる特徴を有する損傷を表面および裏面に形成する。適当なラッピング装置は、独国ＲｅｎｄｓｂｕｒｇのＰｅｔｅｒ Ｗｏｌｔｅｒｓ Ｃｏｒｏｐｒａｔｉｏｎで市販されているＰｅｔｅｒ Ｗｏｌｔｅｒｓ型番ＡＣ１４００およびＡＣ２０００を含む。このラッピング装置は、両面研磨装置と同じ装置であってもよい。このラッピング装置は、例えば約４０ないし１００ミクロンの所定の厚みのウェーハ材料を除去し、好適には、約７０ミクロンがラッピング処理により除去される。従来式のラッピング装置の動作は、当業者には明白であるので、ここではさらに説明しない。
【００１８】
ウェーハＷの表面および裏面は、ラッピングステップ後に残存する表面上の損傷を取り除くためにエッチングされる。ウェーハＷのナノトポグラフィに対する腐食性の（アルカリ性の）エッチャントの有害性は、酸性エッチャントよりも小さいので、用いられるエッチャントは、腐食性のエッチャントであることが好ましい。ウェーハは、他のさまざまなエッチング処理を行うことができるが、好適には、浸漬エッチングされる。エッチングステップの後、ウェーハＷは端面研磨される。
【００１９】
ウェーハＷの平坦性を改善し、表面および裏面上のウェーハ損傷を低減するために、表面および裏面を同時に研磨する。同時研磨ステップを完了した後、裏面に残るウェーハ損傷は、表面上のウェーハ損傷よりも多い。好適には、ウェーハＷの裏面から除去される除去されるウェーハ材料が、表面から除去されるウェーハ材料よりも少なくなるように、同時研磨ステップは、上述の方法を用いて実施される。より具体的には、裏面を研磨する際に用いられるパッドよりもより硬く、より粗いパッドを用いて、表面を研磨する。この方法において、表面と裏面におけるウェーハ除去量の差異を増大させるために、担体２２の回転速度を操作しないことが好ましい。この回転速度を操作すると、裏面の材料除去に対する制御精度が低下して、裏面における粗さおよび光沢に不要なばらつきが生じることがある。
【００２０】
表面における曇り（ｈａｚｅ）および粗さを低減するために、ウェーハの表面が仕上研磨される。裏面のナノトポグラフィは、本発明の同時研磨法の後、十分に均一となるので、表面研磨する際、裏面のナノトポグラフィが表面のナノトポグラフィに悪影響を与えないものと考えられている。同時研磨した後の表面および裏面のナノトポグラフィは、好適には、２ｍｍ×２ｍｍ領域において２０ｎｍＰＶ以下、および１０ｍｍ×１０ｍｍ領域において７０ｎｍＰＶ以下である。さらに好適には、ナノトポグラフィは、２ｍｍ×２ｍｍ領域において１０ｎｍＰＶ以下であり、さらにいっそう好適には、実質的にゼロである。表面を研磨した後は、表面および裏面を視覚的に、あるいはウェーハを仕上るために用いられるセンサにより区別できるように、表面が裏面よりも高い光沢値を有する。独国Ｇａｒｄｎｅｒ， Ｉｎｃ．で製造されたＭｉｒｒｏｒ−Ｔｒｉ−Ｇｌｏｓｓ測定器を用いて測定すると、例えば、表面の光沢値は約３７０で、裏面の光沢値は、同じ測定器を用いると、約１２０である。さらに、同時研磨ステップの後、仕上研磨ステップの前においては、表面は裏面よりも高い光沢値を有する。
【００２１】
好都合にも、このウェーハＷを処理する方法は、裏面に施され、表面に施されない任意のステップから影響を受けない。したがってウェーハＷは、同時両面研磨により実現される平坦性と平衡性を有し、仕上研磨ステップにより、光沢値の高い鏡面仕上げされた表面を有する。さらにこの方法によれば、表面と裏面が区別できるようにするため、裏面に対して追加的な処理を施す必要がない。さらに、同時両面研磨ステップで除去され、仕上研磨ステップにおいてさらに除去する必要のある、表面からの除去材料の量が少なく済むので、この方法は安価である。
【００２２】
これまで説明したように、本発明のいくつかの目的が実現され、他の好適な結果が得られる。
【００２３】
本発明またはその好適な実施形態の構成要素を導入する際、「ａ（１つの）」、「ａｎ（１つの）」、「ｔｈｅ（その）」、および「ｓａｉｄ（その）」といった冠詞は、１つまたはそれ以上の構成部品が存在することを意味する。「ｃｏｍｐｒｉｓｉｎｇ（備える）」、「ｉｎｃｌｕｄｉｎｇ（有する）」、および「ｈａｖｉｎｇ（含む）」といった文言は、包括的な意味であって、列挙された構成部品以外の他の構成部品を含みうることを意味している。
【００２４】
本発明の精神から逸脱することなく、上述の構成にさまざまな変形を加えることができるので、上記明細書に含まれる、あるいは添付図面に図示された内容はすべて、例示的なものであって、限定する意図はないものと解釈するべきである。
【００２５】
いくつかの図面を通して、対応する参照符号は、対応する構成部品を示す。
【図面の簡単な説明】
【図１】図１は、本発明による方法で用いられる両面研磨装置の概略斜視がである。
【図２】図２は、本発明による半導体ウェーハを処理するための方法を示すフロー図である。
【符号の説明】
１０ 研磨装置、１２ 上側プラテン、１４ 下側プラテン、１６ 上側研磨パッド、１８ 下側研磨パッド、２２ ウェーハ担体、Ｗ ウェーハ。
Claims (10)
- 半導体ウェーハの表面および裏面を同時に研磨する方法であって、
（ａ）通常、第１および第２の研磨パッドの間に配置されたウェーハ担体を有する研磨装置を用意するステップと、第１の研磨パッドの硬度は、第２の研磨パッドの硬度より実質的に大きく、
（ｂ）表面が第１の研磨パッドに面し、裏面が第２の研磨パッドに面するように、ウェーハをウェーハ担体内に配置するステップと、
（ｃ）前記パッドの少なくともいずれか一方に研磨スラリを塗布するステップと、
（ｄ）ウェーハ担体、第１の研磨パッド、および第２の研磨パッドを回転させるステップと、
（ｅ）ウェーハの表面および裏面を研磨するために、表面を第１の研磨パッドに接触させ、裏面を第２の研磨パッドに接触させるステップと、
これにより、研磨後、ウェーハ材料が、第２の研磨パッドと係合する裏面から、表面よりも少なく除去され、裏面が、表面より少ない光沢を有することを特徴とする方法。 - 請求項１に記載の方法であって、
第１の研磨パッドは、ポリウレタン含浸ポリエステル製のフェルト材料であり、第２の研磨パッドは、極微孔性ポリウレタン材料であることを特徴とする方法。 - 請求項１に記載の方法であって、
第１の研磨パッドは、第２の研磨パッドよりも実質的に大きい粗さを有することを特徴とする方法。 - 請求項１に記載の方法であって、
第１の研磨パッドは、第２の研磨パッドよりも圧縮性が小さいことを特徴とする方法。 - 請求項１に記載の方法であって、
回転させるステップは、ウェーハの裏面から除去される材料が極力少なくなるように、ウェーハ担体、第１の研磨パッド、および第２の研磨パッドの相対的な回転速度を選択するステップを含むことを特徴とする方法。 - 請求項５に記載の方法であって、
回転させるステップは、ウェーハの裏面から除去される材料を極力少なくするために、ウェーハ担体および第２の研磨パッドを同じ方向に同じ速度で回転させるステップを含むことを特徴とする方法。 - 請求項５に記載の方法であって、
第１の研磨パッドは、１回転当たり、第２の研磨パッドよりも少なくとも５倍以上のウェーハ材料を除去することを特徴とする方法。 - 単結晶インゴットからスライス切断され、表面および裏面を有する半導体ウェーハを処理する方法であって、この方法は、順に、
（ａ）ウェーハの厚みを薄くし、ウェーハの平坦性を改善するために、ウェーハの表面および裏面をラッピングするステップと、このラッピングステップは、表面および裏面に損傷を形成し、
（ｂ）ラッピングステップ後に残る表面上の損傷を削減するために、ウェーハの表面および裏面をエッチングするステップと、
（ｃ）ウェーハの平坦性を改善し、表面および裏面上の損傷を削減するために、ウェーハの表面および裏面を同時に研磨するステップと、同時研磨ステップの完了後、裏面上に残るウェーハの損傷が、表面上に残るウェーハの損傷よりも多く、
（ｄ）表面における曇りおよび粗さを低減するために、ウェーハの表面を研磨仕上げするステップと、その後、表面が裏面より高い光沢を有し、
この方法は、裏面に対して実施され、表面に対して実施されない任意のステップから影響を受けないことを特徴とする方法。 - 請求項８に記載の方法であって、
表面および裏面を同時に研磨するステップは、
（ａ）通常、第１および第２の研磨パッドの間に配置されたウェーハ担体を有する研磨装置を用意するステップと、
（ｂ）表面が第１の研磨パッドに面し、裏面が第２の研磨パッドに面するように、ウェーハをウェーハ担体内に配置するステップと、
（ｃ）前記パッドの少なくともいずれか一方に研磨スラリを塗布するステップと、
（ｄ）ウェーハ担体、第１の研磨パッド、および第２の研磨パッドを回転させるステップと、
（ｅ）ウェーハの表面および裏面を同時に研磨するために、表面を第１の研磨パッドに接触させ、裏面を第２の研磨パッドに接触させるステップと有し、
第１の研磨パッドの硬度は、第２の研磨パッドの硬度より実質的に大きく、
これにより、同時研磨ステップ後、ウェーハ材料が、第２の研磨パッドと係合する裏面から、より少なく除去され、表面が、裏面より高い光沢を有することを特徴とする方法。 - 請求項９に記載の方法であって、
第１の研磨パッドの粗さは、第２の研磨パッドの粗さより実質的に大きいことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US63353200A | 2000-08-07 | 2000-08-07 | |
| PCT/US2001/021238 WO2002011947A2 (en) | 2000-08-07 | 2001-07-05 | Method for processing a semiconductor wafer using double-side polishing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004506314A true JP2004506314A (ja) | 2004-02-26 |
Family
ID=24540006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002517269A Withdrawn JP2004506314A (ja) | 2000-08-07 | 2001-07-05 | 両面研磨法を用いて半導体ウェーハを処理する方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20040038544A1 (ja) |
| EP (1) | EP1307321A2 (ja) |
| JP (1) | JP2004506314A (ja) |
| KR (1) | KR20030024834A (ja) |
| CN (1) | CN1446142A (ja) |
| TW (1) | TW491747B (ja) |
| WO (1) | WO2002011947A2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106181652A (zh) * | 2015-05-08 | 2016-12-07 | 蓝思科技股份有限公司 | 磨机的磨皮开槽方法及修复弯片玻璃的方法 |
| JP2017098350A (ja) * | 2015-11-20 | 2017-06-01 | 株式会社ディスコ | ウェーハの製造方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004005702A1 (de) * | 2004-02-05 | 2005-09-01 | Siltronic Ag | Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe |
| DE102004010379A1 (de) * | 2004-03-03 | 2005-09-22 | Schott Ag | Verfahren zur Herstellung von Wafern mit defektarmen Oberflächen, die Verwendung solcher Wafer und damit erhaltene elektronische Bauteile |
| EP1735127B1 (en) * | 2004-03-19 | 2013-07-31 | MEMC Electronic Materials, Inc. | Wafer clamping device for a double side grinder |
| US7662023B2 (en) | 2006-01-30 | 2010-02-16 | Memc Electronic Materials, Inc. | Double side wafer grinder and methods for assessing workpiece nanotopology |
| US7601049B2 (en) | 2006-01-30 | 2009-10-13 | Memc Electronic Materials, Inc. | Double side wafer grinder and methods for assessing workpiece nanotopology |
| US7930058B2 (en) | 2006-01-30 | 2011-04-19 | Memc Electronic Materials, Inc. | Nanotopography control and optimization using feedback from warp data |
| US8921231B2 (en) * | 2006-04-07 | 2014-12-30 | Sixpoint Materials, Inc. | Group III nitride wafer and its production method |
| US9202872B2 (en) | 2006-04-07 | 2015-12-01 | Sixpoint Materials, Inc. | Method of growing group III nitride crystals |
| JP4904960B2 (ja) * | 2006-07-18 | 2012-03-28 | 信越半導体株式会社 | 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法 |
| DE102009030292B4 (de) * | 2009-06-24 | 2011-12-01 | Siltronic Ag | Verfahren zum beidseitigen Polieren einer Halbleiterscheibe |
| CN103158054B (zh) * | 2011-12-19 | 2016-02-03 | 张卫兴 | 两种在双面研抛机上实现的单面抛光方法 |
| CN104781454A (zh) | 2012-09-26 | 2015-07-15 | 希波特公司 | 第iii族氮化物晶片和制造方法与测试方法 |
| CN104589195B (zh) * | 2015-02-12 | 2017-09-01 | 浙江星星科技股份有限公司 | 一种3d电子产品的蓝宝石视窗保护屏的加工方法 |
| MY186276A (en) * | 2015-05-13 | 2021-07-02 | Shinetsu Chemical Co | Method for producing substrates |
| JP6870623B2 (ja) * | 2018-01-18 | 2021-05-12 | 信越半導体株式会社 | キャリアの製造方法及びウェーハの両面研磨方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3691694A (en) * | 1970-11-02 | 1972-09-19 | Ibm | Wafer polishing machine |
| DE3929484A1 (de) * | 1989-09-05 | 1991-03-14 | Wacker Chemitronic | Verfahren zum zweiseitigen chemomechanischen polieren von halbleiterscheiben, sowie vorrichtung zu seiner durchfuehrung und dadurch erhaeltliche halbleiterscheiben |
| JP2910507B2 (ja) * | 1993-06-08 | 1999-06-23 | 信越半導体株式会社 | 半導体ウエーハの製造方法 |
| US5422316A (en) * | 1994-03-18 | 1995-06-06 | Memc Electronic Materials, Inc. | Semiconductor wafer polisher and method |
| US5899743A (en) * | 1995-03-13 | 1999-05-04 | Komatsu Electronic Metals Co., Ltd. | Method for fabricating semiconductor wafers |
| JP3134719B2 (ja) * | 1995-06-23 | 2001-02-13 | 信越半導体株式会社 | 半導体ウェーハ研磨用研磨剤及び研磨方法 |
| JP3169120B2 (ja) * | 1995-07-21 | 2001-05-21 | 信越半導体株式会社 | 半導体鏡面ウェーハの製造方法 |
| US5643405A (en) * | 1995-07-31 | 1997-07-01 | Motorola, Inc. | Method for polishing a semiconductor substrate |
| US5697832A (en) * | 1995-10-18 | 1997-12-16 | Cerion Technologies, Inc. | Variable speed bi-directional planetary grinding or polishing apparatus |
| JP3317330B2 (ja) * | 1995-12-27 | 2002-08-26 | 信越半導体株式会社 | 半導体鏡面ウェーハの製造方法 |
| JPH09270400A (ja) * | 1996-01-31 | 1997-10-14 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの製造方法 |
| JPH10135164A (ja) * | 1996-10-29 | 1998-05-22 | Komatsu Electron Metals Co Ltd | 半導体ウェハの製造方法 |
| JPH10135165A (ja) * | 1996-10-29 | 1998-05-22 | Komatsu Electron Metals Co Ltd | 半導体ウェハの製法 |
| US5873772A (en) * | 1997-04-10 | 1999-02-23 | Komatsu Electronic Metals Co., Ltd. | Method for polishing the top and bottom of a semiconductor wafer simultaneously |
| US6214704B1 (en) * | 1998-12-16 | 2001-04-10 | Memc Electronic Materials, Inc. | Method of processing semiconductor wafers to build in back surface damage |
-
2001
- 2001-07-05 CN CN01813869A patent/CN1446142A/zh active Pending
- 2001-07-05 JP JP2002517269A patent/JP2004506314A/ja not_active Withdrawn
- 2001-07-05 KR KR10-2003-7001720A patent/KR20030024834A/ko not_active Application Discontinuation
- 2001-07-05 EP EP01952425A patent/EP1307321A2/en not_active Withdrawn
- 2001-07-05 WO PCT/US2001/021238 patent/WO2002011947A2/en not_active Application Discontinuation
- 2001-07-24 TW TW090118061A patent/TW491747B/zh active
-
2003
- 2003-04-22 US US10/420,557 patent/US20040038544A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106181652A (zh) * | 2015-05-08 | 2016-12-07 | 蓝思科技股份有限公司 | 磨机的磨皮开槽方法及修复弯片玻璃的方法 |
| JP2017098350A (ja) * | 2015-11-20 | 2017-06-01 | 株式会社ディスコ | ウェーハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030024834A (ko) | 2003-03-26 |
| CN1446142A (zh) | 2003-10-01 |
| EP1307321A2 (en) | 2003-05-07 |
| TW491747B (en) | 2002-06-21 |
| WO2002011947A2 (en) | 2002-02-14 |
| US20040038544A1 (en) | 2004-02-26 |
| WO2002011947A3 (en) | 2002-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004506314A (ja) | 両面研磨法を用いて半導体ウェーハを処理する方法 | |
| JP3925580B2 (ja) | ウェーハ加工装置および加工方法 | |
| JP4038429B2 (ja) | ウェーハの製造方法及び研磨装置並びにウェーハ | |
| JP6312976B2 (ja) | 半導体ウェーハの製造方法 | |
| US6352927B2 (en) | Semiconductor wafer and method for fabrication thereof | |
| KR100206094B1 (ko) | 반도체 유리면웨이퍼의 제조방법 | |
| WO2001062436A1 (fr) | Procede et appareil permettant de polir une partie circulaire exterieure a chanfrein d'une tranche | |
| JP2006179887A (ja) | シリコン・オン・インシュレータ搬送ウエハのエッジ除去 | |
| JP2007053178A (ja) | シリコンウェーハの製造方法 | |
| JPH09270401A (ja) | 半導体ウェーハの研磨方法 | |
| JP2002532898A (ja) | 後表面損傷を組み込む半導体ウエハの処理法 | |
| JPWO2002005337A1 (ja) | 鏡面面取りウェーハ、鏡面面取り用研磨クロス、及び鏡面面取り研磨装置及び方法 | |
| JPH1154463A (ja) | 半導体鏡面ウェーハの製造方法 | |
| JP6027346B2 (ja) | 半導体ウェーハの製造方法 | |
| US5827395A (en) | Polishing pad used for polishing silicon wafers and polishing method using the same | |
| JP3447477B2 (ja) | 半導体基板を研磨する方法 | |
| KR20020020692A (ko) | 웨이퍼 연마 패드의 조절 방법 | |
| JP4244459B2 (ja) | 半導体ウェーハおよびその製造方法 | |
| JP3779104B2 (ja) | ウェーハ研磨装置 | |
| JP4110801B2 (ja) | 半導体ウェーハの研磨方法 | |
| JP4681970B2 (ja) | 研磨パッドおよび研磨機 | |
| KR100914605B1 (ko) | 나노토포그라피가 개선된 웨이퍼 제조 방법 | |
| JP2004072025A (ja) | ウエーハの研磨方法及び装置 | |
| JP3578238B2 (ja) | シリコンウェーハの加工方法 | |
| JP2004319717A (ja) | 半導体ウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |