CN101168851A - 硅外延片及其制造方法 - Google Patents

硅外延片及其制造方法 Download PDF

Info

Publication number
CN101168851A
CN101168851A CNA2007101497327A CN200710149732A CN101168851A CN 101168851 A CN101168851 A CN 101168851A CN A2007101497327 A CNA2007101497327 A CN A2007101497327A CN 200710149732 A CN200710149732 A CN 200710149732A CN 101168851 A CN101168851 A CN 101168851A
Authority
CN
China
Prior art keywords
wafer
face
silicon
angle
orientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101497327A
Other languages
English (en)
Other versions
CN101168851B (zh
Inventor
土肥敬幸
中原信司
樱井雅哉
坂井正人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN101168851A publication Critical patent/CN101168851A/zh
Application granted granted Critical
Publication of CN101168851B publication Critical patent/CN101168851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/901—Levitation, reduced gravity, microgravity, space
    • Y10S117/902—Specified orientation, shape, crystallography, or size of seed or substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

在{110}晶片中，可以进行100nm以下的LPD测定，防止表面粗糙度的恶化，可以判断表面状态，能够进行晶片的品质评价。本发明的在将使硅单晶的{110}面倾斜后的面作为主面的硅晶片上生长外延层的硅外延片中，生长外延层的硅晶片将使所述{110}面倾斜的倾角方位设定在从与该{110}面平行的<100>方位向<110>方向的0°～45°的范围内。

Description

硅外延片及其制造方法
技术领域
本发明涉及硅外延片及其制造方法，特别涉及能够应用于将使{110}面倾斜后的面作为主面的硅晶片的技术。
背景技术
近来，使用硅单晶的主面是{110}面或者其附近的所谓的{110}硅晶片的半导体集成电路元件的实现性变高。对于该{110}硅晶片来说，存在MOSFET的沟道方向的载流子迁移率比以往所使用的{100}晶片高的可能性，可应用于逻辑类器件。
专利文献1特开2004-265918号公报
但是，对于在{110}硅晶片上形成外延层后的外延片来说，存在如下问题：与在{100}晶片上形成外延层的外延片相比，外延生长后的晶片表面粗糙度恶化。
该表面粗糙度恶化的影响成为表面检查设备中的雾状缺陷(HAZE)水平恶化的原因，对应高精度产品，特别是从测定表面的微小尺寸LPD来看，作为噪声对测定值带来很大的影响。
其结果是，由于对所述的噪声值的影响，在{110}外延片中，在检查晶片表面时，测定100nm尺寸以下的LPD(Light Point Defect：光点缺陷)比较困难，因此，不能识别晶片表面的状态，不能进行晶片的品质评价。
发明内容
本发明是鉴于所述问题而进行的，为了达成以下目的。
在{110}晶片中，谋求提高表面粗糙度。
本发明的硅外延片是在硅晶片上生长外延层后的硅外延片，该硅晶片将使硅单晶的{110}面倾斜后的面作为主面，其中，在生长外延层的硅晶片中，将使所述{110}面倾斜的倾角方位设定在从与该{110}面平行的<100>方位向<110>方向的0～45°的范围，由此，解决所述问题。
此外，在另一本发明中，优选使所述{110}面倾斜的倾斜角度设定在从所述{110}面开始的0～10°的范围。
此外，对于另一本发明来说，以激光表面检查设备测定所述硅外延片表面，所检测到的LPD的最小尺寸是100nm以下。
此外，本发明的硅外延片的制造方法是制造在硅晶片上生长外延层后的硅外延片的方法，该硅晶片将使硅单晶的{110}面倾斜后的面作为主面，其中，从所提拉的单晶切割生长外延层的硅晶片时，以使所述{110}面倾斜的倾角方位在从与该{110}面平行的<100>方位向<110>方向的0°～45°的范围的方式，设定进行切割的切割角度。
此外，在另一本发明中，设定所述切割角度，以使将所述{110}面倾斜的倾斜角度在从所述{110}面开始的0～10°的范围。
此处，在倾角方位比所述的范围大的情况下，表面粗糙度变大，在利用激光表面检查设备进行测定时，不能检测出至少100nm尺寸以下的LPD，因此，不优选。
作为另一例，倾角方位(倾斜方向)包括使(110)面倾斜时从[001]方位向<110>方向中的[1-10]的方向倾斜的正方向的范围0～45°以及向[-110]的方向倾斜的负方向的范围0～45°。
此外，优选倾角方位(倾斜方向)包括0°并且不包括45°，更加优选的是倾角方位(倾斜方向)不包含0°，并且为20°以下。
作为倾角方位，若设定为比30°大的<111>方向，则平台(terrace)的台阶差(高度)急剧增加，能够检测为雾状缺陷、表面龟裂。
通过以所述角度进行倾斜，不仅能进行作为课题的LPD测定，即使形成何种MOSFET都可以得到良好的特性。
在本发明中，优选将使所述{110}面倾斜的倾斜角度设定在从所述{110}面开始的0～10°的范围内，更优选的是设定在大于0°且10°以下的范围内，由此，{110}面的台阶间隔较窄，平坦性更好，可以进行LPD的测定，能够得到可分离测量表面的台阶、粒子及缺陷的外延片。
此处，若使{110}面倾斜的倾斜角度为10°以上左右，则平台宽度变小，所以，妨碍外延步骤中的台阶生长，考虑到外延步骤中的形成稳定的台阶比较困难，所以，不优选。
此外，将倾斜角度设定为0°、即刚好设定为{110}面的情况下，因为不存在台阶，所以，能够得到平坦的面。
此外，若倾斜角度为10°以上，则对于单原子层台阶的台阶差(0.192nm)，平台宽度变小，妨碍台阶生长并且存在产生与{110}面不同的面的可能性，所以不优选。
本发明使用激光表面检查设备测定所述硅外延片表面，优选的是所检测到的LPD的最小尺寸(检测极限值)为100nm以下，能够测定至少100nm以上的LPD，更优选的是所检测到的LPD的最小尺寸(检测极限值)为65nm以下，能够测定65nm以上的LPD，由此，在生长有外延层的晶片表面，能够判断其表面状态，可以正确进行晶片品质评价。
在形成MOSFET(Metal-Oxide-Semiconductor Field EffectTransisror：金属氧化物半导体场效应晶体管)的硅晶片衬底中，以前使用{100}方位的晶片或从{100}倾斜4°左右的晶片，但是，在MOSFET中，如专利文献1中记述的那样，若在晶片上形成倾角方位(倾斜方向角度)，则产生平台，对于与台阶平行的一个方向，能够看到迁移率的改善。
此外，专利文献1中有如下的记述：在使其向<100>方向倾斜后的晶片上进行外延生长，由此，可以降低粗糙度。
但是，与专利文献1不同，在良好质量的外延片中，如本发明这样，优选在衬底上进行外延生长，该良好质量的外延片要求在外延生长后能够以LPD测定器与粗糙度区别地区分粒子、缺陷以及突起，并要求在形成在晶片上的元件器件的载流子的流动方向上能够得到不只在一个方向而是所有方向上良好的特性，该衬底是使轴朝向将倾角从<100>方向朝向<110>方向旋转0～45度之后的方向倾斜0～10°的衬底。
若利用本发明，在使{110}面倾斜的晶片中，表面粗糙度的水平良好，能够起到可测定以前不能测定的至少100nm尺寸以下、特别是65nm以上的微小尺寸LPD的效果。
附图说明
图1是说明本发明的第一实施方式的硅外延片的倾角方位以及倾斜角度的示意立体图。
图2是表示本发明的第一实施方式的硅外延片的示意平面图。
图3是表示本发明的第一实施方式的硅外延片的示意平面图。
图4是表示本发明的第一实施方式的硅外延片的制造方法的流程图。
图5是说明切割本发明的第一实施方式的硅外延片的步骤的立体图。
图6是表示X射线分析法的说明图。
图7是说明本发明的第二实施方式的锭切断步骤的示意正面图。
图8是表示本发明的实施例的结晶方位的说明图。
图9是表示本发明的实施例的表面粗糙度的结果的图表。
具体实施方式
以下根据附图说明本发明的硅外延片及其制造方法的第一实施方式。
图1是说明本实施方式的硅外延片的倾角方位(倾斜方向角度)以及倾斜角度的示意立体图，图2、图3是表示本实施方式的硅外延片的示意平面图，图4是表示本实施方式的硅外延片的制造方法的流程图，在图中，符号W是硅晶片。
如图2所示，本实施方式的硅外延片是以使{110}面倾斜后的面作为主面的晶片，使{110}面倾斜的倾角方位(倾斜方向)设定在从与该{110}面平行的<100>方位向<110>方向的0～45°的范围内，使{110}面倾斜的倾斜角度(偏离角度)设定在从所述{110}面开始的0～10°的范围内，更加优选地设定在0～4°的范围内。
若更为详细地进行说明，如图1、图3所示，本实施方式的硅外延片将使(110)面W1倾斜后的面W2作为主面，使(110)面W1倾斜的倾角方位(倾斜方向)G1设定在图3中划斜线的范围，即，从作为与该(110)面W1平行的<100>方位的[001]或[00-1]向[1-10]或[-110]方向的角度ψ为0≤ψ＜45°的范围内，将使(110)面W1倾斜的倾斜角度ξ设定在从所述(110)面开始的0≤ξ≤10°的范围内，更优选设定在0≤ξ≤4°的范围内。
即，如图3所示，将使(110)面W1的法线M0朝向倾角方位(倾斜方向)G1倾斜了倾斜角度ξ后的法线M0’作为法线的面W2成为主面。
此外，在本实施方式的硅晶片中，如图3所示，能够在[1-10]方向上形成定向平面(orientation flat)或槽N。
槽N的位置不是固定的，可在任何结晶方位形成，一般在<110>方向上形成(SEMI  M1-1106)。也能够与所设定的倾角方位(倾斜方向)G1一致地在预定位置形成槽N。
如图4所示，这样的硅外延片的制造方法具有如下步骤：提拉单晶步骤S1；面方位条件设定步骤S2；锭切断步骤S3；切割步骤S4；表面处理步骤S5；外延生长步骤S6；表面测定步骤S7。
在图4所示的提拉单晶步骤S1中，利用CZ法(切克劳斯基单晶生长法)使作为硅单晶的籽晶与硅熔液接触并提拉，制造无转移化用的颈部、直径扩大用的肩部、作为晶片的直体部、直径缩小部(底部)的各部分，由此来进行。此处，对于提拉出的单晶来说，在直体部，设定提拉轴方向(轴线方向)，以成为与图1所示的法线M0一致的方向，在以后步骤中被切割后的晶片将使{110}面倾斜后的面作为主面。具体地说，以籽晶的与硅熔液接触的面为(110)面的方式设定。
对于图4所示的提拉单晶步骤S1中所提拉出的单晶，在图4所示的面方位条件设定步骤S2中，根据作为最终产品的晶片的规格，设定如上所述的倾角方位(倾斜方向)G1的角度ψ以及倾斜角度ξ。
此时，如后述那样，分别设定锭切断步骤S3、切割步骤S4中的加工条件。
其次，在图4所示的锭切断步骤S3中，将所提拉的单晶在轴方向进行分割，进行圆筒磨削等的表面处理，形成圆柱形的锭。同时，根据利用X射线衍射法或光像法等的分析装置指定单晶或锭的结晶方位，并且，例如，在作为[1-10]的位置上形成槽N。
在形成该锭时，利用磨削等对单晶直体部的弯曲表面(圆筒面)进行表面处理，但是，此时设定锭的中心线(中心轴)，以成为与图1所示的法线M0一致的方向，在作为以后步骤的切割步骤S4中，将使{110}面倾斜后的面作为晶片的主面。
图5是用于说明本实施方式的硅外延片的切割步骤的立体图。
其次，在图4所示的切割步骤S4中，利用线状锯10来切割锭，作成硅晶片W。
线状锯10是在多个槽辊间将长线13卷绕成线圈状的装置，如图5所示，是将从利用CZ法所提拉出的单晶硅分割的锭I线切断为多枚硅晶片的装置。
在图中正面观察，线状锯10具有配置成三角形状的三根槽辊(groove roller)12A、12B、12C。在这些槽辊12A、12B、12C间相互平行并且以固定间距缠绕1根线11a。由此，在槽辊12A、12B、12C间呈现线列11。线列1 1在三根槽辊12A、12B、12C间利用驱动电动机进行往复移动。配置在下侧的两根槽辊12A、12B的中间为切断锭I的线列11的锭切断位置。
对于锭I来说，通过碳床(切割底座)19a将锭I固定在进行升降的升降台19上。在锭切断位置两侧的上方配置了向线列11上连续提供研磨液的研磨液供给部20。这些槽辊12A、12B、12C是圆筒形状，它们的外周面用由聚氨酯橡胶构成的预定厚度的衬垫(lining)材料覆盖，在各衬垫材料的外周面上分别刻上线槽。
线11a是直径160μm的钢琴线，并进行了镀Zn。该线11a从未图示的抽出装置的绕线管(bobbin)导出，通过供给侧的导辊架设到这些槽辊12A、12B、12C上之后，通过导出侧的导辊缠绕在未图示的缠绕装置的绕线管上。绕线管的各旋转轴分别与驱动电动机的对应的输出轴连接。若同步地驱动各驱动电动机，则各绕线管进行旋转，线11a进行往复移动。
如图5所示，在线状锯10中，一边由研磨液供给部向线列11提供研磨液，一边利用驱动电动机使抽出装置的绕线管旋转，将线11a提供给槽辊12A、12B、12C。与此同时，利用驱动电动机使缠绕装置的绕线管旋转，通过槽辊12A、12B、12C对线11a进行缠绕。此时，以固定的周期改变各绕线管的旋转方向，使线11a往复移动。在该线列11的往复移动中，从上方将锭I向线列11按压。由此，锭I被切断为多枚晶片。在线列11往复移动时，研磨液中的游离砥粒通过线列11的线11a摩擦切断槽的底部，利用磨削作用，其底部逐渐被削掉，最终被切断为多枚硅晶片。
在本实施方式的切割步骤S4中，将位于锭切断位置的两侧的2个槽辊12A、12B的平行的轴线M1、M2、锭I的轴线M3分别设定为与图1所示的法线M0、M0’一致的方向，在以后步骤中被切割后的晶片将使{110}面倾斜后的面作为主面。具体地说，槽辊12A、12B的平行的轴线M1、M2为与图1所示的法线M0一致的方向，锭I的轴线M3为与图1所示的法线M0’一致的方向，并且，倾角方位(倾斜方向)G1、G2与由轴线M1、M2形成的平面平行，通过碳床19a将锭I固定在升降台19上。设定该升降台19，以使相对由槽辊12A、12B的平行的轴线M1、M2形成的平面(与切断位置的线列11平行)在其法线方向上移动。
然后，对于切割后的硅晶片，作为表面处理步骤S5，进行倒角、研磨、磨削、刻蚀、镜面研磨(抛光)等各步骤。
在表面处理步骤S5之后，在外延生长步骤S6中，在硅晶片表面上生长外延层。
此时，作为外延条件，例如，膜厚为1～6μm(3μm)、成膜速度为1.5～3.5μm/min(2.5μm/min)、温度范围为1050～1200℃(1130℃)，生长外延层。
此外，自晶片送入至外延工艺结束，氢气(H2)作为主要气体被持续导入，向外延生长炉提供TCS(三氯硅烷)、SiH4(甲硅烷)、SiH2Cl2(二氯甲硅烷)、SiCl4(四氯化硅)等的成膜气体之前，例如，在升温中等也能够进行提供氢气的氢烘焙(bake)或者利用盐酸气体的HCl刻蚀处理。
若利用本实施方式的硅外延片及其制造方法，表面粗糙度的水平以RMS为0.15nm以下良好的水平，利用后述的激光表面检查设备进行测定时，成为问题的雾状缺陷也减少。因此，也可以进行至少100nm尺寸以下的微小尺寸LPD测定。
下面根据附图对本发明的硅外延片及其制造方法的第二实施方式进行说明。
在本实施方式的硅外延片及其制造方法中，只是关于面方位条件设定步骤S2、锭切断步骤S3、切割步骤S4的方面和关于所述的第一实施方式及其制造方法的方面不同，相同的结构赋予同一符号，在此省略其说明。
图6是表示X射线分析法的说明图，图7是说明本实施方式的锭切断步骤的正面示意图。
在本实施方式的锭切断步骤S3中，在轴方向分割所提拉的单晶，进行圆筒磨削等的表面处理，作成圆柱形的锭。同时，利用根据X射线衍射法或光像法等的分析装置指定单晶或锭的结晶方位，并形成槽N。
使该锭成形时，利用磨削等对单晶直体部的弯曲表面(圆筒面)进行表面处理，但是，此时，以成为与图1所示的法线M0’一致的方向的方式设定锭的中心线(中心轴)，在以后步骤中切割后的晶片将使{110}面倾斜后的面作为主面。
X射线衍射法是记录由晶格面衍射后的衍射X射线图形或强度的方法。以利用了称为偏转测量器(deflect meter)的计数管的X射线衍射装置，进行根据该衍射法的切断面的结晶方位的测定。偏转测量器主要由产生X射线的X射线发生装置、测定X射线的反射角度的测角器、测定X射线强度的系数装置、控制这些装置并进行计数值的运算的控制运算装置这4个装置构成。
从X射线发生装置照射的X射线的入射束、反射束以及反射面的法线全部在同一平面上，X射线的反射强度为最大时，称为Bragg条件的公式2dsinθ＝nλ成立。此处，λ是所照射的单色X射线的波长，d是反射面(h，k，l)的晶格面间隔，θ是Bragg角，n是反射次数，h、k、l是Miller指数。使用该条件测定切断面与基准结晶面(110)的结晶方位的倾斜度。首先，以切断面与入射束所成的角为Bragg角的方式设定工作台，照射X射线。其次，以工作台为中心使计数管旋转，求出X射线强度最强的计数管的旋转角ψ1。同样，求出以切断面的法线为轴使工作台旋转90度、180度、270度时的各角度的计数管的旋转角ψ2、ψ3、ψ4。
此处，如图6所示，若将XY轴的切断面的结晶方位、基准结晶面(110)的结晶方位、换言之锭I的提拉轴(圆筒加工旋转中心轴或锭I的前端面的结晶方位)的倾斜度设为α、β，分别用(1)式、(2)式表示。
α＝(ψ1-ψ3)/2    (1)
β＝(ψ2-ψ4)/2    (2)
切断面与基准结晶面(110)的最大的结晶方位的倾斜度φ根据下列(3)式求得。
tan2φ＝tan2α+tan2β    (3)
而且，该(3)式在测定值α、β的值分别为5度以下时，可以简化为如下(4)式。
φ2＝α2+β2    (4)
这样，切断面的结晶方位的测定结束，其次，对与基于该测定值利用运算所测量的基准晶面W2正交的结晶方位M0’进行测定，将在与该结晶方位相同的方向延伸的轴M0’作为中心，如图7所示，利用圆筒磨削用的磨削轮H进行圆筒磨削。此时，轴M0’相对于实际的锭I的当前的中心轴(提拉轴)M0向所述XY方向倾斜α、β。该α、β在面方位条件设定步骤S2中设定为ψ、ξ。圆筒磨削后的锭I的直径约是300mm。之后，对进行了圆筒磨削后的锭I进行槽加工，如图5所示，固着在碳床(切割底座)19a上。
在本实施方式的切割步骤S4中，位于锭切断位置的两侧的2个槽辊12A、12B的平行的轴线M1、M2、锭I的轴线M3以分别成为与图1所示的法线M0’一致的方向的方式设定，在以后步骤中切割后的晶片将使{110}面倾斜后的面作为主面。具体地说，通过碳床19a将锭I固定在升降台19上，以使槽辊12A、12B的平行的轴线M1、M2为与图1所示的法线M0’一致的方向，锭I的轴线M3为与图1所示的法线M0’一致的方向。设定该升降台19，以使相对由槽辊12A、12B的平行的轴线M1、M2形成的平面(与切断位置的线列11平行)在其法线方向移动。
由此，能够对以面W2为主面的硅晶片进行切割。
在本实施方式的面方位条件设定步骤S2中，预先设定所述的锭切断步骤S3、切割步骤S4中的角度。
而且，在提拉单晶步骤S1中，能够以使提拉轴与法线M0’一致的方式进行制造。并且，在提拉单晶步骤S1中，在将提拉轴设定为比法线M0’大或小的状态下进行提拉，之后，进行第一实施方式的切割步骤S4所示的处理，由此，硅的损耗也变少，也可以制造与大的倾斜角ξ相对应的晶片。
此外，在所述各实施方式中，说明了在切割步骤S4中利用线状锯的切割，但是，如本发明那样，若可以设定结晶方向，则除此之外任何切割方法都可应用。此外，关于线状锯，明确了即使是与所述结构不同的结构，若可以设定结晶方向，则任何结构都可以应用。此外，关于X射线分析，也可以应用所述结构以外的结构。
实施例
以下，对本发明的实施例进行说明。
如本发明的实施方式那样，提拉将(110)面作为主面的φ300mm硅单晶，将倾斜角ξ定为0.5°，使倾角方位(倾斜方向角度)ψ变化，制造硅外延片，研究其表面的粗糙度。图8、图9示出了此时的结晶方位及其结果。
此处，作为外延生长步骤S6中的外延条件，成膜气体为TCS(三氯硅烷)、膜厚为3μm、成膜速度为2.5μm/min、温度为1130℃，生长外延层。
在设定使用线状锯进行切割时的切割角度时，设定针对线辊(wireroll)的硅锭的晶轴方向，以成为所述的倾斜角以及倾角方位(倾斜方向角度)，对晶片进行切割。
并且，进行这些硅晶片的倾角方位(倾斜方向角度)ψ与利用激光表面检查设备的LPD的测定。表1示出了其结果。
对于激光表面检查设备的模式来说，例如，在KLA-Tencor公司的SP-2中，在HTO(High Throughput Oblique Mode)模式下选择高生产率条件，并且，根据宽、窄或者其组合选择检测通道(channel)，由此，可以测定65nm以上的LPD。
表1
倾角方位 65nmLPD 备考
Just 可测定
[001]-45° 不可测定 存在Haze因素噪声
[001]-20° 可测定
[001] 可测定
[001]+20° 可测定
[1-11] 不可测定 存在Haze因素噪声
[1-10] 不可测定 存在Haze因素噪声
根据这些结果可知，在将倾角方位(倾斜方向角度)ψ定为0＜ψ＜45°时，表面粗糙度为RMS0.15nm，并且，可以检测出100nm尺寸以下的LPD、特别是65nm左右的LPD。
此外，可知在ψ为0～45°左右的范围内表面粗糙度几乎不变化，与此相对，若ψ超过45°则急剧恶化。
进一步可知，在将<100>方位作为基准并使倾角方位变动的情况下，包括倾斜角度0°(Just)，(110)表面粗糙度在+/-20度的范围内为最小，在45°时恶化到超过RMS0.15nm(＝(100)粗糙度水平)一些的程度。

Claims (5)

1.一种硅外延片，在将使硅单晶的{110}面倾斜后的面作为主面的硅晶片上生长有外延层，其特征在于：
在生长外延层的硅晶片中，将使所述{110}面倾斜的倾角方位设定在从与该{110}面平行的<100>方位向<110>方向的大于0°且小于等于45°的范围。
2.如权利要求1的硅外延片，其特征在于：
将使所述{110}面倾斜的倾斜角度设定在从所述{110}面开始的大于0°且小于等于10°的范围。
3.如权利要求1或2的硅外延片，其特征在于：
以激光表面检查设备测定所述硅外延片表面，所检测到的LPD的最小尺寸为100nm以下。
4.一种硅外延片的制造方法，在将使硅单晶的{110}面倾斜后的面作为主面的硅晶片上生长外延层，其特征在于：
从所提拉的单晶切割生长外延层的硅晶片时，以使所述{110}面倾斜的倾角方位在从与该{110}面平行的<100>方位向<110>方向的大于0°且小于等于45°的范围的方式，设定进行切割的切割角度。
5.如权利要求4的硅外延片的制造方法，其特征在于：
将使所述{110}面倾斜的倾斜角度设定在从所述{110}面开始的大于0°且小于等于10°的范围。
CN2007101497327A 2006-09-05 2007-09-05 硅外延片及其制造方法 Active CN101168851B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006240866 2006-09-05
JP2006240866 2006-09-05
JP2006-240866 2006-09-05
JP2007228717A JP5023900B2 (ja) 2006-09-05 2007-09-04 エピタキシャルシリコンウェーハ
JP2007228717 2007-09-04
JP2007-228717 2007-09-04

Publications (2)

Publication Number Publication Date
CN101168851A true CN101168851A (zh) 2008-04-30
CN101168851B CN101168851B (zh) 2011-04-20

Family

ID=38668785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101497327A Active CN101168851B (zh) 2006-09-05 2007-09-05 硅外延片及其制造方法

Country Status (7)

Country Link
US (2) US7989073B2 (zh)
EP (1) EP1898450A3 (zh)
JP (1) JP5023900B2 (zh)
KR (1) KR100904487B1 (zh)
CN (1) CN101168851B (zh)
DE (1) DE07017348T1 (zh)
TW (1) TWI376434B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107615469A (zh) * 2015-05-27 2018-01-19 信越半导体株式会社 半导体晶圆的评价方法
CN111364097A (zh) * 2020-04-15 2020-07-03 晶科能源有限公司 一种定向凝固铸锭的单晶硅籽晶、硅锭、硅块、硅片及其制备方法和应用
CN113544817A (zh) * 2018-12-27 2021-10-22 胜高股份有限公司 硅外延晶片的制造方法和硅外延晶片

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5029234B2 (ja) 2006-09-06 2012-09-19 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
CN101140868B (zh) * 2006-09-06 2010-06-09 胜高股份有限公司 外延晶片及其制造方法
DE102008026784A1 (de) * 2008-06-04 2009-12-10 Siltronic Ag Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung
JP5212472B2 (ja) * 2008-06-10 2013-06-19 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
DE102009004557B4 (de) * 2009-01-14 2018-03-08 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
CN101994157A (zh) * 2010-03-22 2011-03-30 浙江星宇电子科技有限公司 一种开单晶1*0参考面的方法
JP5359991B2 (ja) * 2010-05-20 2013-12-04 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
JP6502399B2 (ja) * 2017-02-06 2019-04-17 Ｊｘ金属株式会社 単結晶シリコンスパッタリングターゲット
KR102662765B1 (ko) 2018-08-02 2024-05-02 삼성전자주식회사 기판과 이를 포함하는 집적회로 소자 및 그 제조 방법
JP7103210B2 (ja) * 2018-12-27 2022-07-20 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP7218710B2 (ja) * 2019-11-07 2023-02-07 株式会社Sumco レーザー表面検査装置の座標位置特定精度校正方法および半導体ウェーハの評価方法
US20230326752A1 (en) 2022-04-08 2023-10-12 Sumco Corporation Flat epitaxial wafer having minimal thickness variation

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2559798B1 (fr) 1984-02-17 1986-11-07 Esswein Sa Lave-linge dont la cuve contient de l'eau a une faible hauteur au-dessus du fond du tambour
US5289721A (en) * 1990-09-10 1994-03-01 Nippondenso Co., Ltd. Semiconductor pressure sensor
JPH08274033A (ja) * 1995-04-04 1996-10-18 Hitachi Ltd 気相成長方法および装置
DE19825051A1 (de) * 1998-06-04 1999-12-09 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zur Herstellung eines zylinderförmigen Einkristalls und Verfahren zum Abtrennen von Halbleiterscheiben
JP2000269288A (ja) * 1999-03-15 2000-09-29 Shin Etsu Handotai Co Ltd シリコンウエーハの結晶欠陥検出法および結晶欠陥評価法ならびに酸化膜耐圧特性評価法
US6458202B1 (en) * 1999-09-02 2002-10-01 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having uniform thermal history
JP3888416B2 (ja) * 2000-03-09 2007-03-07 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP4142332B2 (ja) 2002-04-19 2008-09-03 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶シリコンの製造方法、単結晶シリコンウェーハの製造方法、単結晶シリコン製造用種結晶、単結晶シリコンインゴットおよび単結晶シリコンウェーハ
JP4190906B2 (ja) * 2003-02-07 2008-12-03 信越半導体株式会社 シリコン半導体基板及びその製造方法
JP2004339003A (ja) * 2003-05-15 2004-12-02 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP4423903B2 (ja) * 2003-07-17 2010-03-03 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
US20050217560A1 (en) * 2004-03-31 2005-10-06 Tolchinsky Peter G Semiconductor wafers with non-standard crystal orientations and methods of manufacturing the same
JP3979412B2 (ja) * 2004-09-29 2007-09-19 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
JP2007070131A (ja) * 2005-09-05 2007-03-22 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP4951914B2 (ja) * 2005-09-28 2012-06-13 信越半導体株式会社 （１１０）シリコンウエーハの製造方法
DE102008026784A1 (de) * 2008-06-04 2009-12-10 Siltronic Ag Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107615469A (zh) * 2015-05-27 2018-01-19 信越半导体株式会社 半导体晶圆的评价方法
CN107615469B (zh) * 2015-05-27 2020-05-12 信越半导体株式会社 半导体晶圆的评价方法
CN113544817A (zh) * 2018-12-27 2021-10-22 胜高股份有限公司 硅外延晶片的制造方法和硅外延晶片
CN111364097A (zh) * 2020-04-15 2020-07-03 晶科能源有限公司 一种定向凝固铸锭的单晶硅籽晶、硅锭、硅块、硅片及其制备方法和应用

Also Published As

Publication number Publication date
US8152919B2 (en) 2012-04-10
TWI376434B (en) 2012-11-11
US20080057323A1 (en) 2008-03-06
US7989073B2 (en) 2011-08-02
KR100904487B1 (ko) 2009-06-24
JP2008091891A (ja) 2008-04-17
EP1898450A3 (en) 2011-01-19
DE07017348T1 (de) 2008-07-31
JP5023900B2 (ja) 2012-09-12
KR20080022060A (ko) 2008-03-10
EP1898450A2 (en) 2008-03-12
US20110239931A1 (en) 2011-10-06
CN101168851B (zh) 2011-04-20
TW200831721A (en) 2008-08-01

Similar Documents

Publication Publication Date Title
CN101168851B (zh) 硅外延片及其制造方法
KR100955639B1 (ko) 에피택셜 코팅된 반도체 웨이퍼 및 에피택셜 코팅된 반도체웨이퍼 제조 방법
US9685315B2 (en) Method of producing epitaxial wafer and the epitaxial wafer having a highly flat rear surface
KR101378557B1 (ko) 에피텍셜 웨이퍼의 제조방법 및 에피텍셜 웨이퍼
US8409349B2 (en) Film thickness measurement method, epitaxial wafer production process and epitaxial wafer
JP6402703B2 (ja) 欠陥領域の判定方法
TW201730949A (zh) 晶圓研磨方法
US8080106B2 (en) Epitaxial silicon wafer and production method thereof
JP2008091887A (ja) エピタキシャルシリコンウェーハおよびその製造方法
JP6493253B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
US10395933B2 (en) Method for manufacturing semiconductor wafer
JP5151674B2 (ja) エピタキシャルウエーハの製造方法
US20040195657A1 (en) Semiconductor wafer
JP4092993B2 (ja) 単結晶育成方法
JP4911042B2 (ja) 単結晶ウエーハ及びエピタキシャルウエーハ
KR20100043379A (ko) 공기조화기
KR101453683B1 (ko) 웨이퍼 에지 연마 장치 및 웨이퍼 에지 연마 방법
JP5012721B2 (ja) シリコンエピタキシャルウェーハ
JP2006253584A (ja) Ｓｏｉウエハの製造方法
CN116448601A (zh) 硅棒可切割性能的评估方法及硅棒切割方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant