KR101378557B1 - 에피텍셜 웨이퍼의 제조방법 및 에피텍셜 웨이퍼 - Google Patents

에피텍셜 웨이퍼의 제조방법 및 에피텍셜 웨이퍼 Download PDF

Info

Publication number
KR101378557B1
KR101378557B1 KR1020087012091A KR20087012091A KR101378557B1 KR 101378557 B1 KR101378557 B1 KR 101378557B1 KR 1020087012091 A KR1020087012091 A KR 1020087012091A KR 20087012091 A KR20087012091 A KR 20087012091A KR 101378557 B1 KR101378557 B1 KR 101378557B1
Authority
KR
South Korea
Prior art keywords
epitaxial
wafer
growth
roll
epitaxial layer
Prior art date
Application number
KR1020087012091A
Other languages
English (en)
Other versions
KR20080069201A (ko
Inventor
코이치 카나야
마사토 오니시
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20080069201A publication Critical patent/KR20080069201A/ko
Application granted granted Critical
Publication of KR101378557B1 publication Critical patent/KR101378557B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 실리콘 웨이퍼상에 원료 가스를 공급하여 에피텍셜층을 기상 성장시키는 것에 의해 에피텍셜 웨이퍼를 제조하는 방법에 있어서, 상기 기상 성장시키는 에피텍셜층의 성장속도 및/또는 성장온도를 제어하는 것에 의해, 상기 실리콘 웨이퍼의 주변부에 형성되는 에피텍셜층의 두께를 제어하는 것을 특징으로 하는 에피텍셜 웨이퍼의 제조방법이다.
이것에 의해, 에피텍셜 성장 시, 최외주부근에 있어서의 에피텍셜층의 두께를 제어하는 것으로 롤 오프의 값이 작은 에피텍셜 웨이퍼를 제조할 수 있는 방법이 제공된다.
실리콘, 웨이퍼, 에피텍셜, 두께, 성장속도, 성장온도

Description

에피텍셜 웨이퍼의 제조방법 및 에피텍셜 웨이퍼{Method for Producing Epitaxial Wafer and Epitaxial Wafer}
본 발명은, 에피텍셜 웨이퍼의 제조방법 및 에피텍셜 웨이퍼에 관한 것이다.
반도체 디바이스를 제작하는 경우, 실리콘 웨이퍼상에 에피텍셜층이 형성된 에피텍셜 웨이퍼를 이용하는 경우가 있다.
에피텍셜 웨이퍼는, 일반적으로는, 반응로내에 실리콘을 함유하는 원료 가스(SiCl4, SiHCl3등)를 도입하여, 고온으로 가열된 실리콘 단결정 웨이퍼상에 실리콘 단결정층(에피텍셜층)을 성장시키는 것에 의해 제조할 수가 있다.
에피텍셜층의 막두께 균일성은, 에피텍셜 웨이퍼의 가장 중요한 품질 항목의 하나이며, 일반적으로, 적외선을 이용한 광학적인 계측방법에 의하여 평가된다.
또한, 에피텍셜 웨이퍼 전체의 두께 균일성(플래트니스)은, 정전용량이나 광학 변위계를 원리로 하는 방법으로 평가된다.
그러나, 이러한 방법에 의한 형상 측정은, 장치의 원리적, 구조적인 제약에 의해, 웨이퍼의 외연(外緣)으로부터 3mm보다 외측의 외주 형상을 정확하게 측정할 수가 없다.
따라서, 에피텍셜층의 막두께 균일성에 관한 논의는 주로 외연으로부터 5mm보다 내측의 부분에 집중하고, 웨이퍼의 외연(엣지)에 가까운 최외주 부근에서의 막두께 균일성에 대해서는 주목되어 오지 않았다.
그런데, 근년의 반도체 디바이스의 미세화나 디바이스 제작 영역의 확대의 관점으로부터, 웨이퍼의 최외주 부근에서도 고 평탄도가 요구되게 되고, 웨이퍼의 최외주 부근의 평탄도나 표면 변위량에 대한 관심이 높아지고 있다.
그리고, 웨이퍼의 최외주 부근의 표면 형상을 계측하는 장치가 개발되고, 최근에는, 웨이퍼의 최외주의 형상을 평가하기 위하여, 웨이퍼 최 외주부의 처짐량과 돌출량을 정량적으로 나타낸 에지롤오프(roll-off)(단지 '롤 오프'라고 하는 경우도 있다)로 불리는 지표가 이용되고 있다.
예를 들면, 직경 300 mm(반경 150 mm)의 실리콘 웨이퍼이면, 웨이퍼의 중심으로부터 147~149mm의 사이의 표면의 높이 변위량(도 8의 B)을 롤 오프로 하거나 또는 웨이퍼의 표면 형상이 가속도적으로 처짐형상으로 변화하기 시작하는 위치로부터, 외연에서 가까운 소정의 위치까지의 표면 변위량(도 8의 A, C)을 롤 오프로 하여 평가하는 경우가 있다.
예를 들면, 도 7에 나타난 바와 같이, 웨이퍼의 주변부에 있어서의 표면 변위량의 2차 미분의 분포를 산출하고, 표면 변위량의 2차 미분이 부(負)의 값이 되는 위치(롤 오프 개시점)로부터, 웨이퍼의 중심으로부터 149mm, 즉 외연에서 1 mm 내측의 위치까지의 표면 변위량(도 8의 A)을 롤 오프로 하여 평가한다.
이 경우, 롤 오프 개시점의 높이를 0으로 하고, 외연 1mm 내측까지 처짐형상 이면, 그 변위량(롤 오프)은 -의 값이 되고, 반대로 돌출형상이면 ＋의 값이 된다.
그리고 롤 오프의 절대치가 작을수록 최외주 부근에서도 평탄도가 높다고 평가할 수가 있다.
롤 오프가 작은 실리콘 웨이퍼를 제조하는 방법은 여러 가지 제안되고 있다. 예를 들면, 실리콘 웨이퍼를 연마하면, 웨이퍼의 주변부가 과잉으로 연마되어, 도 9에 나타난 바와 같이 웨이퍼의 주변부가 처짐 형상이 되기 쉽다.
그래서, 예를 들면, 면취부에만 실리콘보다 연마 속도가 늦은 산화막 등을 형성한 다음 양면 연마를 실시하는 방법이 제안되어 있다(일본특개 2003－142434호 공보 참조).
이러한 방법에 의하면, 웨이퍼의 주변부에서의 과잉연마를 막아, 롤 오프가 작은 실리콘 웨이퍼를 제조할 수가 있다.
근년, 롤 오프의 규격화 요구는 에피텍셜 웨이퍼에도 미쳐, 에피텍셜층 및 에피텍셜 웨이퍼의 외주 형상의 제어가 요망되고 있다. 그렇지만, 종래의 에피텍셜 성장 기술에서는, 도 10에 나타난 바와 같이 최외주 부근에서 에피텍셜층(21)의 두께가 얇아지는 경우가 있어, 에피텍셜 성장 전의 실리콘 웨이퍼(10)보다 에피텍셜 성장 공정에 의해 롤 오프가 악화되어 버린다고 하는 문제가 있다.
최외주 부근에서도 평탄도가 높은 에피텍셜 웨이퍼를 제조하는 방법으로서, 에피텍셜 성장 후, 지석에 의해 축경(縮徑) 면취가공을 하거나, 레이저에 의해 주변부를 용단 하는 방법이 제안되어 있다(일본 특개 2003－332183호 공보 참조).
그러나, 이러한 방법에서는, 에피텍셜 성장 후의 축경 면취나 용단(溶斷)에 의해 발진(發塵)이나 파편이 발생할 우려가 있는 것 외에도, 에피텍셜 성장 후, 웨이퍼의 축경 또는 용단하는 만큼, 웨이퍼가 작아져, 실질적으로 생산성이나 실수율이 현저히 저하해 버린다고 하는 문제가 있다.
상기와 같은 문제을 감안하여, 본 발명은 에피텍셜 성장 시, 최외주 부근에 있어서의 에피텍셜층의 두께를 제어하는 것으로 롤 오프의 값이 작은 에피텍셜 웨이퍼를 제조할 수 있는 방법을 제공하는 것을 주된 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 의하면, 실리콘 웨이퍼상에 원료 가스를 공급하여 에피텍셜층을 기상 성장시키는 것에 의해 에피텍셜 웨이퍼를 제조하는 방법에 있어서, 상기 기상 성장시키는 에피텍셜층의 성장속도 및/또는 성장온도를 제어하는 것에 의해, 상기 실리콘 웨이퍼의 주변부에 형성되는 에피텍셜층의 두께를 제어하는 것을 특징으로 하는 에피텍셜 웨이퍼의 제조방법이 제공된다.
후술하는 바와 같이, 본 발명자들은, 에피텍셜층의 성장속도 및 성장온도와 웨이퍼의 주변부에 형성되는 에피텍셜층의 두께와의 사이에 양호한 상관 관계가 있다는 것을 알아냈다.
그래서, 상기와 같이 에피텍셜층의 성장속도 및/또는 성장온도를 제어하는 것에 의해, 실리콘 웨이퍼의 주변부에 형성되는 에피텍셜층의 두께를 제어할 수 있어, 롤 오프가 작은 에피텍셜 웨이퍼를 제조할 수가 있다.
보다 구체적인 방법으로서, 실리콘 웨이퍼상에 원료 가스를 공급하여 에피텍셜층을 기상 성장시키는 것에 의해 에피텍셜 웨이퍼를 제조하는 방법에 있어서, 에피텍셜층의 성장속도 및/또는 성장온도와 이 에피텍셜층의 성장 전후에 있어서의 롤 오프의 차(差)와의 상관 관계를 미리 구하고, 이 상관 관계에 기초하여, 제품이 되는 실리콘 웨이퍼상에 성장시키는 에피텍셜층의 성장속도 및/또는 성장온도를 제어하는 것에 의해, 이 에피텍셜층의 성장 후에 있어서의 롤 오프를 제어하는 것을 특징으로 하는 에피텍셜 웨이퍼의 제조방법이 제공된다.
에피텍셜층의 성장속도 등과 에피텍셜 성장 전후에 있어서의 롤 오프의 차와의 상관관계를 미리 구하고, 이 상관 관계에 기초하여, 성장속도 등을 제어하여, 에피텍셜층의 성장 후에 있어서의 롤 오프를 제어하는 것으로, 롤 오프가 작은 에피텍셜 웨이퍼를 확실히 제조할 수가 있다.
상기 에피텍셜층을 성장시킨 후의 에피텍셜 웨이퍼의 롤 오프가, 상기 에피텍셜층을 성장시키기 전의 실리콘 웨이퍼의 롤 오프와 동일하거나 또는 작게 되도록 상기 에피텍셜층의 주변부의 두께를 제어하는 것이 바람직하다.
상기와 같이 에피텍셜층의 성장속도 등을 제어하는 것으로, 에피텍셜 성장 후에 있어서의 롤 오프를 제어할 수가 있으므로, 원래의 실리콘 웨이퍼와 동일하거나, 보다 작은 롤 오프를 갖는 에피텍셜 웨이퍼를 제조할 수 있다.
이 경우, 상기 롤 오프를, 상기 실리콘 웨이퍼 또는 에피텍셜 웨이퍼의 표면 변위량의 2차 미분이 부의 값이 되는 위치로부터 이 실리콘 웨이퍼 또는 에피텍셜 웨이퍼의 외연에서 1 mm 내측의 위치까지의 표면 변위량으로 할 수가 있다.
롤 오프를 상기와 같은 범위에 있어서의 표면 변위량으로 하여 제어하면, 에피텍셜 층의 외주 형상을 보다 확실히 제어할 수 있어, 소망의 롤 오프를 갖는 에피텍셜 웨이퍼를 제조할 수 있다.
상기 실리콘 웨이퍼로서, 직경이 300mm이상의 실리콘 웨이퍼를 이용할 수 있다.
본 발명에 의하면, 특히 근년 요구되는 300mm이상의 대직경의 것에 유효하고, 외주 부근에서도 막두께 균일성이 우수한 에피텍셜층을 형성할 수 있기 때문에, 에피텍셜 성장 후, 축경 면취 등을 실시할 필요도 없다.
따라서, 직경이 300mm이상의 실리콘 웨이퍼를 이용하여 에피텍셜층을 성장시키면, 대 직경으로서, 롤 오프의 값도 작은 에피텍셜 웨이퍼를 제조할 수 있어, 디바이스 수율의 향상에도 연결된다.
또한, 본 발명에서는, 상기한 본 발명에 관한 방법에 의해 제조된 에피텍셜 웨이퍼가 제공된다.
상기한 바와 같이 본 발명의 방법에 의하면, 실리콘 웨이퍼의 주변부에 형성되는 에피텍셜층의 두께를 제어할 수 있어, 롤 오프가 작은 에피텍셜 웨이퍼를 제조할 수 있다. 따라서, 이러한 방법에 의해 제조된 에피텍셜 웨이퍼는 최외주부근에서도 평탄도가 높고, 디바이스 수율을 향상시킬 수 있게 된다.
특히, 본 발명에서는, 실리콘 웨이퍼상에 에피텍셜층을 기상 성장시킨 에피텍셜 웨이퍼로서, 상기 에피텍셜층을 성장시킨 후의 에피텍셜 웨이퍼의 롤 오프가, 상기 에피텍셜층을 성장시키기 전의 실리콘 웨이퍼의 롤 오프와 동일하거나 또는 작은 것인 것을 특징으로 하는 에피텍셜 웨이퍼가 제공된다.
에피텍셜 성장 후의 롤 오프가, 원래의 실리콘 웨이퍼의 롤 오프와 동일하거나 또는 작은 에피텍셜 웨이퍼이면, 주변까지 에피텍셜층의 막두께 균일성이 좋거나, 에피텍셜 웨이퍼의 주변까지 평탄도가 높은 것이므로, 디바이스 수율을 확실히 향상 시킬 수 있는 것이 된다.
이 경우, 상기 롤 오프가, 상기 실리콘 웨이퍼 또는 에피텍셜 웨이퍼의 표면 변위 량의 2차 미분이 부의 값이 되는 위치로부터 이 실리콘 웨이퍼 또는 에피텍셜 웨이퍼의 외연에서 1mm 내측의 위치까지의 표면 변위량인 것으로 할 수 있다.
롤 오프를 상기 범위에 있어서의 표면 변위량으로서 제어한 에피텍셜 웨이퍼이면, 최외주 부근에서도 확실히 평탄도가 극히 높은 것이 된다.
상기 에피텍셜 웨이퍼는, 300mm이상의 직경을 갖는 것으로 할 수 있다.
본 발명에서는, 특히 근년 요구되는 300mm이상의 대 직경의 것으로 유효하고, 에피텍셜 성장 후, 축경 가공처리 등을 행할 필요가 없기 때문에, 300mm이상의 대 직경으로서, 롤 오프가 작은 에피텍셜 웨이퍼를 제공할 수 있다.
본 발명에 의하면, 에피텍셜 웨이퍼를 제조할 때, 기상 성장시키는 에피텍셜 층의 성장속도 및/또는 성장온도를 제어하는 것에 의해, 실리콘 웨이퍼의 주변부에 형성되는 에피텍셜층의 두께를 제어할 수 있다.
이것에 의해, 최외주부근에 있어서의 에피텍셜층의 막두께도 두껍게 형성할 수 있어, 에피텍셜층을 성장시키기 전의 실리콘 웨이퍼의 롤 오프와 동일하거나 또는 작은 롤 오프를 가져, 평탄도가 극히 높은 에피텍셜 웨이퍼를 제조할 수 있다.
도 1은 본 발명에 관한 에피텍셜 웨이퍼의 외주 형상의 예를 모식적으로 나 타낸 도면으로서, (A)는 에피텍셜 성장 후의 롤 오프가 성장 전보다도 작은 경우, (B)는 에피텍셜 성장 전후의 롤 오프가 동등한 경우를 나타냄.
도 2는 본 발명에서 사용할 수 있는 매엽식(枚葉式) 에피텍셜 성장 장치의 일례를 나타내는 개략도이다.
도 3은 에피텍셜 성장 전후의 롤 오프 개시점을 나타내는 그래프이다.
도 4는 에피텍셜 성장 전후의 주변부의 표면 변위량과 성장 전후의 표면 변위량의 차를 나타내는 그래프이다.
도 5는 에피텍셜층의 성장온도와 에피텍셜 성장 전후에 있어서의 롤 오프량의 차(△ROA)와의 관계를 나타내는 그래프이다.
도 6은 에피텍셜층의 성장속도와 에피텍셜 성장 전후에 있어서의 롤 오프량의 차(△ROA)와의 관계를 나타내는 그래프이다.
도 7은 롤 오프 개시점을 설명하는 도면이다.
도 8은 롤 오프의 정의를 설명하는 도면이다.
도 9는 웨이퍼의 주변부가 쳐져 있는 형상을 나타내는 도면이다.
도 10은 에피텍셜층이 주변부에서 쳐져 있는 형상을 나타내는 도면이다.
도 11은 실시예에 있어서의 실리콘 웨이퍼와 에피텍셜 웨이퍼의 표면 변위량을 나타내는 그래프이다.
이하, 첨부의 도면을 참조하면서, 본 발명에 의해 실리콘 웨이퍼(실리콘 단결정 웨이퍼)를 이용하여 에피텍셜 웨이퍼를 제조하는 경우에 대하여 구체적으로 설명한다.
본 발명자들은, 실리콘 웨이퍼를 이용하여 에피텍셜 웨이퍼를 제조하는 경우에 있어서, 에피텍셜 성장조건과 에피텍셜층의 외주 형상에 대하여 조사 및 연구를 거듭하였다. 그 결과, 에피텍셜층의 성장속도 및 성장온도와 에피텍셜층의 최외주 형상과의 사이에 양호한 상관 관계가 있는 것을 발견하고, 이러한 성장조건(성장속도 및/ 또는 성장온도)을 제어하는 것에 의해, 에피텍셜 층의 최외주부근의 형상, 특히 소망의 두께로 제어할 수 있다는 것을 발견하고, 본 발명을 완성시켰다.
본 발명에 의해 에피텍셜 웨이퍼를 제조하는 경우, 우선, 에피텍셜층의 성장속도 및/또는 성장온도와 에피텍셜층의 성장 전후에 있어서의 롤 오프의 차와의 상관 관계를 구한다.
사용하는 에피텍셜 성장장치는, 성장속도 및 성장온도를 임의로 제어할 수가 있으면 특히 한정되지 않지만, 도 2에 나타낸 것 같은 매엽식의 에피텍셜 성장 장치(1)을 적합하게 사용할 수 있다.
이 장치(1)는, 반응로(2)의 상하에 가열용 램프(3),(4), 회전 가능한 서셉터(5) 등을 갖추고 있다. 에피텍셜 성장 시에는, 서셉터(5)상에 실리콘 웨이퍼(6)를 재치하고, SiHCl3 등의 원료 가스를 H2를 캐리어 가스로 하여 로내에 도입하고, 상하의 가열용 램프(3),(4)에 의해 실리콘 웨이퍼(6)를 소정의 온도로 가열하는 것으로 웨이퍼상에 막두께 균일성이 우수한 에피텍셜층을 형성할 수 있다.
이러한 매엽식의 장치(1)이면, 가열용 램프(3),(4)에 의해 성장 온도(웨이퍼 의 온도)를 고정밀도로 제어할 수가 있어, 원료 가스의 농도나 유량을 온도와 함께 조정 하는 것에 의해 성장속도도 정도(精度) 좋게 제어할 수가 있다.
게다가, 매엽식의 장치(1)은, 직경이 200mm이상, 특히 300 mm이상이 되는 대형의 실리콘 웨이퍼를 이용하여 에피텍셜 성장을 행하는 경우에도 대응할 수 있는 점에서도 유리하게 사용할 수가 있다.
도 3(A)－(E)는, 직경 300mm의 실리콘 웨이퍼를 이용하여, 여러 가지의 성장조건(성장속도, 성장온도)에서 에피텍셜 성장을 행한 경우의 에피텍셜 성장 전후의 웨이퍼 주변부에 있어서의 표면 변위량의 2차 미분을 그래프화한 것이다.
도 3으로부터, 롤 오프 개시점으로서 표면 변위량의 2차 미분이 부의 값이 되는 위치를 산출할 수 있다.
또한, 도 4(A)－(E)는, 에피텍셜 성장 전후에 있어서의 주변부의 표면 변위량과 성장 전후의 표면 변위량의 차를 나타낸 것이다.
그리고, 도 3에서 구한 롤 오프 개시점으로부터 웨이퍼의 외연에서 1mm 내측의 위치까지의 표면 변위량을 롤 오프로 하여, 도 3 및 도 4로부터, 에피텍셜 성장 전후에 있어서의 롤 오프량(Roll-Off Amount： ROA)의 차(△ROA)를 구할 수 있다.
표 1은 각 성장조건과△ROA와의 관계를 집계한 것이다.
성장속도
성장온도 2.3um/min 2.5um/min 2.8um/min
1110℃ △ROA 4.87nm -88.2nm -
1130℃ △ROA 93.16nm 38.12nm -44.23nm
또한, 다른 성장속도, 성장온도에 대해서도△ROA를 구했다. 도 5 및 도 6은, 에피텍셜층의 성장조건(성장속도, 성장온도)과 에피텍셜 성장 전후에 있어서의 롤 오프 량의 차(△ROA)와의 관계를 나타내고 있다.
△ROA는, 에피텍셜 웨이퍼의 롤 오프량으로부터 에피텍셜 성장 전의 실리콘 웨이퍼의 롤 오프량을 뺀 값이며, △ROA가 정(＋)이면, 에피텍셜 공정에서 외주형상이 돌출한 것을 나타내고, 부(－)이면, 에피텍셜 공정에서 외주형상이 쳐진 것을 나타낸다.
또한,△ROA가 0에 가까우면, 에피텍셜 성장 전후에서의 롤 오프량의 차가 작고, 즉, 최외주 부근에서의 에피텍셜층의 막두께 균일성이 높은 것을 나타낸다.
도 5 및 도 6에 있어서, 성장 온도와△ROA와의 사이 및 성장 속도와△ROA와의 사이에 각각 양호한 상관 관계를 볼 수 있다. 즉, 도 5에 의하면, 성장 속도를 일정 하게 하면, 성장 온도를 높게 하면 할수록△ROA가 커지게 되어, 주변에서의 에피텍셜층의 두께를 두껍게 할 수가 있다. 또한, 성장 온도가 같은 경우, 성장 속도가 낮으면 △ROA는 커지게 되어, 에피텍셜층의 최외주부에서의 두께가 두꺼운 형상이 되는 것을 알 수 있다.
한편, 도 6에 의하면, 성장온도를 일정하게 하면, 성장속도가 높을수록 △ROA가 작아지게 되어, 주변에서의 에피텍셜층의 두께가 얇아진다. 또한, 성장속도가 동일한 경우, 성장온도가 높을수록 △ROA가 커지게 되어, 에피텍셜 성장 후의 최외주 부근에서의 에피텍셜층의 두께가 두꺼운 형상이 되는 것을 알 수 있다.
그래서, 이러한 상관 관계에 기초하여, 제품이 되는 실리콘 웨이퍼 상에 성장시키는 에피텍셜층의 성장속도 및/또는 성장온도를 제어하는 것에 의해, 에피텍셜 성장 후에 있어서의 롤 오프를 제어할 수가 있다.
즉, 성장온도와 성장속도를 각각 단독으로 제어하거나, 적당히 조합하여 제어하는 것에 의해 에피텍셜층의 외주 형상을 제어할 수가 있어, 에피텍셜층을 성장시킨 후의 에피텍셜 웨이퍼의 롤 오프가, 에피텍셜층을 성장시키기 전의 실리콘 웨이퍼의 롤 오프와 동일하거나 또는 작게 되도록 에피텍셜층의 두께를 제어할 수가 있다.
즉, 미리 실리콘 웨이퍼의 롤 오프를 측정하여, 그 값을 없애도록 에피텍셜층의 성장조건을 설정하면, 주변부까지 평탄한 에피텍셜 웨이퍼를 얻을 수 있어, 도 1(A)에 나타난 바와 같이 에피텍셜층(12)이 외주부에 있어서 두꺼워진 형상이 되는 에피텍셜 웨이퍼를 제조할 수가 있다.
한편, 미리 측정된 실리콘 웨이퍼의 롤 오프치가 동일하게 되도록 성장조건을 설정하면, 주변까지 막두께가 균일한 에피텍셜층을 갖는 에피텍셜 웨이퍼, 예를 들면 도 1(B)에 나타난 바와 같이 에피텍셜층(11)의 두께가 최외주부에 있어서도 균일하게 된 에피텍셜 웨이퍼를 얻을 수 있다.
구체적인 예로서, 주변부에 처짐이 발생해 있는 실리콘 웨이퍼를 이용하여 에피텍셜 웨이퍼를 제조할 때, 의도적으로 에피텍셜층의 외주형상을 돌출시키는데, 예를 들면, 도 5의 관계에 기초하여, 성장온도가 1130℃ 또는 그 이상이고, 성장속도가 2.5㎛/min 또는 그것 이하가 되는 성장조건으로 에피텍셜 성장을 행하면 된다.
이러한 성장조건의 하에서 에피텍셜 성장을 행하는 것으로 주변부에 있어서의 에피텍셜층의 두께를 증대시킬 수가 있어, 외주 형상이 거의 플랫트한 에피텍셜 웨이퍼를 제조할 수가 있다.
또한, 성장온도가 보다 저온, 예를 들면 1110℃이하의 경우에서도, 성장속도를 보다 낮게 하는 것으로, 동일한 효과를 나타낼 수가 있다.
따라서, 에피텍셜 성장 전의 실리콘 웨이퍼의 외주형상 및 에피텍셜 성장 후에 바람직한 외주형상외에, 생산성 등도 고려하여 성장온도와 성장속도를 적당 설정하면 좋다.
이하, 본 발명의 실시예에 대하여 설명한다.
(실시예)
직경 300mm의 실리콘 웨이퍼를 준비하고, 평탄도·나노토포그라피 측정장치로서 다이나서치(레이텍스사제)를 이용하여 웨이퍼 주변부에 있어서의 표면의 높이 변위량을 측정하여, 롤 오프량으로 하였다.
이 웨이퍼에 에피텍셜 성장을 행했을 때에 주변부의 처짐 형상을 보충하기 위하여, 도 5 및 도 6에 나타나는 상관 관계에 기초하여, 성장온도를 1130℃, 성장속도를 2.5 ㎛/min로 설정하여 에피텍셜 성장을 행하였다.
그리고, 제조한 에피텍셜 웨이퍼에 대하여, 에피텍셜 성장 전의 실리콘 웨이퍼와 동일하게 표면 변위량을 측정하였다.
도 11은 상기 실리콘 웨이퍼와 에피텍셜 웨이퍼의 표면 변위량을 나타내는 것으로, 종축은 표면 변위량의 2차 미분의 값을, 횡축은 웨이퍼의 중심(Omm)으로부터의 거리(반경)를 각각 나타내고 있다.
외주부에서 급격하게 값이 -(부)로 떨어지는 경우는, 처짐이 있는 것을 나타내고,＋(정)로 향하고 있는 경우는 돌출하고 있는 것을 의미한다.
도 11에 나타난 바와 같이, 변위량을 동경(動徑) 거리로 2차 미분하는 것에 의해, 반경에 대한 가속도적인 변위량 변화가 나타나고 있다. 표면 변위량의 2차 미분이 부의 값이 되는 위치, 즉 롤 오프의 개시점은, 에피텍셜 성장 전의 실리콘 웨이퍼에서는 중심으로부터 145 mm, 에피텍셜 성장 후의 에피텍셜 웨이퍼에서는 중심으로부터 145.5mm이다. 이것으로부터, 에피텍셜 성장에 의해 롤 오프의 개시위치가 웨이퍼의 외주측으로 시프트 한 것을 알 수 있다.
또한, 이 때의 롤 오프 개시점으로부터 웨이퍼의 외연으로부터 1mm 내측까지의 롤 오프량은, 에피텍셜 성장 전에 356nm이고, 에피텍셜 성장 후에 322nm가 되어, 에피텍셜층을 쌓는 것에 의해 웨이퍼의 외주 처짐 형상이 보완되고 있다는 것을 알 수 있었다.
또한, 본 발명은, 상기 실시 형태에 한정되는 것은 아니다. 상기 실시 형태는 단순한 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용 효과를 나타내는 것은, 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.
예를 들면, 매엽식 에피텍셜 장치를 사용하여 에피텍셜 성장을 행하는 경우에 대해 설명하였지만, 사용할 수 있는 장치는 이 타입의 것에 한정되지 않고, 에피텍셜층의 성장속도 및 성장온도를 적절히 제어할 수가 있으면, 배치 방식인 실린더-형이나 팬케이크형등의 다른 타입의 장치를 사용할 수가 있다. 또한, 실리콘 웨이퍼의 크기도 300mm의 것에 한정되지 않고, 웨이퍼의 크기는 요구에 응하여 적당히 선택하면 된다.

Claims (13)

  1. 실리콘 웨이퍼상에 원료 가스를 공급하여 에피텍셜층을 기상 성장시키는 것에 의해 에피텍셜 웨이퍼를 제조하는 방법에 있어서, 상기 기상 성장시키는 에피텍셜층의 성장속도 및 성장온도 중 하나 이상을 제어하는 것에 의해, 상기 실리콘 웨이퍼를 둘러싸는 둘레 영역에 형성되는 에피텍셜층의 두께를 제어하는 것, 그리고,
    상기 에피텍셜층을 성장시킨 후의 에피텍셜 웨이퍼의 롤 오프가, 상기 에피텍셜층을 성장시키기 전의 실리콘 웨이퍼의 롤 오프와 동일하거나 또는 작게 되도록 상기 에피텍셜층을 둘러싸는 둘레 영역의 두께를 제어하는 것을 특징으로 하는 에피텍셜 웨이퍼의 제조방법
  2. 실리콘 웨이퍼상에 원료 가스를 공급하여 에피텍셜층을 기상 성장시키는 것에 의해 에피텍셜 웨이퍼를 제조하는 방법에 있어서, 에피텍셜층의 성장속도 및 성장온도 중 하나 이상을, 이 에피텍셜층의 성장 전후에 있어서의 롤 오프의 차와의 상관 관계를 미리 구하고, 이 상관 관계에 기초하여, 제품이 되는 실리콘 웨이퍼상에 성장시키는 에피텍셜층의 성장속도 및 성장온도 중 하나 이상을 제어하는 것에 의해, 이 에피텍셜층의 성장 후에 있어서의 롤 오프를 제어하는 것, 그리고,
    상기 에피텍셜층을 성장시킨 후의 에피텍셜 웨이퍼의 롤 오프가, 상기 에피텍셜층을 성장시키기 전의 실리콘 웨이퍼의 롤 오프와 동일하거나 또는 작게 되도록 상기 에피텍셜층을 둘러싸는 둘레 영역의 두께를 제어하는 것을 특징으로 하는 에피텍셜 웨이퍼의 제조방법
  3. 삭제
  4. 삭제
  5. 제2항에 있어서, 상기 롤 오프를, 상기 실리콘 웨이퍼 또는 에피텍셜 웨이퍼의 표면 변위량의 2차 미분이 음의 값이 되는 위치로부터 이 실리콘 웨이퍼 또는 에피텍셜 웨이퍼의 외연에서 1 mm 내측의 위치까지의 표면 변위량으로 하는 것을 특징으로 하는 에피텍셜 웨이퍼의 제조방법
  6. 삭제
  7. 삭제
  8. 제1항, 제2항 및 제5항 중의 어느 한 항에 있어서, 상기 실리콘 웨이퍼로서, 직경이 300mm이상의 실리콘 웨이퍼를 이용하는 것을 특징으로 하는 에피텍셜 웨이퍼의 제조방법
  9. 삭제
  10. 삭제
  11. 실리콘 웨이퍼상에 에피텍셜층을 기상 성장시킨 에피텍셜 웨이퍼로서, 상기 에피텍셜층을 성장시킨 후의 에피텍셜 웨이퍼의 롤 오프가, 상기 에피텍셜층을 성장시키기 전의 실리콘 웨이퍼의 롤 오프와 동일하거나 또는 작은 것인 것을 특징으로 하는 에피텍셜 웨이퍼
  12. 제11항에 있어서, 상기 롤 오프가, 상기 실리콘 웨이퍼 또는 에피텍셜 웨이퍼의 표면 변위량의 2차 미분이 음의 값이 되는 위치로부터 이 실리콘 웨이퍼 또는 에피텍셜 웨이퍼의 외연에서 1mm 내측의 위치까지의 표면 변위량인 것을 특징으로 하는 에피텍셜 웨이퍼
  13. 제11항 또는 제12항에 있어서, 상기 에피텍셜 웨이퍼가 300mm이상의 직경을 갖는 것인 것을 특징으로 하는 에피텍셜 웨이퍼
KR1020087012091A 2005-11-22 2008-05-20 에피텍셜 웨이퍼의 제조방법 및 에피텍셜 웨이퍼 KR101378557B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00337160 2005-11-22
JP2005337160A JP4899445B2 (ja) 2005-11-22 2005-11-22 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
PCT/JP2006/321250 WO2007060806A1 (ja) 2005-11-22 2006-10-25 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ

Publications (2)

Publication Number Publication Date
KR20080069201A KR20080069201A (ko) 2008-07-25
KR101378557B1 true KR101378557B1 (ko) 2014-03-25

Family

ID=38067042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087012091A KR101378557B1 (ko) 2005-11-22 2008-05-20 에피텍셜 웨이퍼의 제조방법 및 에피텍셜 웨이퍼

Country Status (6)

Country Link
US (1) US20090252942A1 (ko)
EP (1) EP1953808B1 (ko)
JP (1) JP4899445B2 (ko)
KR (1) KR101378557B1 (ko)
TW (1) TWI446410B (ko)
WO (1) WO2007060806A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090214843A1 (en) * 2008-02-26 2009-08-27 Siltronic Corporation Controlled edge resistivity in a silicon wafer
JP5151674B2 (ja) * 2008-05-19 2013-02-27 信越半導体株式会社 エピタキシャルウエーハの製造方法
JP5444874B2 (ja) * 2009-06-23 2014-03-19 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハの製造方法
JP5423384B2 (ja) * 2009-12-24 2014-02-19 株式会社Ｓｕｍｃｏ 半導体ウェーハおよびその製造方法
JP5803979B2 (ja) 2013-05-29 2015-11-04 住友電気工業株式会社 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法
JP6127748B2 (ja) * 2013-06-10 2017-05-17 株式会社Sumco エピタキシャルウェーハの製造方法
JP6132163B2 (ja) * 2014-04-10 2017-05-24 信越半導体株式会社 偏芯評価方法及びエピタキシャルウェーハの製造方法
JP6210043B2 (ja) * 2014-09-26 2017-10-11 信越半導体株式会社 貼り合わせウェーハの製造方法
DE102015205719B4 (de) 2015-03-30 2022-08-18 Siltronic Ag Verfahren zum Beschichten von Halbleiterscheiben
JP6500792B2 (ja) * 2016-01-25 2019-04-17 株式会社Sumco エピタキシャルウェーハの品質評価方法および製造方法
KR101862158B1 (ko) * 2017-02-08 2018-05-29 에스케이실트론 주식회사 에피텍셜 웨이퍼의 제조 방법
JP6714874B2 (ja) * 2017-07-07 2020-07-01 信越半導体株式会社 ウェーハ評価方法及びエピタキシャルウェーハの製造方法
EP3957776A1 (de) 2020-08-17 2022-02-23 Siltronic AG Verfahren zum abscheiden einer epitaktischen schicht auf einer substratscheibe
EP3996130B1 (de) * 2020-11-09 2023-03-08 Siltronic AG Verfahren zum abscheiden einer epitaktischen schicht auf einer substratscheibe

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349030A (ja) * 1999-06-08 2000-12-15 Sumitomo Metal Ind Ltd 気相反応装置
JP2003282580A (ja) * 2002-03-27 2003-10-03 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3725598B2 (ja) * 1996-01-12 2005-12-14 東芝セラミックス株式会社 エピタキシャルウェハの製造方法
WO2001074532A1 (en) * 2000-03-30 2001-10-11 Memc Electronic Materials, S.P.A. Method of polishing wafers
JP4718668B2 (ja) * 2000-06-26 2011-07-06 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP2003142434A (ja) * 2001-10-30 2003-05-16 Shin Etsu Handotai Co Ltd 鏡面ウエーハの製造方法
JP4248804B2 (ja) * 2002-05-08 2009-04-02 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハおよび半導体ウェーハの製造方法
JP4196602B2 (ja) * 2002-07-12 2008-12-17 信越半導体株式会社 エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349030A (ja) * 1999-06-08 2000-12-15 Sumitomo Metal Ind Ltd 気相反応装置
JP2003282580A (ja) * 2002-03-27 2003-10-03 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
EP1953808A4 (en) 2010-12-01
EP1953808A1 (en) 2008-08-06
KR20080069201A (ko) 2008-07-25
WO2007060806A1 (ja) 2007-05-31
JP2007142326A (ja) 2007-06-07
TWI446410B (zh) 2014-07-21
TW200739688A (en) 2007-10-16
JP4899445B2 (ja) 2012-03-21
US20090252942A1 (en) 2009-10-08
EP1953808B1 (en) 2018-09-26

Similar Documents

Publication Publication Date Title
KR101378557B1 (ko) 에피텍셜 웨이퍼의 제조방법 및 에피텍셜 웨이퍼
US8021968B2 (en) Susceptor and method for manufacturing silicon epitaxial wafer
KR102210290B1 (ko) 반도체 웨이퍼를 에피택셜 코팅하는 방법 및 반도체 웨이퍼
US6596086B1 (en) Apparatus for thin film growth
TWI424476B (zh) 磊晶塗覆的矽晶圓及製造磊晶塗覆的矽晶圓的方法
TWI420003B (zh) 經磊晶塗覆的矽晶圓的製造方法
CN101168851B (zh) 硅外延片及其制造方法
KR101077324B1 (ko) 에피택셜 코팅 실리콘 웨이퍼의 제조 방법
JP5834632B2 (ja) サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法
JP5445508B2 (ja) 偏心量の評価方法及びエピタキシャルウェーハの製造方法
TWI435377B (zh) Epitaxial silicon wafers and their manufacturing methods
US20100048034A1 (en) Vertical boat for heat treatment and heat treatment method of semiconductor wafer using thereof
US8038793B2 (en) Epitaxial growth method
JP5151674B2 (ja) エピタキシャルウエーハの製造方法
JP2010016312A (ja) エピタキシャルウェーハの製造方法
JP7151664B2 (ja) エピタキシャルウェーハの製造方法
KR20180074273A (ko) 에피텍셜 웨이퍼 제조 방법 및 장치
KR101921979B1 (ko) 에피텍셜 웨이퍼 제조 방법 및 장치
KR100830997B1 (ko) 평탄도가 개선된 실리콘 에피택셜 웨이퍼 제조 방법
JP5453967B2 (ja) エピタキシャルウェーハおよびその製造方法
JP5434317B2 (ja) エピタキシャルウェーハの製造方法
CN115198352A (zh) 一种外延生长方法及外延晶圆
CN114059158A (zh) 一种用于晶圆外延生长的晶圆支撑杆装置、设备及方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 7