JP2011216780A - シリコンエピタキシャルウェーハ、シリコンエピタキシャルウェーハの製造方法、貼り合わせｓｏｉウェーハの製造方法、及び貼り合わせｓｏｉウェーハ - Google Patents

シリコンエピタキシャルウェーハ、シリコンエピタキシャルウェーハの製造方法、貼り合わせｓｏｉウェーハの製造方法、及び貼り合わせｓｏｉウェーハ Download PDF

Info

Publication number
JP2011216780A
JP2011216780A JP2010085381A JP2010085381A JP2011216780A JP 2011216780 A JP2011216780 A JP 2011216780A JP 2010085381 A JP2010085381 A JP 2010085381A JP 2010085381 A JP2010085381 A JP 2010085381A JP 2011216780 A JP2011216780 A JP 2011216780A
Authority
JP
Japan
Prior art keywords
wafer
angle
silicon
silicon epitaxial
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010085381A
Other languages
English (en)
Other versions
JP2011216780A5 (ja
JP5544986B2 (ja
Inventor
Masahiro Kato
正弘 加藤
Tetsushi Oka
哲史 岡
Norihiro Kobayashi
徳弘 小林
Toru Ishizuka
徹 石塚
Nobuhiko Noto
宣彦 能登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2010085381A priority Critical patent/JP5544986B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to KR1020127024972A priority patent/KR101729474B1/ko
Priority to EP11765184.4A priority patent/EP2555227B1/en
Priority to CN201180017235.6A priority patent/CN102859649B/zh
Priority to PCT/JP2011/001175 priority patent/WO2011125282A1/ja
Priority to US13/582,614 priority patent/US8823130B2/en
Publication of JP2011216780A publication Critical patent/JP2011216780A/ja
Publication of JP2011216780A5 publication Critical patent/JP2011216780A5/ja
Application granted granted Critical
Publication of JP5544986B2 publication Critical patent/JP5544986B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 シリコン単結晶基板主表面に、ドーパント濃度が１×１０１９／ｃｍ３以上であるエピタキシャル層が形成されたエピタキシャルウェーハにおいても、エピタキシャル層表面の縞状の凹凸が抑制されたエピタキシャルウェーハ及び製造方法、該シリコンエピタキシャルウェーハを使用した貼り合わせＳＯＩウェーハ及び製造方法を提供することを目的とする。
【解決手段】 シリコン単結晶基板の主表面にエピタキシャル層を気相成長させたシリコンエピタキシャルウェーハであって、シリコン単結晶基板の主表面は、［１００］軸に対して（１００）面から［０１１］方向又は［０−１−１］方向に角度θだけ傾斜し、［０１−１］方向又は［０−１１］方向に角度φ傾斜し、θ及びφが１０′未満であり、シリコンエピタキシャル層のドーパント濃度が１×１０１９／ｃｍ３以上であることを特徴とするシリコンエピタキシャルウェーハ。
【選択図】図２

Description

本発明は、シリコン単結晶基板の主表面にシリコンエピタキシャル層が形成されたシリコンエピタキシャルウェーハ及びその製造方法、並びに、貼り合わせＳＯＩウェーハ及びその製造方法に関する。
半導体基板として使用されるシリコン単結晶基板は、例えばＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）法により引き上げられたシリコン単結晶インゴットに対して、スライス、面取り、ラッピング、エッチング、鏡面研磨などを施すことで作製される。
また、該シリコン単結晶基板の表面部分の結晶品質を向上させるため、高温条件下でシリコン単結晶基板の主表面にシリコン原料を供給することにより、シリコンエピタキシャル層を気相成長させる方法も用いられる。
このようなシリコンエピタキシャルウェーハ（以下、単にエピタキシャルウェーハと記載することがある。）の製造方法においては、条件によっては、表面に凹凸が形成され、デバイス特性を悪化させることが知られている。
このような凹凸を防ぐ方法として、例えば特許文献１では、エピタキシャル成長を行うシリコン単結晶基板の主表面の結晶学的ステップ密度を約１０１０個／ｃｍ２以下に制御する技術が提案されている。
また、特許文献２では、シリコン単結晶基板表面に対する結晶軸の角度範囲を規定することで、ヘイズと呼ばれる凹凸を低減する方法が提案されている。
また、特許文献３では、ＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）と呼ばれる欠陥が存在するシリコン単結晶基板上に、エピタキシャルシリコン層を成長させる場合に、ティアドロップと呼ばれる凹凸が発生するのを防ぐため、シリコン単結晶基板表面に対する結晶軸の角度範囲を規定する技術が提案されている。
ここで、シリコン単結晶基板にシリコンエピタキシャル層を気相成長させる気相成長法において、エピタキシャル層を成長させる際に、高濃度のドーパントをドープすると、エピタキシャル層表面に段差が縞状に形成され、表面形状が悪化する問題がある。
特開平６−３３８４６４ 特開２０００−２６０７１１ 特開２００４−３３９００３
上述したように、シリコン単結晶基板の主表面にエピタキシャル層を成長させる際に、高濃度のドーパントをドープすると、エピタキシャル層表面に段差が縞状に形成され、表面形状が悪化する問題がある。
しかし、何れの上記技術もエピタキシャル層の成長時に高濃度のドーパントをドープした場合に発生する凹凸の抑制に関しては記述がなされていない。このような凹凸が存在すると、デバイス特性に悪影響を及ぼし、また、このような凹凸のあるシリコンエピタキシャルウェーハを貼り合わせて、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）と呼ばれるウェーハを作製すると、貼り合わせ面の密着性が悪くなり、欠陥が発生する問題がある。
本発明は、上記問題に鑑みてなされたものであって、シリコン単結晶基板主表面に、ドーパント濃度が１×１０１９／ｃｍ３以上と高濃度であるエピタキシャル層が形成された場合であっても、エピタキシャル層表面の縞状の凹凸が抑制されたものとなるシリコンエピタキシャルウェーハ、及びこの製造方法、並びに該シリコンエピタキシャルウェーハを使用した貼り合わせＳＯＩウェーハ及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明では、シリコン単結晶基板の主表面にシリコンエピタキシャル層を気相成長させたシリコンエピタキシャルウェーハであって、前記シリコン単結晶基板の主表面は、［１００］軸に対して（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、前記角度θ及び角度φが１０′未満であり、前記シリコンエピタキシャル層のドーパント濃度が１×１０１９／ｃｍ３以上であることを特徴とするシリコンエピタキシャルウェーハを提供する。
このように、シリコン単結晶基板の主表面を（１００）面から実質的に特定の方向にのみ一定の傾き（［１００］軸に対して（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、角度θ及び角度φが１０′未満である傾き）をもつように調整することによって、該シリコン単結晶基板上にドーパント濃度が１×１０１９／ｃｍ３以上という高濃度のエピタキシャル層が形成された場合でも、エピタキシャル層表面の縞状の凹凸が抑制されたシリコンエピタキシャルウェーハとなる。
ここで、ドーパントはリンとすることができる。
また、本発明では、シリコン単結晶基板の主表面に、シリコンエピタキシャル層を気相成長させる工程を有するシリコンエピタキシャルウェーハの製造方法において、前記シリコン単結晶基板として、主表面が［１００］軸に対し（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、前記角度θ及び角度φが１０′未満であるシリコン単結晶基板を用い、該シリコン単結晶基板の主表面にドーパント濃度が１×１０１９／ｃｍ３以上のエピタキシャル層を気相成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する。
このような本発明のシリコンエピタキシャルウェーハの製造方法を用いれば、ドーパントを高濃度にドープする場合であっても、シリコンエピタキシャル層表面の縞状の凹凸が抑制されたシリコンエピタキシャルウェーハを製造することができる。
ここで、ドーパントをリンとすることができる。
また、本発明では、ボンドウェーハとベースウェーハとを貼り合わせて貼り合わせＳＯＩウェーハを製造する方法において、前記の方法により製造されたシリコンエピタキシャルウェーハを、前記ボンドウェーハ及び／又は前記ベースウェーハとして用いて貼り合わせＳＯＩウェーハを製造することを特徴とする貼り合わせＳＯＩウェーハの製造方法を提供する。
このように、前記の方法により製造されたシリコンエピタキシャルウェーハをボンドウェーハとして用いれば、高濃度（ドーパント濃度が１×１０１９／ｃｍ３以上）のＳＯＩ層を有する貼り合わせＳＯＩウェーハを製造することができる。また、前記の方法により製造されたシリコンエピタキシャルウェーハをベースウェーハとして用いると、絶縁膜（埋め込み酸化膜）直下に高濃度層（エピタキシャル層）を有する貼り合わせＳＯＩウェーハを製造することができる。また、前記の方法により製造されたシリコンエピタキシャルウェーハを、ボンドウェーハとベースウェーハの両方に用いることもできる。
また、本発明では、ベースウェーハの上部に、少なくとも、埋め込み酸化膜、ＳＯＩ層が順次形成された貼り合わせＳＯＩウェーハであって、前記ＳＯＩ層のドーパント濃度が１×１０１９／ｃｍ３以上であり、かつ、該ＳＯＩ層主表面は、［１００］軸に対し（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜しており、前記角度θ及び角度φが１０′未満であることを特徴とする貼り合わせＳＯＩウェーハを提供する。
このような本発明の貼り合わせＳＯＩウェーハは、ドーパント濃度が１×１０１９／ｃｍ３以上の高濃度のＳＯＩ層を有する貼り合わせＳＯＩウェーハであり、更に、貼り合わせ界面の密着性が改善されたものとなり、貼り合わせ不良に起因する欠陥の発生が抑制された高品質な貼り合わせＳＯＩウェーハとなる。
この場合、前記ベースウェーハは、シリコン単結晶基板にドーパント濃度が１×１０１９／ｃｍ３以上のシリコンエピタキシャル層を気相成長させたシリコンエピタキシャルウェーハであり、該シリコンエピタキシャルウェーハの主表面は、［１００］軸に対し（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、前記角度θ及び角度φが１０′未満とすることができる。
このように、ベースウェーハが上記シリコンエピタキシャルウェーハであれば、埋め込み酸化膜直下に高濃度層（エピタキシャル層）を有するものとできる上、更に、貼り合わせＳＯＩウェーハの貼り合わせ界面の密着性が改善されたものとなり、貼り合わせＳＯＩウェーハの欠陥の発生が大幅に抑制されたものとなる。
また、本発明では、ベースウェーハの上部に、少なくとも、埋め込み酸化膜、ＳＯＩ層が順次形成された貼り合わせＳＯＩウェーハであって、前記ベースウェーハは、シリコン単結晶基板にドーパント濃度が１×１０１９／ｃｍ３以上のシリコンエピタキシャル層を気相成長させたシリコンエピタキシャルウェーハであり、該シリコンエピタキシャルウェーハの主表面は、［１００］軸に対し（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、前記角度θ及び角度φが１０′未満であることを特徴とする貼り合わせＳＯＩウェーハを提供する。
このような本発明の貼り合わせＳＯＩウェーハは、埋め込み酸化膜直下に高濃度層（エピタキシャル層）を有する貼り合わせＳＯＩウェーハとなる上、更に、貼り合わせ界面の密着性が改善されたものとなり、貼り合わせ不良に起因する欠陥の発生が抑制された高品質な貼り合わせＳＯＩウェーハとなる。またこのとき、ドーパントをリンとすることができる。
以上説明したように、本発明によれば、シリコン単結晶基板主表面に、ドーパント濃度が１×１０１９／ｃｍ３以上と高濃度であるエピタキシャル層が形成されたエピタキシャルウェーハであり、エピタキシャル層表面の縞状の凹凸が抑制されたシリコンエピタキシャルウェーハ及びこの製造方法を提供することができる。また、本発明によれば、欠陥の発生が抑制された高品質な、高濃度（ドーパント濃度が１×１０１９／ｃｍ３以上）のＳＯＩ層を有する貼り合わせＳＯＩウェーハや、絶縁膜（埋め込み酸化膜）直下に高濃度層（エピタキシャル層）を有する貼り合わせＳＯＩウェーハ、並びにこれらの製造方法を提供することができる。
（ａ）は［０−１−１］方向を示すミラー指数による表示であり、（ｂ）は［０１−１］方向を示すミラー指数による表示であり、（ｃ）は［０−１１］方向を示すミラー指数による表示である。 本発明に係るシリコンエピタキシャルウェーハを示す縦断面図である。 シリコン単結晶基板の主表面の傾き（オフアングル）を説明するための図である。 シリコン単結晶基板の主表面の傾斜範囲を示す図である。 ドーパント濃度が低い場合のシリコンエピタキシャル成長の説明図である。 ドーパント濃度が高い場合のシリコンエピタキシャル成長の説明図である。 本発明に係るシリコンエピタキシャルウェーハのエピタキシャル成長の説明図である。 本発明に係る貼り合わせＳＯＩウェーハの製造方法の一例を示したフロー図である。 本発明に係る貼り合わせＳＯＩウェーハの別の例を示す図である。 （ａ）実施例１、比較例１、及び比較例２で得られたシリコンエピタキシャルウェーハの表面の段差の大きさを比較する図である。（ｂ）ＡＦＭ装置による実施例１及び比較例１で得られたエピタキシャルウェーハの表面の観察図である。 実施例２および、比較例３で得られた、ＳＯＩウェーハ上の貼り合わせ不良欠陥の個数を比較する図である。
以下、本発明についてより具体的に説明する。
前述のように、シリコン単結晶基板の主表面にシリコンエピタキシャル層を気相成長させたエピタキシャルウェーハにおいて、エピタキシャル層の成長時に高濃度のドーパントをドープした場合に縞状の凹凸が発生する問題が生じていた。
本発明者らが種々検討した結果、シリコン単結晶基板の主表面にシリコンエピタキシャル層を気相成長させたシリコンエピタキシャルウェーハにおいて、シリコン単結晶基板の主表面を（１００）面から実質的に特定の方向にのみ一定の傾きをもつように調整することによって、シリコン単結晶基板の主表面にドーパント濃度が１×１０１９／ｃｍ３以上となる条件でエピタキシャル層を形成しても、エピタキシャル層表面の凹凸が抑制されたものとなることを見出した。
すなわち、本発明のシリコンエピタキシャルウェーハは、シリコン単結晶基板の主表面にシリコンエピタキシャル層を気相成長させたシリコンエピタキシャルウェーハであって、シリコン単結晶基板の主表面は、［１００］軸に対して（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、角度θ及び角度φが１０′未満であり、シリコンエピタキシャル層のドーパント濃度が１×１０１９／ｃｍ３以上であることを特徴とする。
ここで、［０−１−１］方向、［０１−１］方向、［０−１１］方向とは、図１（ａ）〜（ｃ）に示す方向のことである。
本発明によれば、シリコン単結晶基板の主表面を、［１００］軸に対して（１００）面から［０１１］方向または［０−１−１］方向に角度θだけオフアングルさせるとともに、［０１−１］方向または［０−１１］方向に角度φだけオフアングルさせ、かつ、オフアングル角度θ及びオフアングル角度φが１０′未満とすることにより、該シリコン単結晶基板の主表面にシリコンエピタキシャル層を気相成長させた際に、シリコンエピタキシャル層のドーパント濃度が１×１０１９／ｃｍ３以上となる条件であっても、エピタキシャル層表面の凹凸が大幅に抑制されたものとなる。
以下、図２は本発明のシリコンエピタキシャルウェーハを示す縦断面図である。図２に示すように、シリコンエピタキシャルウェーハＷは、ドーパント濃度が１×１０１９／ｃｍ３以上のシリコンエピタキシャル層２を、主表面１ａ上に気相成長させたシリコン単結晶基板１を備えている。
シリコン単結晶基板１の主表面１ａは、（１００）面から実質的に特定の方向にのみ一定の傾き（オフアングル）をもつように調整されている。ここで、シリコン単結晶基板１の主表面１ａのオフアングルについて図３を参照して説明する。
図３において、（１００）面３内の一点をＯ点とする。また、（１００）面３内に、Ｏ点を通る結晶軸［０１１］、［０−１−１］、［０１−１］、及び［０−１１］をとる。更に、（１００）面３内に直方体４を配置する。より詳細には、直方体４の一つの頂点をＯ点に置き、この頂点に集まる３辺を［０１１］［０１−１］及び［１００］軸に一致させて直方体４を配置する。
このとき、直方体４の側面５，６の対角線ＯＡ，ＯＢが［１００］軸となす傾斜角度（オフアングル角度）を角度θ、角度φとすると、直方体４の対角線ＯＣを法線とするシリコン単結晶基板１は、その主表面１ａが［１００］軸に対して（１００）面から［０１１］方向に角度θだけ傾斜し、かつ［０１−１］方向に角度φだけ傾斜したものとなる。これら、角度θ及び角度φは、図４に示す様に、共に１０′未満となっている。
シリコン単結晶基板の［１００］軸に対し、主表面の傾斜角度φおよびθが大きくなると、シリコン単結晶基板の主表面上に結晶学的な原子ステップが形成される。この場合の主表面でのシリコンエピタキシャル成長の様子を図を用いて説明する。
リン等のドーパント濃度が低い通常のエピタキシャル成長では、図５の（ａ）のように、ステップ位置にシリコン原子が固着することで、シリコン原子層が積層される。この場合積層が進行しても、図５の（ｂ）に示すように、ステップの高さは１原子分を保ち、極端に大きくなることはない。
これに対し、エピタキシャル層中のドーパント（例えばリン）の濃度が１×１０１９／ｃｍ３以上となる条件でのエピタキシャル成長について、図６を用いて説明する。リンの濃度が１×１０１９／ｃｍ３以上と高い場合は、図６の（ａ）のように、ステップ位置にリン原子が固着する確率が高まる。このリン原子の位置では、図６の（ｂ）のように、シリコンの固着が阻害され、一時的に成長が遅れる。ステップの密度が高い場合は、この遅延の間に次のステップが追いつき、原子２個分の段差をもつステップが形成される。２原子分のステップは１原子ステップに比べ、成長に必要なシリコン原子の数が２倍となり、ステップの成長移動が遅くなる。したがって、このような異常ステップが形成されると、図６の（ｃ）に示すように、１原子ステップが次々と追いつき、段差がさらに大きくなる。この現象が複数の場所で発生すると、図６（ｄ）に示すような主表面の凹凸が形成されてしまう。このような現象は、リン以外のドーパント（アンチモン、砒素、ボロン）においても発生する。
本発明では、傾斜角度φおよびθを１０′未満に設定することで、エピタキシャル成長を行うシリコン単結晶基板の主表面の結晶学的な原子ステップの密度を低減する。この場合の効果を図７を用いて説明する。ステップの密度が低い場合、図７（ａ）に示すように、リン原子による一時的なステップの成長遅延が生じた場合でも、図７（ｂ）のように、次の原子ステップが到着する前にシリコンの成長が再開される確率が高まる。この場合、原子ステップの間隔に多少の変化が生じるが、図７（ｃ）および（ｄ）に示すように原子ステップの段差は１段分のままである。従って、高濃度のドーパントを含むエピタキシャル成長であってもシリコンエピタキシャルウェーハ主表面の凹凸を低減することができる。
次に、本発明に係る図２のシリコンエピタキシャルウェーハＷの製造方法について説明する。
まず、ＣＺ法によってシリコン単結晶インゴット（不図示）を引上げる。次に、シリコン単結晶インゴットに対して、ブロック切断を行う。続いて、シリコン単結晶インゴットをスライスする。
ここで、生成されるべきシリコン単結晶基板１の主表面１ａが、［１００］軸に対して（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、かつ、これらの角度θ及び角度φが１０′未満になるように、シリコン単結晶インゴットをスライスする。更に、面取り、ラッピング、エッチング、鏡面研磨及び洗浄などの表面処理を行い、シリコン単結晶基板１を準備する。
そして、シリコン単結晶基板１の主表面１ａに、ドーパント濃度が１×１０１９／ｃｍ３以上のシリコンエピタキシャル層２を気相成長させる。
尚、気相成長は従来の一般的な方法で行うことができる。本発明においては、ドーパントガスとしてホスフィンガス等、原料ガスとしてジクロロシランガスやモノシランガス等を用い、ドーパント濃度が１×１０１９／ｃｍ３以上となる条件で、エピタキシャル層２を気相成長させる。尚、ドーパントとしてはリン以外の、アンチモン、砒素、ボロン等を採用することもできる。
従来、高濃度のドーパントがドープされたエピタキシャル層の表面には凹凸が発生する問題が生じていたが、本発明のシリコンエピタキシャル層２の表面はこのような縞状の凹凸が大幅に抑制されたものとなる。
また、このようにして得られたシリコンエピタキシャルウェーハＷをボンドウェーハ及び／又はベースウェーハとして用い、貼り合わせＳＯＩウェーハを作製すると、貼り合わせ面における密着性が向上するため、貼り合わせＳＯＩウェーハの欠陥の発生を抑制することができる。
貼り合わせウェーハの製造方法においては、２枚のウェーハを貼り合せた後、一方のウェーハを薄膜化する方法として、研削・研磨で行う方法とイオン注入剥離法（スマートカット（登録商標）法ともいう）が一般的に知られているが、いずれの方法にも、本発明のシリコンエピタキシャルウェーハを用いることができる。
本発明に係る貼り合わせＳＯＩウェーハの製造方法（スマートカット法（登録商標））の一例を図８に示す。
まず、図８の工程（ａ）では、ボンドウェーハ７及びベースウェーハ８を用意する。本発明においては、ボンドウェーハ７及び／又はベースウェーハ８として上記エピタキシャルウェーハＷを使用することができる。図８においては、上記エピタキシャルウェーハＷをボンドウェーハ７として用いた際の貼り合わせＳＯＩウェーハの製造方法を示す。
尚、上記エピタキシャルウェーハＷを用いない方のウェーハとしては、例えば、シリコン単結晶のポリッシュドウェーハ、熱処理ウェーハ等、様々なウェーハを適用することができる。
予めボンドウェーハ７及びベースウェーハ８の両ウェーハに、又はどちらか一方に絶縁膜９を形成する。また、両ウェーハともに形成されていなくても良い。図８（ａ）においては、ボンドウェーハ７に絶縁膜９が形成されている。この時絶縁膜９としては、例えば熱酸化膜、ＣＶＤ酸化膜等を形成させることができる。
次に、工程（ｂ）では、ボンドウェーハ７の絶縁膜９の表面から水素イオン、希ガスイオン等の少なくとも１種類以上のガスイオンをイオン注入してウェーハ（エピタキシャル層）内部にイオン注入層１０を形成する。この際、注入エネルギー、注入量、注入温度等その他のイオン注入条件を、所定の厚さのＳＯＩ層を得ることができるように適宜選択することができる。
次に、工程（ｃ）では、ボンドウエーハ７の絶縁膜９と、ベースウェーハ８を密着させて貼り合わせる。
次に、工程（ｄ）では、剥離熱処理を行うことによって、ボンドウェーハ７をイオン注入層１０にて剥離してベースウェーハ８上に埋め込み酸化膜（絶縁膜）９を介して、ＳＯＩ層１１が形成された貼り合わせＳＯＩウェーハ１２を作製する。
この剥離熱処理としては、特に限定されないが、貼り合わせられたウェーハを窒素雰囲気で５００〜６００℃まで昇温しながら熱処理を行うことでボンドウェーハ７の剥離を行うことができる。
このように作製された貼り合わせＳＯＩウェーハ１２に、例えば貼り合わせ界面の結合強度を高めるための結合熱処理を酸化性雰囲気下又は非酸化性雰囲気下で１０００℃以上で行い、その後ＳＯＩ層側を所望の厚さまで薄膜化するように研磨や犠牲酸化処理を行う等して、最終的な貼り合わせＳＯＩウェーハが完成する。
このように、本発明のシリコンエピタキシャルウェーハＷを、ボンドウェーハ７として用いることにより、貼り合わせＳＯＩウェーハ１２を製造することができる。
即ち、本発明においては、図８（ｄ）に示すような、ベースウェーハ８の上部に、少なくとも、埋め込み酸化膜９、ＳＯＩ層１１が順次形成された貼り合わせＳＯＩウェーハ１２であって、ＳＯＩ層１１のドーパント濃度が１×１０１９／ｃｍ３以上であり、かつ、このＳＯＩ層１１の主表面は、［１００］軸に対し（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜しており、この角度θ及び角度φが１０′未満である貼り合わせＳＯＩウェーハ１２を提供することができる。
そして、ドーパント濃度が１×１０１９／ｃｍ３以上という高濃度エピタキシャル層を有するエピタキシャルウェーハＷをボンドウェーハ７として用いると、高濃度ＳＯＩ層１１を有するＳＯＩウェーハ１２を提供することができる。また、このような貼り合わせＳＯＩウェーハ１２は、貼り合わせ界面の密着性が改善されたものとなり、欠陥の発生が抑制された高品質な貼り合わせＳＯＩウェーハ１２となる。
図８に示す本発明の貼り合わせＳＯＩウェーハの製造方法において、更に、ベースウェーハ８としても、本発明のシリコンエピタキシャルウェーハＷを用いることができる。
即ち、本発明によれば、図９（ａ）に示すように、シリコン単結晶基板１にドーパント濃度が１×１０１９／ｃｍ３以上のシリコンエピタキシャル層２を気相成長させたシリコンエピタキシャルウェーハＷであり、シリコンエピタキシャルウェーハＷの主表面は、［１００］軸に対し（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、前記角度θ及び角度φが１０′未満であるシリコンエピタキシャルウェーハＷの上部に、埋め込み酸化膜９、ＳＯＩ層１１が順次形成された貼り合わせＳＯＩウェーハ１３を製造することができる。このように、高濃度エピタキシャル層を有するエピタキシャルウェーハＷを、ボンドウェーハ７とベースウェーハ８の両方に用いてもよい。
また、本発明の高濃度エピタキシャル層を有するエピタキシャルウェーハＷを、ベースウェーハ８のみに用いることができる。
すなわち、本発明によれば、図９（ｂ）に示すように、シリコン単結晶基板１にドーパント濃度が１×１０１９／ｃｍ３以上のシリコンエピタキシャル層２を気相成長させたシリコンエピタキシャルウェーハＷであり、該シリコンエピタキシャルウェーハＷの主表面は、［１００］軸に対し（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、前記角度θ及び角度φが１０′未満であるリコンエピタキシャルウェーハＷの上部に、少なくとも、埋め込み酸化膜９、ＳＯＩ層１１’が順次形成された貼り合わせＳＯＩウェーハ１４を提供することができる。即ち、埋め込み酸化膜９直下に高濃度のエピタキシャル層２を有する貼り合わせＳＯＩウェーハ１４を作製することができる。
本発明のシリコンエピタキシャルウェーハを、ボンドウェーハ及び／又はベースウェーハに用いるかの選択は、貼り合わせＳＯＩウェーハを用いて作製されるデバイスの仕様に基いて決定される。
このような本発明の貼り合わせＳＯＩウェーハ１２、１３、１４は、貼り合わせ不良に起因するＳＯＩ表面の欠陥が大幅に抑制されたものとなる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれに限定されるものではない。
（実施例１）
シリコン単結晶基板の主表面が、［１００］軸に対して（１００）面から［０１１］方向に角度θだけ傾斜するとともに、［０１−１］方向に角度φだけ傾斜し、角度θとφが６′（０．１°）≦θ≦９′（０．１５°）、φ＝１′を満たす複数のシリコン単結晶基板（直径３００ｍｍ）の主表面に、エピタキシャル層中のリンの濃度が２×１０１９／ｃｍ３となる条件で、ホスフィン（ＰＨ３）ガスを導入しながら、１０８０℃の成長温度で３μｍのエピタキシャル層を気相成長させた。原料ガスはジクロロシランを用いた。
（比較例１）
上記角度θとφが１０′≦θ≦１４′、１′≦φ≦５′を満たす複数のシリコン単結晶基板（直径３００ｍｍ）の主表面に、エピタキシャル層中のリンの濃度が２×１０１９／ｃｍ３となる条件で、ホスフィン（ＰＨ３）ガスを導入しながら、１０８０℃の成長温度で３μｍのエピタキシャル層を気相成長させた。原料ガスはジクロロシランを用いた。
（比較例２）
上記の角度θとφが１０′≦θ≦１４′、１′≦φ≦５′を満たす複数のシリコン単結晶基板（直径３００ｍｍ）の主表面に、エピタキシャル層中のリンの濃度が５×１０１８／ｃｍ３となる条件で、ホスフィン（ＰＨ３）ガスを導入しながら、１０８０℃の成長温度で３μｍのエピタキシャル層を気相成長させた。原料ガスはジクロロシランを用いた。
実施例１、比較例１、及び比較例２で得られたシリコンエピタキシャルウェーハの表面の段差の大きさを比較するグラフを図１０（ａ）に示す。なお、段差の測定にはＡＦＭ装置を使用し、３０μｍ角の領域の測定を実施し、その領域内のＰ−Ｖ（Ｐｅａｋ ｔｏ Ｖａｌｌｅｙ）値を段差とした。尚、ＡＦＭ装置による実施例１及び比較例１で得られたエピタキシャルウェーハの表面の観察図を図１０（ｂ）に示す。
比較例１で得られたエピタキシャルウェーハは、０．５ｎｍを超える段差が形成され、かつ、その大きさはθのオフ角に依存して大きくなる傾向が見られた。これに対し、実施例１のウェーハの表面の段差は０．５ｎｍ未満に抑制された。このことから、θを１０′未満とすることで、ウェーハの表面の段差を０．５ｎｍ未満に抑制できることが確認された。なお、０．５ｎｍという段差の値はこの測定装置で測定される段差の下限値にほぼ等しく、この値以下であれば段差は軽微と判断される。
なお、実施例１と比較例１では、何れもφを５′以下に固定し、θを変化させたが、結晶学的にθとφは等価な関係にあることから、φについても同様の角度依存性があることは明らかである。
また、比較例２では、比較例１と同様にθを変化させているが、この場合はθに関係なく０．５ｎｍ未満の段差に抑制された。これは、比較例２では、ドーパントの濃度が低く、θの角度が大きくても、段差が大きくならなかったものと思われる。
更に、エピタキシャル層のリン濃度を１×１０１９／ｃｍ３、３×１０１９／ｃｍ３、５×１０１９／ｃｍ３とした以外は、実施例１と同一条件で作製されたシリコンエピタキシャルウェーハの表面の段差の大きさを測定したところ、いずれの場合も０．５ｎｍ未満の段差に抑制された。このことから、本発明はエピタキシャル層のリン濃度が１×１０１９／ｃｍ３以上となる場合に、有効といえる。
次に、上記実験で得られたエピタキシャルウェーハを使用して、貼り合わせＳＯＩウェーハを作製した場合の効果について、以下の実施例と比較例を用いて説明する。
（実施例２）
実施例１で得られたエピタキシャルウェーハをボンドウェーハ（ＳＯＩ層を形成するウェーハ）として利用し、図８に示す貼り合わせＳＯＩウェーハの製造方法（イオン注入剥離法）により、以下の条件で貼り合わせＳＯＩウェーハを作製した。

（ボンドウェーハ）実施例１で作製したエピタキシャルウェーハ
（ベースウェーハ）シリコン単結晶基板、直径３００ｍｍ 、ｐ型（１００）、１０Ωｃｍ
（酸化膜形成）ボンドウェーハの表面に１５０ｎｍの熱酸化膜形成
（イオン注入）ボンドウェーハ表面の酸化膜を通して、水素イオン、５０ｋｅＶ、６×１０１６／ｃｍ２
（剥離熱処理）５００℃、３０分
剥離後のＳＯＩウェーハに対して酸化性雰囲気で結合熱処理を行い、表面酸化膜を除去した後、平坦加熱処理としてＡｒ雰囲気下、１２００℃、１時間の熱処理を行い、更に、最終ＳＯＩ層膜厚が１００ｎｍになるように犠牲酸化処理を行った。その後、ＳＯＩ表面を表面欠陥検査装置ＳＰ２（ＫＬＡ−Ｔｅｎｃｏｒ社製）を用いて観察し、０．５μｍ以上のサイズの欠陥を貼り合わせ不良欠陥の個数としてカウントした。
（比較例３）
比較例１で得られた段差のあるエピタキシャルウェーハウェーハをボンドウェーハ（ＳＯＩ層を形成するウェーハ）として利用し、実施例３と同様の条件でイオン注入剥離法により貼り合わせＳＯＩウェーハを作製し、表面の欠陥を観察した。
実施例２および、比較例３で得られた、ＳＯＩウェーハ上の貼り合わせ不良欠陥の個数を比較するグラフを図１１に示す。比較例３のＳＯＩウェーハは、材料となるエピタキシャルウェーハの凹凸により、貼り合わせ不良に起因するＳＯＩ表面の欠陥が多発したのに対し、実施例２では欠陥の発生が抑制された。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、本発明においては、シリコン単結晶基板の主表面として（１００）面、主表面からの傾斜方向として［０１１］又は［０−１−１］、［０１−１］又は［０−１１］と開示しているが、これらと等価な主表面及び傾斜方向であれば本発明と同様な作用効果を奏するものであり、本発明の技術的範囲に包含される。
１…シリコン単結晶基板、 １ａ…主表面 ２…シリコンエピタキシャル層、 ３…（１００）面、 ４…直方体、 ５，６…直方体の側面、 ７…ボンドウェーハ、 ８…ベースウェーハ、 ９…絶縁膜（埋め込み酸化膜）、 １０…イオン注入層、 １１…高濃度ＳＯＩ層、 １１’…ＳＯＩ層、 １２，１３，１４…貼り合わせＳＯＩウェーハ、 Ｗ…シリコンエピタキシャルウェーハ。

Claims (9)

  1. シリコン単結晶基板の主表面にシリコンエピタキシャル層を気相成長させたシリコンエピタキシャルウェーハであって、
    前記シリコン単結晶基板の主表面は、［１００］軸に対して（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、前記角度θ及び角度φが１０′未満であり、
    前記シリコンエピタキシャル層のドーパント濃度が１×１０１９／ｃｍ３以上であることを特徴とするシリコンエピタキシャルウェーハ。
  2. 前記ドーパントがリンであることを特徴とする請求項１に記載のシリコンエピタキシャルウェーハ。
  3. シリコン単結晶基板の主表面に、シリコンエピタキシャル層を気相成長させる工程を有するシリコンエピタキシャルウェーハの製造方法において、
    前記シリコン単結晶基板として、主表面が［１００］軸に対し（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、前記角度θ及び角度φが１０′未満であるシリコン単結晶基板を用い、
    該シリコン単結晶基板の主表面にドーパント濃度が１×１０１９／ｃｍ３以上のエピタキシャル層を気相成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法。
  4. 前記ドーパントをリンとすることを特徴とする請求項３に記載のシリコンエピタキシャルウェーハの製造方法。
  5. ボンドウェーハとベースウェーハとを貼り合わせて貼り合わせＳＯＩウェーハを製造する方法において、請求項３又は請求項４に記載の方法により製造されたシリコンエピタキシャルウェーハを、前記ボンドウェーハ及び／又は前記ベースウェーハとして用いて貼り合わせＳＯＩウェーハを製造することを特徴とする貼り合わせＳＯＩウェーハの製造方法。
  6. ベースウェーハの上部に、少なくとも、埋め込み酸化膜、ＳＯＩ層が順次形成された貼り合わせＳＯＩウェーハであって、
    前記ＳＯＩ層のドーパント濃度が１×１０１９／ｃｍ３以上であり、かつ、該ＳＯＩ層主表面は、［１００］軸に対し（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜しており、前記角度θ及び角度φが１０′未満であることを特徴とする貼り合わせＳＯＩウェーハ。
  7. 前記ベースウェーハは、シリコン単結晶基板にドーパント濃度が１×１０１９／ｃｍ３以上のシリコンエピタキシャル層を気相成長させたシリコンエピタキシャルウェーハであり、該シリコンエピタキシャルウェーハの主表面は、［１００］軸に対し（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、前記角度θ及び角度φが１０′未満であることを特徴とする請求項６に記載の貼り合わせＳＯＩウェーハ。
  8. ベースウェーハの上部に、少なくとも、埋め込み酸化膜、ＳＯＩ層が順次形成された貼り合わせＳＯＩウェーハであって、
    前記ベースウェーハは、シリコン単結晶基板にドーパント濃度が１×１０１９／ｃｍ３以上のシリコンエピタキシャル層を気相成長させたシリコンエピタキシャルウェーハであり、該シリコンエピタキシャルウェーハの主表面は、［１００］軸に対し（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、前記角度θ及び角度φが１０′未満であることを特徴とする貼り合わせＳＯＩウェーハ。
  9. 前記ドーパントがリンであることを特徴とする請求項６乃至請求項８のいずれか一項に記載の貼り合わせＳＯＩウェーハ。
JP2010085381A 2010-04-01 2010-04-01 貼り合わせｓｏｉウェーハの製造方法、及び貼り合わせｓｏｉウェーハ Active JP5544986B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010085381A JP5544986B2 (ja) 2010-04-01 2010-04-01 貼り合わせｓｏｉウェーハの製造方法、及び貼り合わせｓｏｉウェーハ
EP11765184.4A EP2555227B1 (en) 2010-04-01 2011-03-01 Bonded soi wafer and method for producing the same
CN201180017235.6A CN102859649B (zh) 2010-04-01 2011-03-01 外延硅晶片及其制造方法、以及贴合soi晶片及其制造方法
PCT/JP2011/001175 WO2011125282A1 (ja) 2010-04-01 2011-03-01 シリコンエピタキシャルウェーハ及びその製造方法、並びに貼り合わせｓｏｉウェーハ及びその製造方法
KR1020127024972A KR101729474B1 (ko) 2010-04-01 2011-03-01 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼
US13/582,614 US8823130B2 (en) 2010-04-01 2011-03-01 Silicon epitaxial wafer, method for manufacturing the same, bonded SOI wafer and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010085381A JP5544986B2 (ja) 2010-04-01 2010-04-01 貼り合わせｓｏｉウェーハの製造方法、及び貼り合わせｓｏｉウェーハ

Publications (3)

Publication Number Publication Date
JP2011216780A true JP2011216780A (ja) 2011-10-27
JP2011216780A5 JP2011216780A5 (ja) 2012-10-18
JP5544986B2 JP5544986B2 (ja) 2014-07-09

Family

ID=44762253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010085381A Active JP5544986B2 (ja) 2010-04-01 2010-04-01 貼り合わせｓｏｉウェーハの製造方法、及び貼り合わせｓｏｉウェーハ

Country Status (6)

Country Link
US (1) US8823130B2 (ja)
EP (1) EP2555227B1 (ja)
JP (1) JP5544986B2 (ja)
KR (1) KR101729474B1 (ja)
CN (1) CN102859649B (ja)
WO (1) WO2011125282A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016222525A (ja) * 2015-05-28 2016-12-28 ソイテックＳｏｉｔｅｃ 単結晶基板から層を移動させるための方法
JP2017117974A (ja) * 2015-12-25 2017-06-29 信越半導体株式会社 エピタキシャルウェーハ及びエピタキシャルウェーハの製造方法
JP2019525488A (ja) * 2016-08-12 2019-09-05 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ
JPWO2018186248A1 (ja) * 2017-04-06 2020-01-16 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
US20200235054A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20210296199A1 (en) 2018-11-29 2021-09-23 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US20220139862A1 (en) 2019-01-23 2022-05-05 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11710680B2 (en) 2019-01-23 2023-07-25 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6200273B2 (ja) * 2013-10-17 2017-09-20 信越半導体株式会社 貼り合わせウェーハの製造方法
US20150270344A1 (en) * 2014-03-21 2015-09-24 International Business Machines Corporation P-fet with graded silicon-germanium channel
CN103871902A (zh) 2014-03-24 2014-06-18 上海华力微电子有限公司 半导体处理工艺及半导体器件的制备方法
CN105869991B (zh) 2015-01-23 2018-05-11 上海华力微电子有限公司 用于改善SiGe厚度的均匀性的方法和系统
CN105990172B (zh) 2015-01-30 2018-07-31 上海华力微电子有限公司 嵌入式SiGe外延测试块的设计
CN105990342B (zh) 2015-02-13 2019-07-19 上海华力微电子有限公司 具有用于嵌入锗材料的成形腔的半导体器件及其制造工艺
CN104851884A (zh) 2015-04-14 2015-08-19 上海华力微电子有限公司 用于锗硅填充材料的成形腔
CN104821336B (zh) 2015-04-20 2017-12-12 上海华力微电子有限公司 用于使用保形填充层改善器件表面均匀性的方法和系统
CN105097554B (zh) 2015-08-24 2018-12-07 上海华力微电子有限公司 用于减少高浓度外延工艺中的位错缺陷的方法和系统
EP3179093A1 (en) * 2015-12-08 2017-06-14 Winfoor AB Rotor blade for a wind turbine and a sub-member
CN109791878B (zh) * 2016-08-10 2023-05-09 胜高股份有限公司 外延硅晶片及外延硅晶片的制造方法
JP6662250B2 (ja) * 2016-09-07 2020-03-11 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及び半導体デバイスの製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226891A (ja) * 1986-03-28 1987-10-05 Shin Etsu Handotai Co Ltd 半導体装置用基板
JPH03194921A (ja) * 1989-12-22 1991-08-26 Showa Denko Kk 半導体エピタキシャルウェハー及びその製造方法
JPH05152179A (ja) * 1991-11-30 1993-06-18 Toshiba Ceramics Co Ltd シリコンウエハの製造方法
JPH06338464A (ja) * 1993-05-31 1994-12-06 Toshiba Corp 半導体装置用基板
JP2000260711A (ja) * 1999-03-11 2000-09-22 Toshiba Corp 半導体基板製造方法
JP2001274049A (ja) * 2000-03-27 2001-10-05 Toshiba Microelectronics Corp 半導体基板及びその製造方法
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2004091234A (ja) * 2002-08-30 2004-03-25 Sumitomo Mitsubishi Silicon Corp エピタキシャルウェーハとその製造方法
JP2004339003A (ja) * 2003-05-15 2004-12-02 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP2005039111A (ja) * 2003-07-17 2005-02-10 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びその製造方法
JP2008171958A (ja) * 2007-01-10 2008-07-24 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
EP1868230B1 (en) * 2005-04-06 2013-10-23 Shin-Etsu Handotai Co., Ltd. Manufacting method of soi wafer and soi wafer manufactured by this method
JP2008159667A (ja) * 2006-12-21 2008-07-10 Siltronic Ag Ｓｏｉ基板及びｓｏｉ基板の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226891A (ja) * 1986-03-28 1987-10-05 Shin Etsu Handotai Co Ltd 半導体装置用基板
JPH03194921A (ja) * 1989-12-22 1991-08-26 Showa Denko Kk 半導体エピタキシャルウェハー及びその製造方法
JPH05152179A (ja) * 1991-11-30 1993-06-18 Toshiba Ceramics Co Ltd シリコンウエハの製造方法
JPH06338464A (ja) * 1993-05-31 1994-12-06 Toshiba Corp 半導体装置用基板
JP2000260711A (ja) * 1999-03-11 2000-09-22 Toshiba Corp 半導体基板製造方法
JP2001274049A (ja) * 2000-03-27 2001-10-05 Toshiba Microelectronics Corp 半導体基板及びその製造方法
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2004091234A (ja) * 2002-08-30 2004-03-25 Sumitomo Mitsubishi Silicon Corp エピタキシャルウェーハとその製造方法
JP2004339003A (ja) * 2003-05-15 2004-12-02 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP2005039111A (ja) * 2003-07-17 2005-02-10 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びその製造方法
JP2008171958A (ja) * 2007-01-10 2008-07-24 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016222525A (ja) * 2015-05-28 2016-12-28 ソイテックＳｏｉｔｅｃ 単結晶基板から層を移動させるための方法
JP2017117974A (ja) * 2015-12-25 2017-06-29 信越半導体株式会社 エピタキシャルウェーハ及びエピタキシャルウェーハの製造方法
JP7265052B2 (ja) 2016-08-12 2023-04-25 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ
JP2019525488A (ja) * 2016-08-12 2019-09-05 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ
JP7037544B2 (ja) 2016-08-12 2022-03-16 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ
JP2022071128A (ja) * 2016-08-12 2022-05-13 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ
JPWO2018186248A1 (ja) * 2017-04-06 2020-01-16 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US11942389B2 (en) 2018-11-29 2024-03-26 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20210296199A1 (en) 2018-11-29 2021-09-23 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20220139862A1 (en) 2019-01-23 2022-05-05 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11710680B2 (en) 2019-01-23 2023-07-25 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923313B2 (en) 2019-01-23 2024-03-05 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
US20200235054A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11961813B2 (en) 2019-01-23 2024-04-16 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Also Published As

Publication number Publication date
CN102859649B (zh) 2015-06-24
EP2555227B1 (en) 2019-07-03
US8823130B2 (en) 2014-09-02
CN102859649A (zh) 2013-01-02
US20120326268A1 (en) 2012-12-27
WO2011125282A1 (ja) 2011-10-13
KR20130023207A (ko) 2013-03-07
JP5544986B2 (ja) 2014-07-09
EP2555227A1 (en) 2013-02-06
KR101729474B1 (ko) 2017-04-24
EP2555227A4 (en) 2015-08-26

Similar Documents

Publication Publication Date Title
JP5544986B2 (ja) 貼り合わせｓｏｉウェーハの製造方法、及び貼り合わせｓｏｉウェーハ
JP5604629B2 (ja) 半導体バッファ構造体内の歪み層
JP4552858B2 (ja) 貼り合わせウェーハの製造方法
US20060049399A1 (en) Germanium-on-insulator fabrication utilizing wafer bonding
TWI693640B (zh) 使半導體表面平整之製造方法
US20090093106A1 (en) Bonded soi substrate, and method for manufacturing the same
US7910455B2 (en) Method for producing SOI wafer
JP6210043B2 (ja) 貼り合わせウェーハの製造方法
US8659020B2 (en) Epitaxial silicon wafer and method for manufacturing same
EP1632591A1 (en) Silicon epitaxial wafer, and silicon epitaxial wafer producing method
JP5533869B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JP2001253797A (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP5045095B2 (ja) 半導体デバイスの製造方法
JP2008166646A (ja) 半導体基板の製造方法
JP6485406B2 (ja) Ｓｏｉウェーハの製造方法
JP5359991B2 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP2010171330A (ja) エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
JP6702422B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP4539053B2 (ja) 単結晶基板及びその製造方法
US20150011079A1 (en) Method for manufacturing silicon epitaxial wafer
JP6474048B2 (ja) エピタキシャルウェーハの製造方法
WO2017183277A1 (ja) エピタキシャルウェーハの製造方法
JP2011073900A (ja) シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140428

R150 Certificate of patent or registration of utility model

Ref document number: 5544986

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250