JP2011073900A - シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ - Google Patents

シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ Download PDF

Info

Publication number
JP2011073900A
JP2011073900A JP2009224554A JP2009224554A JP2011073900A JP 2011073900 A JP2011073900 A JP 2011073900A JP 2009224554 A JP2009224554 A JP 2009224554A JP 2009224554 A JP2009224554 A JP 2009224554A JP 2011073900 A JP2011073900 A JP 2011073900A
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
silicon
thin film
crystal thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009224554A
Other languages
English (en)
Other versions
JP5152137B2 (ja
JP2011073900A5 (ja
Inventor
Yasushi Mizusawa
康 水澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2009224554A priority Critical patent/JP5152137B2/ja
Publication of JP2011073900A publication Critical patent/JP2011073900A/ja
Publication of JP2011073900A5 publication Critical patent/JP2011073900A5/ja
Application granted granted Critical
Publication of JP5152137B2 publication Critical patent/JP5152137B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】用いるシリコン単結晶基板の導電型や添加元素に関わらず、ミスフィット転位の発生を抑制したシリコンエピタキシャルウェーハおよびその製造方法を提供する。
【解決手段】少なくとも、シリコン単結晶基板2と、該シリコン単結晶基板2の主表面上に気相成長によって形成されたシリコン単結晶薄膜3とからなるシリコンエピタキシャルウェーハ1であって、前記シリコン単結晶基板2の格子歪み量εを((X線回析法で測定した前記シリコン単結晶基板2の格子定数―真性シリコンの格子定数)/真性シリコンの格子定数の絶対値)とし、前記シリコン単結晶薄膜3の厚さをtμmとした時、t<(5.0×10−4)×ε―1.1を満たすものであることを特徴とするシリコンエピタキシャルウェーハ。
【選択図】図1

Description

本発明は、シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハに関し、具体的には、ミスフィット転位が発生しないシリコンエピタキシャルウェーハとその製造方法に関する。
シリコン半導体の集積回路素子(デバイス)の高集積化は、急速に進んでおり、デバイスが形成されるシリコンウェーハの品質に対する要求は、ますます厳しくなっている。
すなわち、高集積化に伴い集積回路は微細となる。そのため、デバイスが形成されるいわゆるデバイス活性領域では、転位などの結晶欠陥および金属系不純物が厳しく制限される。これらは、リーク電流の増大およびキャリアのライフタイム低下の原因となるためである。
近年、電源コントロールなどの用途として、パワー半導体デバイスが用いられている。パワー半導体デバイス用の基板としては、チョクラルスキー(CZ)法により育成されたシリコン単結晶棒をスライスし、得られたシリコン単結晶基板の表面に、結晶欠陥をほぼ完全に含まないシリコン単結晶薄膜を成長させたシリコンエピタキシャルウェーハが主に利用されている。そのシリコンエピタキシャルウェーハのシリコン単結晶基板には、一般的に高濃度にドーパントがドープされている。
そして、特に大電流動作が可能な低耐圧パワーMOSデバイスやIGBT用途に、抵抗率の低いシリコン単結晶基板を用いたシリコンエピタキシャルウエーハの需要が急速に高まっている。
このような抵抗率が低いシリコン単結晶基板を用いたシリコンエピタキシャルウェーハでは、基板にシリコンより共有結合半径の小さい燐やボロン、もしくは共有結合半径の大きいアンチモンやヒ素が多量にドープされることにより、エピタキシャル層と基板との間に格子不整合が生じ得る。この格子不整合が原因でエピタキシャル工程中やデバイス熱処理中にミスフィット転位が発生する場合があり、デバイス特性の悪化が懸念されている。
この問題に対し、従来よりボロンを添加した低抵抗Pシリコンウェーハ上に、Pシリコンウェーハよりも抵抗率が2桁以上高いエピタキシャルシリコン膜を形成する際に、実験データに基づいて導出した、ミスフィット転位発生臨界を示すエピタキシャルシリコン膜厚とPシリコンウェーハの抵抗率との関係式を利用して製造されたシリコンエピタキシャルウェーハが知られている(特許文献1参照)。
昭63−258015号公報
しかし、この関係式は、P型基板を用いる場合に限定されており、N型のシリコン単結晶基板に対しては適応できない。
また、このミスフィット転位の発生にはエピタキシャル層と基板の間に生じる格子不整合とエピタキシャル層の厚さが大きく関係しているが、上記関係式は、格子不整合に影響を及ぼす元素(例えば、C、Ge等)が添加されている場合には適応できない。
本発明は前述のような問題に鑑みてなされたもので、用いるシリコン単結晶基板の導電型や添加元素に関わらず、ミスフィット転位の発生を抑制したシリコンエピタキシャルウェーハおよびその製造方法を提供することを目的とする。
上記目的を達成するために、本発明によれば、少なくとも、シリコン単結晶基板と、該シリコン単結晶基板の主表面上に気相成長によって形成されたシリコン単結晶薄膜とからなるシリコンエピタキシャルウェーハであって、前記シリコン単結晶基板の格子歪み量εを((X線回析法で測定した前記シリコン単結晶基板の格子定数―真性シリコンの格子定数)/真性シリコンの格子定数の絶対値)とし、前記シリコン単結晶薄膜の厚さをtμmとした時、
t<(5.0×10−4)×ε―1.1
を満たすものであることを特徴とするシリコンエピタキシャルウェーハが提供される。
このように、前記シリコン単結晶基板の格子歪み量εを((X線回析法で測定した前記シリコン単結晶基板の格子定数―真性シリコンの格子定数)/真性シリコンの格子定数の絶対値)とし、前記シリコン単結晶薄膜の厚さをtμmとした時、
t<(5.0×10−4)×ε―1.1
を満たすシリコンエピタキシャルウェーハであれば、シリコン単結晶基板の導電型及び添加元素に関わらず、ミスフィット転位の発生が抑制されたものとなる。
また、本発明によれば、少なくとも、シリコン単結晶基板の主表面上に厚さtμmのシリコン単結晶薄膜を気相成長させるシリコンエピタキシャルウェーハの製造方法であって、前記シリコン単結晶薄膜の気相成長前に予め、X線回析法で実験用の複数のシリコン単結晶基板の格子定数を測定し、該それぞれの測定した格子定数から格子歪み量εを((X線回析法で測定した前記シリコン単結晶基板の格子定数―真性シリコンの格子定数)/真性シリコンの格子定数の絶対値)として算出し、前記実験用の複数のシリコン単結晶基板の主表面上にそれぞれ厚さtの異なる前記シリコン単結晶薄膜を形成し、該シリコン単結晶薄膜形成後の前記それぞれのシリコン単結晶基板にミスフィット転位が発生しているか調査することによって、ミスフィット転位が発生しない格子歪み量εとシリコン単結晶薄膜の厚さtの関係を求めておき、前記シリコン単結晶薄膜の気相成長前のシリコン単結晶基板の前記格子歪み量εを算出し、該算出した格子歪み量εに対してミスフィット転位が発生しないシリコン単結晶薄膜の厚さtを前記求めた格子歪み量εとシリコン単結晶薄膜の厚さtの関係から選択し、該選択した厚さtのシリコン単結晶薄膜を気相成長させてシリコンエピタキシャルウェーハを製造することを特徴とするシリコンエピタキシャルウェーハの製造方法が提供される。
このように、前記シリコン単結晶薄膜の気相成長前に予め、X線回析法で実験用の複数のシリコン単結晶基板の格子定数を測定し、該それぞれの測定した格子定数から格子歪み量εを((X線回析法で測定した前記シリコン単結晶基板の格子定数―真性シリコンの格子定数)/真性シリコンの格子定数の絶対値)として算出し、前記実験用の複数のシリコン単結晶基板の主表面上にそれぞれ厚さtの異なる前記シリコン単結晶薄膜を形成し、該シリコン単結晶薄膜形成後の前記それぞれのシリコン単結晶基板にミスフィット転位が発生しているか調査することによって、ミスフィット転位が発生しない格子歪み量εとシリコン単結晶薄膜の厚さtの関係を求めておき、前記シリコン単結晶薄膜の気相成長前のシリコン単結晶基板の前記格子歪み量εを算出し、該算出した格子歪み量εに対してミスフィット転位が発生しないシリコン単結晶薄膜の厚さtを前記求めた格子歪み量εとシリコン単結晶薄膜の厚さtの関係から選択し、該選択した厚さtのシリコン単結晶薄膜を気相成長させてシリコンエピタキシャルウェーハを製造すれば、用いる格子歪み量εを有するシリコン単結晶基板に対してミスフィット転位が発生しない適切なシリコン単結晶薄膜の厚さを選択でき、ミスフィット転位の発生が抑制されたシリコンエピタキシャルウェーハを確実に製造することができる。
また、本発明によれば、少なくとも、シリコン単結晶基板の主表面上に厚さtμmのシリコン単結晶薄膜を気相成長させるシリコンエピタキシャルウェーハの製造方法であって、前記シリコン単結晶薄膜の気相成長前に予め、X線回析法で実験用の複数のシリコン単結晶基板の格子定数を測定し、該それぞれの測定した格子定数から格子歪み量εを((X線回析法で測定した前記シリコン単結晶基板の格子定数―真性シリコンの格子定数)/真性シリコンの格子定数の絶対値)として算出し、前記実験用の複数のシリコン単結晶基板の主表面上にそれぞれ厚さtの異なる前記シリコン単結晶薄膜を形成し、該シリコン単結晶薄膜形成後の前記それぞれのシリコン単結晶基板にミスフィット転位が発生しているか調査することによって、ミスフィット転位が発生しない格子歪み量εとシリコン単結晶薄膜の厚さtの関係を求めておき、前記気相成長させるシリコン単結晶薄膜の厚さtに対してミスフィット転位が発生しない格子歪み量εを前記求めた格子歪み量εとシリコン単結晶薄膜の厚さtの関係から選択し、該選択した格子歪み量εを有する前記シリコン単結晶基板を選別し、該選別したシリコン単結晶基板上に厚さtのシリコン単結晶薄膜を成長させてシリコンエピタキシャルウェーハを製造することを特徴とするシリコンエピタキシャルウェーハの製造方法が提供される。
このように、前記シリコン単結晶薄膜の気相成長前に予め、X線回析法で実験用の複数のシリコン単結晶基板の格子定数を測定し、該それぞれの測定した格子定数から格子歪み量εを((X線回析法で測定した前記シリコン単結晶基板の格子定数―真性シリコンの格子定数)/真性シリコンの格子定数の絶対値)として算出し、前記実験用の複数のシリコン単結晶基板の主表面上にそれぞれ厚さtの異なる前記シリコン単結晶薄膜を形成し、該シリコン単結晶薄膜形成後の前記それぞれのシリコン単結晶基板にミスフィット転位が発生しているか調査することによって、ミスフィット転位が発生しない格子歪み量εとシリコン単結晶薄膜の厚さtの関係を求めておき、前記気相成長させるシリコン単結晶薄膜の厚さtに対してミスフィット転位が発生しない格子歪み量εを前記求めた格子歪み量εとシリコン単結晶薄膜の厚さtの関係から選択し、該選択した格子歪み量εを有する前記シリコン単結晶基板を選別し、該選別したシリコン単結晶基板上に厚さtのシリコン単結晶薄膜を成長させてシリコンエピタキシャルウェーハを製造すれば、厚さtのシリコン単結晶薄膜を有するミスフィット転位の発生が抑制されたシリコンエピタキシャルウェーハを確実に製造することができる。
このとき、前記ミスフィット転位が発生しない格子歪み量εとシリコン単結晶薄膜の厚さtの関係を、
t<(5.0×10−4)×ε―1.1
を満たす関係とすることが好ましい。
このように、前記ミスフィット転位が発生しない格子歪み量εとシリコン単結晶薄膜の厚さtの関係を、
t<(5.0×10−4)×ε―1.1
を満たす関係とすれば、ミスフィット転位の発生が抑制されたシリコンエピタキシャルウェーハをより確実に製造することができる。
本発明では、シリコンエピタキシャルウェーハの製造方法において、ミスフィット転位が発生しない格子歪み量εとシリコン単結晶薄膜の厚さtの関係を求めておき、その関係に基づいてシリコン単結晶薄膜の厚さtを選択、或いはシリコン単結晶基板を選別してシリコンエピタキシャルウェーハを製造するので、用いるシリコン単結晶基板の導電型や添加元素に関わらず、ミスフィット転位の発生が抑制された本発明のシリコンエピタキシャルウェーハを確実に製造することができる。
本発明のシリコンエピタキシャルウェーハの一例を示す概略図である。 実施例1、比較例におけるシリコンエピタキシャルウェーハのトポグラフ像を示す図である。 実施例1、比較例における格子歪み量εとシリコン単結晶薄膜の厚さtの関係を示す図である。 実施例2における格子歪み量εとシリコン単結晶薄膜の厚さtの関係を示す図である。 図2における、比較例の基板1とシリコン単結晶薄膜の厚さ40μmの条件時の結果を拡大した図である。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
例えば、抵抗率が低いシリコン単結晶基板を用いたシリコンエピタキシャルウェーハでは、エピタキシャル層と基板との間に生じる格子不整合が原因でエピタキシャル工程中やデバイス熱処理中にミスフィット転位が発生し易く、デバイス特性の悪化が懸念されている。
従来より、この問題に対しミスフィット転位発生臨界を示すエピタキシャルシリコン膜厚とPシリコンウェーハの抵抗率との関係式に基づいて製造されたミスフィット転位の発生が抑制されたシリコンエピタキシャルウェーハが知られているが、この関係式は、P型基板を用いる場合に限定されており、N型のシリコン単結晶基板の場合、或いは格子不整合に影響を及ぼす元素(例えば、C、Ge等)が添加されている場合には適応できなかった。そして、用いるシリコン単結晶基板の導電型や添加元素に関わらず、ミスフィット転位の発生を抑制可能な方法が求められていた。
そこで、本発明者はこのような問題を解決すべく鋭意検討を重ねた。その結果、ミスフィット転位の発生が抑制されたシリコンエピタキシャルウェーハを製造するためには、従来のように基板抵抗率を指標とするのではなく、X線回析によって測定したシリコン単結晶基板の格子定数から算出した真性シリコンを基準としたときの格子歪み量を指標にすることにより、基板の導電型や添加される元素を問わず、ミスフィット転位を抑制できることに想到し、本発明を完成させた。
図1は、本発明のシリコンエピタキシャルウェーハの一例を示した概略図である。
図1に示すように、本発明のシリコンエピタキシャルウェーハ1は、少なくとも、シリコン単結晶基板2と、そのシリコン単結晶基板2の主表面上に気相成長によって形成されたシリコン単結晶薄膜3からなるものである。
ここで、シリコン単結晶基板2は例えばボロン等をドープしたP型であっても、例えば燐、アンチモン、ヒ素等をドープしたN型であっても良い。また、これらドーパント以外の元素としてゲッタリングその他の種々の目的で例えばCやGeあるいは窒素等が添加されたものでも良い。
また、シリコン単結晶基板2は、例えば3mΩ・cm以下の低抵抗率のものとすることができる。このような極低抵抗の基板を用いた場合に特にミスフィット転位が発生し易いので、本発明が有効である。
そして、このシリコン単結晶基板2の格子歪み量εを((X線回析法で測定した前記シリコン単結晶基板の格子定数―真性シリコンの格子定数)/真性シリコンの格子定数の絶対値)とし、シリコン単結晶薄膜3の厚さをtμmとした時、
t<(5.0×10−4)×ε―1.1
を満たすものである。
このようなシリコンエピタキシャルウェーハは、シリコン単結晶基板の導電型及び添加元素に関わらず、ミスフィット転位の発生が抑制されたものである。
次に、本発明のシリコンエピタキシャルウェーハの製造方法について以下説明する。
まず、チョクラルスキー法によってシリコン単結晶棒を育成する。
このとき、添加するドーパントは特に限定されず、目的とするシリコンエピタキシャルウェーハに応じてドーパントを添加し、導電型、抵抗率等を制御して育成すれば良い。また、ドーパント以外の元素として例えばC、Ge又はN等を添加しても良い。
また、シリコン単結晶棒の抵抗率は、例えば3mΩ・cm以下の低抵抗率とすることができる。
その後、育成したシリコン単結晶棒を加工して、シリコン単結晶基板2を作製する。具体的には、シリコン単結晶棒をスライスし、その後ラッピング・エッチング・研磨等を行う。
この加工で行われるスライスも、一般的なものとすれば良く、例えば内周刃スライサあるいはワイヤソー等の切断装置によってスライスすることができる。またラッピング・エッチング・研磨等も一般的な条件で行えば良く、製造するシリコンエピタキシャルウェーハの仕様に応じて適宜選択することができる。
そして、シリコン単結晶薄膜3の気相成長前に予め、ミスフィット転位が発生しない格子歪み量εとシリコン単結晶薄膜3の厚さtの関係を求めておく。
この関係は以下のようにして求めておくことができる。
まず、X線回析法で実験用の複数のシリコン単結晶基板の格子定数を測定する。そして、それぞれの測定した格子定数から格子歪み量εを((X線回析法で測定した前記シリコン単結晶基板の格子定数―真性シリコンの格子定数)/真性シリコンの格子定数の絶対値)として算出する。
そして、これら実験用の複数のシリコン単結晶基板の主表面上にそれぞれ厚さtの異なるシリコン単結晶薄膜を形成し、そのシリコン単結晶薄膜形成後のそれぞれのシリコン単結晶基板にミスフィット転位が発生しているか調査する。このような調査によって、ミスフィット転位が発生しない格子歪み量εとシリコン単結晶薄膜3の厚さtの関係を求めることができる。
図3は、この求めた格子歪み量εとシリコン単結晶薄膜3の厚さtの関係の一例を示した図である。図3中の点がシリコンエピタキシャルウェーハを製造した際に算出した格子歪み量ε及びシリコン単結晶薄膜3の厚さtを示しており、ミスフィット転位が発生しているかの調査結果として、丸い点がミスフィット転位が発生していないもの、四角い点がミスフィット転位が発生したものを示している。そして、ミスフィット転位が発生しないのは、図3中の斜線の領域内の格子歪み量εとシリコン単結晶薄膜3の厚さtの条件の場合であることを示している。
このような調査結果から斜線の領域中にある格子歪み量εとシリコン単結晶薄膜の厚さtの組み合わせの条件がミスフィット転位が発生しない条件となり、このような斜線の領域内にある関係に基づいて格子歪み量εのシリコン単結晶基板上に厚さtのシリコン単結晶薄膜を気相成長させれば良い。
このとき、図3中のミスフィット転位の発生する領域と発生しない領域を分断する右下りの直線は式t=(5.0×10−4)×ε―1.1であり、斜線の領域はt<(5.0×10−4)×ε―1.1を満たしている場合である。
すなわち、本発明者は、実験を通じてミスフィット転位が発生しない格子歪み量εとシリコン単結晶薄膜の厚さtの関係として上記式を導き出し、この関係に基づいて格子歪み量εのシリコン単結晶基板上に厚さtのシリコン単結晶薄膜を気相成長させればミスフィット転位の発生をより確実に抑制することができることを発見した。
具体的には上記した予め求めておいた格子歪み量εとシリコン単結晶薄膜3の厚さtの関係に基づいてシリコン単結晶基板2上にシリコン単結晶薄膜3を以下のようにして気相成長させる。
まず、シリコン単結晶薄膜の気相成長前のシリコン単結晶基板2の格子歪み量εを上記のようにして算出する。その算出した格子歪み量εに対してミスフィット転位が発生しないシリコン単結晶薄膜3の厚さtを上記した予め求めておいた格子歪み量εとシリコン単結晶薄膜の厚さtの関係から選択する。その選択した厚さtのシリコン単結晶薄膜3を気相成長させる。
このような本発明のシリコンエピタキシャルウェーハの製造方法であれば、用いる格子歪み量εを有するシリコン単結晶基板に対してミスフィット転位が発生しない適切なシリコン単結晶薄膜の厚さtを選択でき、ミスフィット転位の発生が抑制されたシリコンエピタキシャルウェーハを確実に製造することができる。
或いは、本発明のシリコンエピタキシャルウェーハの製造方法では、以下のようにしてシリコン単結晶薄膜3の気相成長を行うこともできる。
まず、シリコン単結晶薄膜3の気相成長までを上記と同様に行って、気相成長させるシリコン単結晶薄膜3の厚さtに対してミスフィット転位が発生しない格子歪み量εを上記した予め求めた格子歪み量εとシリコン単結晶薄膜の厚さtの関係から選択する。
そして、その選択した格子歪み量εを有するシリコン単結晶基板2を選別し、その選別したシリコン単結晶基板2上に厚さtのシリコン単結晶薄膜3を気相成長させてシリコンエピタキシャルウェーハを製造する。
このような本発明のシリコンエピタキシャルウェーハの製造方法であれば、厚さtのシリコン単結晶薄膜を有するミスフィット転位の発生が抑制されたシリコンエピタキシャルウェーハを確実に製造することができる。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
本発明のシリコンエピタキシャルウェーハの製造方法に従って、シリコンエピタキシャルウェーハを製造し、ミスフィット転位の発生状況を評価した。
まず、チョクラルスキー法により、ドーパントの燐以外にゲルマニウムを2〜8×1019atoms/cm添加して、抵抗率が1.2〜1.3mΩ・cmのシリコン単結晶棒を育成し、そのシリコン単結晶棒を加工した直径200mmのシリコン単結晶基板を4枚準備した。
その後、(004)反射を用いたX線回折測定を行い、これらシリコン単結晶基板の格子定数を求め格子歪み量εを算出した。表1に算出した格子歪み量εの結果を示す。これら4枚のシリコン単結晶基板の格子歪み量εとシリコン単結晶薄膜の厚さt(5、10、14、25、40)μmの組み合わせ条件を、t<(5.0×10−4)×ε―1.1を満たす条件、すなわち、表1に示すような条件でシリコン単結晶薄膜をシリコン単結晶基板上に気相成長させてシリコンエピタキシャルウェーハを製造した。そして、その製造したシリコンエピタキシャルウェーハのミスフィット転位の発生状況をX線トポグラフ法によって調査した。これら調査したトポグラフ像の結果を図2に示す。また、ミスフィット転位の発生の有無の結果を表2に示す。
図2、表2に示すように、いずれの条件の場合にもミスフィット転位が発生していないことが分かった。また、図3にシリコン単結晶基板の格子歪み量εとシリコン単結晶薄膜の厚さtとの関係を示す。図3の丸い点が実施例1における条件に相当する。すなわち、t<(5.0×10−4)×ε―1.1を満たす条件であり、ミスフィット転位が発生しなかったことを示している。一方、四角い点は後述する比較例の結果であり、ミスフィット転位が発生したことを示している。
このように、本発明のシリコンエピタキシャルウェーハの製造方法は、用いるシリコン単結晶基板の添加元素に関わらず、ミスフィット転位の発生を抑制した本発明のシリコンエピタキシャルウェーハを製造できることが確認できた。
(実施例2)
ドーパントが燐で抵抗率が1.4mΩ・cmのN型シリコン単結晶基板、ドーパントがボロンで抵抗率が3mΩ・cm及び2mΩ・cmのP型シリコン単結晶基板の計3枚のシリコン単結晶基板を用いた以外、実施例1と同様にシリコンエピタキシャルウェーハを製造し、実施例1と同様に評価した。
図4は、用いたシリコン単結晶基板の格子歪み量εとシリコン単結晶薄膜の厚さtとの関係を示した図である。図4中の丸い点はミスフィット転位が発生しなかったシリコンエピタキシャルウェーハを示している。
図4に示すように、t<(5.0×10−4)×ε―1.1を満たす条件でシリコン単結晶薄膜をシリコン単結晶基板上に気相成長させてシリコンエピタキシャルウェーハを製造したところ、これら製造した全てのシリコンエピタキシャルウェーハにミスフィット転位が発生することはなかった。一方、図4中の四角い点はt<(5.0×10−4)×ε―1.1を満たさない条件であり、この場合にはミスフィット転位が発生してしまった。
このように、本発明のシリコンエピタキシャルウェーハの製造方法は、用いるシリコン単結晶基板の導電型に関わらず、ミスフィット転位の発生が抑制されたシリコンエピタキシャルウェーハを確実に製造できることが確認できた。
(比較例)
シリコン単結晶薄膜の気相成長を表1に示す条件にした以外、実施例1と同様にしてシリコンエピタキシャルウェーハを製造し、同様に評価した。
結果のトポグラフ像を図2に示す。また、ミスフィット転位の発生の有無の結果を表2に示す。
表2に示すように、いずれの条件の場合にもミスフィット転位が発生していることが分かった。このミスフィット転位の発生は図2の点線で囲んだ箇所で発生しており、図5は基板1のシリコン単結晶薄膜の厚さが40μmの場合の結果を拡大した図である。図5に示すように、ミスフィット転位が発生していることが確認できる。このようなミスフィット転位が同様に図2における他の点線で囲まれた部分にも発生していた。
また、図3にシリコン単結晶基板の格子歪み量εとシリコン単結晶薄膜の厚さtとの関係を示す。図3の四角い点が比較例における条件に相当する。すなわち、t<(5.0×10−4)×ε―1.1を満たさない条件である。
Figure 2011073900
Figure 2011073900
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…シリコンエピタキシャルウェーハ、 2…シリコン単結晶基板、
3…シリコン単結晶薄膜。

Claims (4)

  1. 少なくとも、シリコン単結晶基板と、該シリコン単結晶基板の主表面上に気相成長によって形成されたシリコン単結晶薄膜とからなるシリコンエピタキシャルウェーハであって、
    前記シリコン単結晶基板の格子歪み量εを((X線回析法で測定した前記シリコン単結晶基板の格子定数―真性シリコンの格子定数)/真性シリコンの格子定数の絶対値)とし、前記シリコン単結晶薄膜の厚さをtμmとした時、
    t<(5.0×10−4)×ε―1.1
    を満たすものであることを特徴とするシリコンエピタキシャルウェーハ。
  2. 少なくとも、シリコン単結晶基板の主表面上に厚さtμmのシリコン単結晶薄膜を気相成長させるシリコンエピタキシャルウェーハの製造方法であって、
    前記シリコン単結晶薄膜の気相成長前に予め、X線回析法で実験用の複数のシリコン単結晶基板の格子定数を測定し、該それぞれの測定した格子定数から格子歪み量εを((X線回析法で測定した前記シリコン単結晶基板の格子定数―真性シリコンの格子定数)/真性シリコンの格子定数の絶対値)として算出し、前記実験用の複数のシリコン単結晶基板の主表面上にそれぞれ厚さtの異なる前記シリコン単結晶薄膜を形成し、該シリコン単結晶薄膜形成後の前記それぞれのシリコン単結晶基板にミスフィット転位が発生しているか調査することによって、ミスフィット転位が発生しない格子歪み量εとシリコン単結晶薄膜の厚さtの関係を求めておき、
    前記シリコン単結晶薄膜の気相成長前のシリコン単結晶基板の前記格子歪み量εを算出し、該算出した格子歪み量εに対してミスフィット転位が発生しないシリコン単結晶薄膜の厚さtを前記求めた格子歪み量εとシリコン単結晶薄膜の厚さtの関係から選択し、該選択した厚さtのシリコン単結晶薄膜を気相成長させてシリコンエピタキシャルウェーハを製造することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  3. 少なくとも、シリコン単結晶基板の主表面上に厚さtμmのシリコン単結晶薄膜を気相成長させるシリコンエピタキシャルウェーハの製造方法であって、
    前記シリコン単結晶薄膜の気相成長前に予め、X線回析法で実験用の複数のシリコン単結晶基板の格子定数を測定し、該それぞれの測定した格子定数から格子歪み量εを((X線回析法で測定した前記シリコン単結晶基板の格子定数―真性シリコンの格子定数)/真性シリコンの格子定数の絶対値)として算出し、前記実験用の複数のシリコン単結晶基板の主表面上にそれぞれ厚さtの異なる前記シリコン単結晶薄膜を形成し、該シリコン単結晶薄膜形成後の前記それぞれのシリコン単結晶基板にミスフィット転位が発生しているか調査することによって、ミスフィット転位が発生しない格子歪み量εとシリコン単結晶薄膜の厚さtの関係を求めておき、
    前記気相成長させるシリコン単結晶薄膜の厚さtに対してミスフィット転位が発生しない格子歪み量εを前記求めた格子歪み量εとシリコン単結晶薄膜の厚さtの関係から選択し、該選択した格子歪み量εを有する前記シリコン単結晶基板を選別し、該選別したシリコン単結晶基板上に厚さtのシリコン単結晶薄膜を成長させてシリコンエピタキシャルウェーハを製造することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  4. 前記ミスフィット転位が発生しない格子歪み量εとシリコン単結晶薄膜の厚さtの関係を、
    t<(5.0×10−4)×ε―1.1
    を満たす関係とすることを特徴とする請求項2又は請求項3に記載のシリコンエピタキシャルウェーハの製造方法。
JP2009224554A 2009-09-29 2009-09-29 シリコンエピタキシャルウェーハの製造方法 Active JP5152137B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009224554A JP5152137B2 (ja) 2009-09-29 2009-09-29 シリコンエピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009224554A JP5152137B2 (ja) 2009-09-29 2009-09-29 シリコンエピタキシャルウェーハの製造方法

Publications (3)

Publication Number Publication Date
JP2011073900A true JP2011073900A (ja) 2011-04-14
JP2011073900A5 JP2011073900A5 (ja) 2012-01-12
JP5152137B2 JP5152137B2 (ja) 2013-02-27

Family

ID=44018282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009224554A Active JP5152137B2 (ja) 2009-09-29 2009-09-29 シリコンエピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5152137B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015105853A (ja) * 2013-11-29 2015-06-08 信越半導体株式会社 シリコンエピタキシャルウエーハの評価方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63258015A (ja) * 1987-04-15 1988-10-25 Nec Corp 半導体装置用基板
JPH09199381A (ja) * 1996-01-12 1997-07-31 Toshiba Ceramics Co Ltd エピタキシャルウエハ用シリコン基板及びその製造法
JP2004175658A (ja) * 2002-11-11 2004-06-24 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2007070131A (ja) * 2005-09-05 2007-03-22 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63258015A (ja) * 1987-04-15 1988-10-25 Nec Corp 半導体装置用基板
JPH09199381A (ja) * 1996-01-12 1997-07-31 Toshiba Ceramics Co Ltd エピタキシャルウエハ用シリコン基板及びその製造法
JP2004175658A (ja) * 2002-11-11 2004-06-24 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2007070131A (ja) * 2005-09-05 2007-03-22 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015105853A (ja) * 2013-11-29 2015-06-08 信越半導体株式会社 シリコンエピタキシャルウエーハの評価方法

Also Published As

Publication number Publication date
JP5152137B2 (ja) 2013-02-27

Similar Documents

Publication Publication Date Title
JP6584428B2 (ja) 炭化珪素単結晶の製造方法及び炭化珪素単結晶基板
KR101082709B1 (ko) 실리콘 에피택셜 웨이퍼 및 그 제조 방법
US20120032229A1 (en) Silicon Wafer And Production Method Thereof
JP2006193348A (ja) Iii族窒化物半導体基板およびその製造方法
JP2008088045A (ja) シリコン単結晶の製造方法およびシリコンウェーハの製造方法
JP4708697B2 (ja) エピタキシャルシリコンウェーハ
TW201538811A (zh) β-GaO系單晶基板
US20040089225A1 (en) Silicon wafer
JP4817078B2 (ja) シリコンウェーハ
JP5463693B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5710104B2 (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP2010118487A (ja) エピタキシャルウェーハの評価方法およびエピタキシャルウェーハの製造方法
US10774444B2 (en) Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions
JP5152137B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5439675B2 (ja) 窒化物半導体形成用基板及び窒化物半導体
JP2010153631A (ja) エピタキシャルシリコンウェーハとその製造方法
JP5045095B2 (ja) 半導体デバイスの製造方法
JP5359991B2 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP5857986B2 (ja) 炭化珪素単結晶および炭化珪素単結晶の製造方法
JP5173441B2 (ja) 化合物半導体成長用基板およびエピタキシャル成長方法
JP5830215B2 (ja) エピタキシャルウエーハ並びにその製造方法
JP2005244187A (ja) 歪みシリコンウエハおよびその製造方法
JP2011155130A (ja) エピタキシャルウェーハ及びその製造方法
WO2010098012A1 (ja) シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP5445631B2 (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5152137

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250