WO2010098012A1 - シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法 - Google Patents

シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
WO2010098012A1
WO2010098012A1 PCT/JP2010/000480 JP2010000480W WO2010098012A1 WO 2010098012 A1 WO2010098012 A1 WO 2010098012A1 JP 2010000480 W JP2010000480 W JP 2010000480W WO 2010098012 A1 WO2010098012 A1 WO 2010098012A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon
single crystal
germanium
phosphorus
silicon single
Prior art date
Application number
PCT/JP2010/000480
Other languages
English (en)
French (fr)
Inventor
水澤康
竹野博
山野晃一
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Publication of WO2010098012A1 publication Critical patent/WO2010098012A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type

Definitions

  • the present invention relates to a silicon epitaxial wafer and a method for manufacturing a silicon epitaxial wafer, and more specifically to an N-type low resistivity silicon epitaxial wafer and a method for manufacturing the same.
  • a silicon single crystal ingot grown by the Czochralski (CZ) method is sliced, and a silicon thin film containing almost no crystal defects is formed on the surface of the obtained silicon single crystal substrate.
  • Grown silicon epitaxial wafers are mainly used.
  • the silicon epitaxial wafer is generally doped with a dopant at a high concentration.
  • this N ++ means that the conductivity type of ultra-low resistivity is N-type.
  • misfit dislocations may occur in the silicon thin film during the vapor phase growth process of the silicon thin film or during device heat treatment. There is concern about deterioration of characteristics.
  • Patent Document 1 has a problem in that the manufacturing cost increases because the crystal must be pulled up by doping a large amount of germanium, which is 1.5 to 2.5 times the phosphorus concentration. .
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide an ultra-low resistivity silicon epitaxial wafer in which misfit dislocations are unlikely to occur in a silicon thin film and a method for manufacturing the silicon epitaxial wafer at a low cost. .
  • the present invention provides a silicon epitaxial wafer comprising at least a silicon single crystal substrate and a silicon thin film formed by vapor deposition on the main surface of the silicon single crystal substrate,
  • the crystal substrate has a resistivity of 2 m ⁇ ⁇ cm or less, and phosphorus and germanium have a ratio [Ge] / [P] of the phosphorus concentration [P] and the germanium concentration [Ge] of 0.55 ⁇ [
  • a silicon epitaxial wafer is provided which is doped so that Ge] / [P] ⁇ 1.5.
  • the ratio [Ge] / [P] of the phosphorus concentration [P] and the germanium concentration [Ge] is 0.55 ⁇ [Ge] / [P] ⁇ 1.
  • the doping amount of phosphorus and germanium is optimized. A silicon epitaxial wafer in which occurrence of misfit dislocations is suppressed can be obtained.
  • germanium doped is smaller than in the past, dislocations are less likely to occur when the single crystal is pulled, and a silicon single crystal substrate with few crystal defects can be obtained efficiently, resulting in a low-cost silicon epitaxial wafer. ing.
  • the amount of expensive germanium doped is smaller than that in the prior art, a silicon epitaxial wafer having a lower manufacturing cost than that in the prior art can be obtained.
  • the silicon single crystal substrate includes the silicon single crystal substrate and the silicon thin film calculated from the concentration distribution of the phosphorus and germanium in which the phosphorus and germanium diffuse during vapor phase growth of the silicon thin film. It is preferable to be doped so that the maximum value of strain due to lattice mismatch at the interface is the smallest. In this way, the concentration is such that the maximum value of strain due to lattice mismatch at the interface between the substrate and the thin film calculated from the concentration distribution of phosphorus and germanium diffused during vapor phase growth of the silicon thin film is minimized.
  • a silicon epitaxial wafer using a silicon single crystal substrate doped with phosphorus and germanium is used, a silicon single crystal wafer having a low resistivity of 2 m ⁇ ⁇ cm or less is used, and misfit dislocations occur in the silicon thin film. This can be a silicon epitaxial wafer in which is further suppressed.
  • the silicon single crystal substrate preferably has a phosphorus doping amount in the range of 1 ⁇ 10 17 to 5 ⁇ 10 20 atoms / cm 3 .
  • the doping amount of germanium is preferably in the range of 1 ⁇ 10 17 to 2.3 ⁇ 10 20 atoms / cm 3 .
  • phosphorus is doped in the range of 1 ⁇ 10 17 to 5 ⁇ 10 20 atoms / cm 3
  • germanium is doped in the range of 1 ⁇ 10 17 to 2.3 ⁇ 10 20 atoms / cm 3.
  • the manufacturing cost of the single crystal substrate can be reduced, and misfit dislocations can be generated in the silicon thin film on the main surface of the ultra-low resistivity silicon single crystal substrate. It can be set as the silicon epitaxial wafer which is hard to generate
  • At least a silicon single crystal substrate grown by the Czochralski method is processed to produce a silicon single crystal substrate, and a silicon thin film is vapor-grown on the main surface of the silicon single crystal substrate.
  • a method for producing a wafer wherein when the silicon single crystal rod is grown by the Czochralski method, the silicon single crystal rod is doped with phosphorus so that the resistivity is 2 m ⁇ ⁇ cm or less, and germanium and The phosphorus is doped so that the ratio [Ge] / [P] of the phosphorus concentration [P] and the germanium concentration [Ge] is 0.55 ⁇ [Ge] / [P] ⁇ 1.5
  • a method for manufacturing a silicon epitaxial wafer is provided.
  • phosphorus is doped so that the resistivity is 2 m ⁇ ⁇ cm or less, and the ratio [Ge] / [P] of the phosphorus concentration [P] and the germanium concentration [Ge] is 0.55 ⁇ [
  • the maximum strain value due to lattice mismatch at the interface between the silicon single crystal substrate and the silicon thin film calculated from the concentration distribution of phosphorus and germanium diffused during vapor phase growth of the silicon thin film is the germanium concentration.
  • the concentration is low enough to suppress the generation, and the amount of germanium doping can be reduced compared to the conventional one, so that the germanium cost can be reduced and the silicon single crystal rod is pulled up by germanium doping. Therefore, dislocations are less likely to occur, and the production cost of a single crystal by the Czochralski method can be reduced.
  • the silicon single crystal substrate and the silicon thin film calculated from the concentration distribution of the phosphorus and germanium that diffuse the phosphorus and germanium into the silicon single crystal rod during the vapor phase growth of the silicon thin film It is preferable to dope so that the maximum strain value due to lattice mismatch at the interface is minimized.
  • the concentration at which the maximum strain due to lattice mismatch at the interface between the silicon single crystal substrate and the silicon thin film calculated from the concentration distribution of phosphorus and germanium diffused during the vapor phase growth of the silicon thin film is minimized.
  • germanium and phosphorus so as to be, it is possible to further suppress the occurrence of misfit dislocations in the silicon thin film even when using a silicon single crystal substrate with an ultra-low resistivity of N ++.
  • germanium doping amount can be reduced as compared with the conventional case, dislocations can be suppressed during the growth of the single crystal rod, and the manufacturing cost can be further reduced by reducing the doping amount and improving the yield.
  • the silicon single crystal rod is doped with the phosphorus within a range of 1 ⁇ 10 17 to 5 ⁇ 10 20 atoms / cm 3 .
  • the germanium is preferably doped in the range of 1 ⁇ 10 17 to 2.3 ⁇ 10 20 atoms / cm 3 .
  • the occurrence of misfit dislocations can be substantially suppressed.
  • the amount of germanium doped can be reduced as compared with the conventional case, the risk of dislocation formation when pulling a single crystal can be reduced, and the manufacturing cost can be reduced, and the manufacturing method thereof It can be.
  • the present inventors have found that the strain generated at the interface between the silicon single crystal substrate and the silicon thin film resulting from the diffusion of phosphorus and germanium is related to the occurrence of misfit dislocations.
  • the strain at the interface between the silicon single crystal substrate and the silicon thin film means that since phosphorus diffuses faster than germanium, the germanium concentration is relatively high near the interface and a strain larger than that inside the substrate occurs. It has also been discovered that the smaller the strain generated at this interface, the less the occurrence of misfit dislocations. Based on the above findings, the present invention has been completed.
  • the silicon epitaxial wafer of the present invention comprises at least a silicon single crystal substrate and a silicon thin film formed on the main surface by vapor phase growth.
  • the silicon single crystal substrate has a resistivity of 2 m ⁇ ⁇ cm or less, and the ratio [Ge] / [P] of the phosphorus concentration [P] and the germanium concentration [Ge] is 0.55 ⁇ [Ge]. /[P] ⁇ 1.5 so that phosphorus and germanium are doped.
  • the maximum value of strain due to lattice mismatch at the interface between the substrate and the thin film calculated from the concentration distribution of phosphorus and germanium diffused when the silicon thin film is vapor-phase grown is the smallest.
  • Phosphorus and germanium may be doped so as to have such a concentration.
  • the doping amount of phosphorus can be in the range of 1 ⁇ 10 17 to 5 ⁇ 10 20 atoms / cm 3
  • the doping amount of germanium can be 1 ⁇ 10 17 to 2.3 ⁇ 10 20 atoms / cm 3. Can be within the range. If a silicon single crystal substrate doped with phosphorus or germanium in such a range is used, an ultra-low resistivity N-type silicon epitaxial wafer in which generation of misfit dislocations is further suppressed can be obtained.
  • a silicon single crystal rod is grown by the Czochralski method.
  • phosphorus is doped so that the resistivity is 2 m ⁇ ⁇ cm or less.
  • germanium is doped to cancel the compressive strain caused by the phosphorus doping.
  • the concentration of phosphorus and germanium in the silicon single crystal rod is such that the ratio [Ge] / [P] of the phosphorus concentration [P] and the germanium concentration [Ge] is 0.55 ⁇ [Ge] / [P].
  • the silicon single crystal rod is doped with phosphorus and germanium so that ⁇ 1.5.
  • the method for doping phosphorus and germanium may be a general method, and the raw material silicon melt may be doped with phosphorus and germanium.
  • the concentration is such that the maximum value of strain due to lattice mismatch at the interface between the silicon single crystal substrate and the silicon thin film calculated from the concentration distribution of phosphorus and germanium diffused during vapor phase growth of the silicon thin film is minimized.
  • phosphorus and germanium can be doped.
  • misfit dislocations are less likely to occur than in the prior art, the manufacturing cost can be further reduced, and the formation of dislocations at the time of crystal pulling by Ge doping can be suppressed, thereby improving the productivity.
  • the phosphorus doping amount is determined so that the resistivity becomes a desired value of 2 m ⁇ ⁇ cm or less. Thereafter, a predetermined germanium doping amount is defined with respect to the previously obtained phosphorus doping amount.
  • a concentration distribution in the depth direction is obtained from the phosphorus and germanium concentrations diffused in the vapor phase growth process of the silicon thin film calculated previously.
  • the concentration of diffusing phosphorus and germanium depends on the vapor phase growth temperature, but this temperature is arbitrarily determined depending on the physical properties of the silicon thin film to be formed and the vapor phase growth conditions of the manufacturing apparatus used. Is. Thereafter, a change in the depth direction of the strain amount is calculated from the result of the depth distribution of the concentration, and the maximum strain amount is estimated. Then, the above calculation is repeated while changing the germanium concentration, and the germanium concentration at which the maximum strain is minimized is determined. Thereafter, germanium and phosphorus are doped into the silicon single crystal rod by a known method so that the determined germanium concentration and phosphorus concentration are obtained.
  • the concentration of phosphorus to be doped can be in the range of 1 ⁇ 10 17 to 5 ⁇ 10 20 atoms / cm 3 , and the germanium concentration to be doped is 1 ⁇ 10 17 to 2.3 ⁇ 10 20 atoms / cm 3. Range. As a result, misfit dislocations are unlikely to occur in the silicon thin film, and an ultra-low resistivity silicon epitaxial wafer can be manufactured more efficiently.
  • the grown silicon single crystal rod is processed to produce a silicon single crystal substrate having an ultra-low resistivity (2 m ⁇ ⁇ cm or less). Specifically, a silicon single crystal rod is sliced, and then lapping, etching, polishing, and the like are performed.
  • the slicing performed in this processing may be a general one, and can be sliced by a cutting device such as an inner peripheral slicer or a wire saw. Further, lapping, etching, polishing, etc. may be performed under general conditions, and can be appropriately selected according to the specifications of the silicon epitaxial wafer to be manufactured.
  • a silicon thin film is vapor-phase grown on the main surface of the prepared silicon single crystal substrate to manufacture a silicon epitaxial wafer.
  • This vapor phase growth method may be performed under general conditions.
  • a source gas such as SiHCl 3 is introduced into the chamber using H 2 as a carrier gas, and the main surface of the silicon single crystal substrate disposed on the susceptor is used. Further, it may be epitaxially grown at about 1050 to 1250 ° C. by a CVD method.
  • the physical properties (thickness, conductivity type, resistivity, etc.) of the silicon thin film to be vapor-grown can be arbitrarily selected so as to be suitable for a device to be manufactured later.
  • Such a silicon epitaxial wafer manufacturing method makes it possible to manufacture a silicon epitaxial wafer having excellent device characteristics by suppressing the occurrence of misfit dislocations. Moreover, it can be set as the manufacturing method of the silicon epitaxial wafer excellent in the productivity and yield of a board
  • FIG. 2 shows the results of SIMS measurement of the phosphorus concentration and germanium concentration of a silicon epitaxial wafer produced by vapor-phase growth of a silicon thin film having a thickness of 5 ⁇ m on the assumed silicon single crystal substrate.
  • the concentration ratio of germanium to phosphorus is different from that in the substrate at the interface between the silicon single crystal substrate and the silicon thin film. It was.
  • the maximum value of the strain in the present invention is the difference between the maximum value and the minimum value of the strain when the strain depth direction distribution is created, as shown in FIG.
  • FIG. 4 shows the results obtained by performing this calculation at various germanium concentrations.
  • FIG. 4 shows the germanium concentration and the strain generated at the interface between the silicon single crystal substrate and the silicon thin film in the epitaxial wafer in which the silicon single crystal substrate contains phosphorus and germanium at a concentration of 5.5 ⁇ 10 19 atoms / cm 3. It is a figure of the relationship of (maximum distortion).
  • a silicon single crystal substrate having a phosphorus concentration of 5.5 ⁇ 10 19 atoms / cm 3 and containing germanium in the concentrations described in (1) to (3) below (diameter: 200 mm, plane orientation) ⁇ 100>, resistivity 1.2 m ⁇ ⁇ cm) was prepared, and a silicon epitaxial wafer was prepared by vapor-phase growth of a 14 ⁇ m silicon thin film on the silicon single crystal substrate.
  • Phosphorus concentration [P]: 5.5 ⁇ 10 19 atoms / cm 3 , germanium concentration [Ge]: 5.65 ⁇ 10 19 atoms / cm 3 , [Ge] / [P] 1.03.
  • Phosphorus concentration [P]: 5.5 ⁇ 10 19 atoms / cm 3 , germanium concentration [Ge]: 4.00 ⁇ 10 19 atoms / cm 3 , [Ge] / [P] 0.73.
  • Phosphorus concentration [P]: 5.5 ⁇ 10 19 atoms / cm 3 , germanium concentration [Ge]: 2.00 ⁇ 10 19 atoms / cm 3 , [Ge] / [P] 0.36.
  • misfit dislocations in these three types of silicon epitaxial wafers was confirmed by X-ray topography. As a result, the occurrence of misfit dislocations was not confirmed in the epitaxial wafers (1) and (2), but was slightly generated in the outer peripheral portion of the wafer (3).
  • the ratio of phosphorus concentration to germanium concentration, [Ge] / [P] is 0.55 ⁇ [Ge] / [P] ⁇ 1.5, more preferably 0.73 ⁇ [Ge] / [ If P] ⁇ 1.33, the concentration of germanium with respect to phosphorus is not high, so that it is easy to grow a single crystal of silicon, the cost is low, and the concentration does not cause misfit dislocations. It was.
  • the maximum strain due to lattice mismatch at the interface between the substrate and the thin film calculated from the concentration distribution of phosphorus and germanium in which phosphorus and germanium diffuse during the vapor phase growth of the silicon thin film, is the largest in the silicon single crystal substrate. It can be seen that the generation of misfit dislocations can be further suppressed if the silicon epitaxial wafer is doped as in (1) so that the concentration becomes small.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　本発明は、少なくとも、シリコン単結晶基板と、該シリコン単結晶基板の主表面上に気相成長によって形成されたシリコン薄膜からなるシリコンエピタキシャルウェーハであって、前記シリコン単結晶基板は、抵抗率が２ｍΩ・ｃｍ以下で、かつ燐及びゲルマニウムが、前記燐の濃度〔Ｐ〕と前記ゲルマニウムの濃度〔Ｇｅ〕の比〔Ｇｅ〕／〔Ｐ〕が、０．５５≦〔Ｇｅ〕／〔Ｐ〕＜１．５となるようにドープされたものであることを特徴とするシリコンエピタキシャルウェーハである。これによって、シリコン薄膜にミスフィット転位が発生しにくい超低抵抗率のシリコンエピタキシャルウェーハとこれを低コストで製造する方法が提供される。

Description

シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
　本発明は、シリコンエピタキシャルウェーハとシリコンエピタキシャルウェーハの製造方法に関し、具体的にはＮ型の低抵抗率シリコンエピタキシャルウェーハとその製造方法に関する。
　
　シリコン半導体の集積回路素子（デバイス）の高集積化は、急速に進んでおり、デバイスが形成されるシリコンウェーハの品質に対する要求は、ますます厳しくなっている。
　すなわち、高集積化に伴い集積回路は微細となる。そのため、デバイスが形成されるいわゆるデバイス活性領域では、転位などの結晶欠陥および金属系不純物が厳しく制限される。これらは、リーク電流の増大およびキャリアのライフタイム低下の原因となるためである。
　近年、電源コントロールなどの用途として、パワー半導体デバイスが用いられている。パワー半導体デバイス用の基板としては、チョクラルスキー（ＣＺ）法により育成されたシリコン単結晶インゴットをスライスし、得られたシリコン単結晶基板の表面に、結晶欠陥をほぼ完全に含まないシリコン薄膜を成長させたシリコンエピタキシャルウェーハが主に利用されている。そのシリコンエピタキシャルウェーハには、一般的に高濃度にドーパントがドープされている。
　そして、特に大電流動作が可能な低耐圧パワーＭＯＳデバイス用途に、Ｎ型の超低抵抗率（≦２．０ｍΩ・ｃｍ）のシリコン単結晶基板を用いたＮ／Ｎ＋＋＋シリコンエピタキシャルウェーハの需要が急速に高まっている。
　ここで、このＮ＋＋＋は超低抵抗率の導電型がＮ型であることを意味する。
　しかし、このＮ型の超低抵抗率のシリコン単結晶基板を用いたシリコンエピタキシャルウェーハでは、シリコン薄膜の気相成長工程中やデバイス熱処理中にシリコン薄膜にミスフィット転位が発生する場合があり、デバイス特性の悪化が懸念されている。
　これは、Ｎ／Ｎ＋＋＋シリコンエピタキシャルウェーハでは、シリコン単結晶基板にシリコンより共有結合半径の小さい燐が多量にドープされることにより、圧縮歪みが生じているためである。そのため、シリコン薄膜とシリコン単結晶基板との間に格子不整合が生じ、この格子不整合が原因でシリコン薄膜のエピタキシャル成長工程中やデバイス熱処理中にミスフィット転位が発生する場合があり、デバイス特性の悪化が懸念されている。
　このミスフィット転位の発生を抑制する技術の１つに、Ｎ＋＋＋シリコン単結晶基板へゲルマニウムをドープする技術が知られている（例えば特許文献１参照）。
　このゲルマニウムドープ技術とは、燐によって生じる圧縮歪みを、シリコンより共有結合半径の大きいゲルマニウムを固溶させることで生じる引張り歪みで補償することで、格子不整合を緩和し、ミスフィット転位の発生を抑制するというものである。
　
特開平９－７９６１号公報
　しかし、この特許文献１に開示されている技術では、燐濃度の１．５～２．５倍という多量のゲルマニウムをドープして結晶を引き上げなければならないことから、製造コストが上がるという問題がある。
　更に、特許文献１の燐とゲルマニウム濃度の範囲では、ミスフィット転位を完全に抑制することはできない。さらに、単結晶に高濃度のゲルマニウムをドープすることになり、結晶引き上げ時に有転位化しやすくなるという問題がある。
　本発明は、上記問題に鑑みなされたものであって、シリコン薄膜にミスフィット転位が発生しにくい超低抵抗率のシリコンエピタキシャルウェーハとこれを低コストで製造する方法を提供することを目的とする。
　上記課題を解決するため、本発明では、少なくとも、シリコン単結晶基板と、該シリコン単結晶基板の主表面上に気相成長によって形成されたシリコン薄膜からなるシリコンエピタキシャルウェーハであって、前記シリコン単結晶基板は、抵抗率が２ｍΩ・ｃｍ以下で、かつ燐及びゲルマニウムが、前記燐の濃度〔Ｐ〕と前記ゲルマニウムの濃度〔Ｇｅ〕の比〔Ｇｅ〕／〔Ｐ〕が、０．５５≦〔Ｇｅ〕／〔Ｐ〕＜１．５となるようにドープされたものであることを特徴とするシリコンエピタキシャルウェーハを提供する。
　このように、抵抗率が２ｍΩ・ｃｍ以下で、燐の濃度〔Ｐ〕とゲルマニウムの濃度〔Ｇｅ〕の比〔Ｇｅ〕／〔Ｐ〕が、０．５５≦〔Ｇｅ〕／〔Ｐ〕＜１．５となるようにドープされたシリコン単結晶基板と、その上に気相成長されたシリコン薄膜とからなるシリコンエピタキシャルウェーハとすることによって、燐とゲルマニウムのドープ量が最適化され、シリコン薄膜にミスフィット転位が発生することが抑制されたシリコンエピタキシャルウェーハとすることができる。
　また、従来に比べてゲルマニウムのドープ量が少ないため、単結晶の引き上げ時に有転位化が発生しにくく、結晶欠陥の少ないシリコン単結晶基板が効率よく得られるため、低コストのシリコンエピタキシャルウェーハとなっている。そして、高価なゲルマニウムのドープ量が従来に比べて少ないため、この点からも製造コストが従来より安価なシリコンエピタキシャルウェーハとすることができる。
　ここで、前記シリコン単結晶基板は、前記燐及び前記ゲルマニウムが、前記シリコン薄膜の気相成長の際に拡散する前記燐および前記ゲルマニウムの濃度分布から算出される前記シリコン単結晶基板と前記シリコン薄膜の界面での格子不整合による歪みの最大値が最も小さくなるような濃度となるようにドープされたものとすることが好ましい。
　このように、シリコン薄膜の気相成長の際に拡散する燐およびゲルマニウムの濃度分布から算出される基板と薄膜の界面での格子不整合による歪みの最大値が最も小さくなるような濃度となるように燐及びゲルマニウムがドープされたシリコン単結晶基板を用いたシリコンエピタキシャルウェーハであれば、２ｍΩ・ｃｍ以下と抵抗率が低いシリコン単結晶ウェーハが用いられ、かつシリコン薄膜にミスフィット転位が発生することが更に抑制されたシリコンエピタキシャルウェーハとすることができる。
　また、前記シリコン単結晶基板は、前記燐のドープ量が１×１０１７～５×１０２０ａｔｏｍｓ／ｃｍ３の範囲内とすることが好ましい。そして、前記ゲルマニウムのドープ量が１×１０１７～２．３×１０２０ａｔｏｍｓ／ｃｍ３の範囲内とすることが好ましい。
　このように、燐が１×１０１７～５×１０２０ａｔｏｍｓ／ｃｍ３の範囲内でドープされたり、ゲルマニウムが１×１０１７～２．３×１０２０ａｔｏｍｓ／ｃｍ３の範囲内でドープされたシリコン単結晶基板を用いたシリコンエピタキシャルウェーハとすることによって、単結晶基板の製造コストの低減が達成できるとともに、超低抵抗率のシリコン単結晶基板の主表面上のシリコン薄膜にミスフィット転位が発生しにくいシリコンエピタキシャルウェーハとすることができる。
　また、本発明では、少なくとも、チョクラルスキー法によって育成したシリコン単結晶棒を加工してシリコン単結晶基板を作製し、該シリコン単結晶基板の主表面上にシリコン薄膜を気相成長させるシリコンエピタキシャルウェーハの製造方法であって、前記チョクラルスキー法で前記シリコン単結晶棒を育成する際に、該シリコン単結晶棒に抵抗率が２ｍΩ・ｃｍ以下となるように燐をドープし、かつゲルマニウム及び前記燐を、前記燐の濃度〔Ｐ〕と前記ゲルマニウムの濃度〔Ｇｅ〕の比〔Ｇｅ〕／〔Ｐ〕が、０．５５≦〔Ｇｅ〕／〔Ｐ〕＜１．５となるようにドープすることを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する。
　このように、抵抗率が２ｍΩ・ｃｍ以下となるように燐をドープし、かつ燐の濃度〔Ｐ〕とゲルマニウムの濃度〔Ｇｅ〕の比〔Ｇｅ〕／〔Ｐ〕が、０．５５≦〔Ｇｅ〕／〔Ｐ〕＜１．５となるようにシリコン単結晶棒にドープして育成したシリコン単結晶棒から得たシリコン単結晶基板の主表面にシリコン薄膜を気相成長させてシリコンエピタキシャルウェーハを製造することによって、シリコン薄膜にミスフィット転位が発生しにくくなる。
　またゲルマニウムの濃度が、シリコン薄膜の気相成長の際に拡散する燐およびゲルマニウムの濃度分布から算出されるシリコン単結晶基板とシリコン薄膜の界面の格子不整合による歪みの最大値がミスフィット転位の発生を抑制することができる程度に小さくなるような濃度となり、またゲルマニウムのドープ量を従来に比べて減らすことができるため、ゲルマニウムコストを低減できると共に、ゲルマニウムドープによるシリコン単結晶棒の引き上げの際に有転位化が発生しにくく、チョクラルスキー法による単結晶の製造コストを低減することができる。
　ここで、前記シリコン単結晶棒に、前記燐及び前記ゲルマニウムを、前記シリコン薄膜の気相成長の際に拡散する前記燐および前記ゲルマニウムの濃度分布から算出される前記シリコン単結晶基板と前記シリコン薄膜の界面での格子不整合による歪みの最大値が最も小さくなるような濃度となるようにドープすることが好ましい。
　このように、シリコン薄膜の気相成長の際に拡散する燐およびゲルマニウムの濃度分布から算出されるシリコン単結晶基板とシリコン薄膜の界面の格子不整合による歪みの最大値が最も小さくなるような濃度となるようにゲルマニウム及び燐をドープすることによって、Ｎ＋＋＋という超低抵抗率のシリコン単結晶基板を用いた場合であっても、シリコン薄膜にミスフィット転位が発生することをより抑制することができ、またゲルマニウムドープ量を従来に比べて少なくできるため、単結晶棒の育成の際の有転位化を抑制でき、ドープ量を少なくできること及び歩留まり向上によって、製造コストを更に低減することができる。
　また、前記シリコン単結晶棒に、前記燐を１×１０１７～５×１０２０ａｔｏｍｓ／ｃｍ３の範囲内でドープすることが好ましい。そして、前記ゲルマニウムを１×１０１７～２．３×１０２０ａｔｏｍｓ／ｃｍ３の範囲内でドープすることが好ましい。
　このように、燐やゲルマニウムを上述の範囲内でシリコン単結晶棒にドープし、該シリコン単結晶棒から得られたシリコン単結晶基板を用いてシリコンエピタキシャルウェーハを製造することによって、シリコン薄膜にミスフィット転位が発生することを更に抑制でき、また超低抵抗率の基板を用いたＮ／Ｎ＋＋＋シリコンエピタキシャルウェーハを高歩留まりで製造することができる。
　以上説明したように、本発明によれば、ミスフィット転位の発生をほぼ抑制することができる。またゲルマニウムのドープ量を従来より減らすことができるため、単結晶の引き上げ時に有転位化する危険性を減少させることができ、また製造コストの低減も達成することができるシリコンエピタキシャルウェーハとその製造方法とすることができる。
　
本発明における最大歪み量を算出するための計算の流れの一例を示したフロー図である。 本発明の実験例におけるシリコンエピタキシャルウェーハの燐とゲルマニウム濃度の深さ方向分布を示した図である。 図２のシリコンエピタキシャルウェーハのゲルマニウムと燐の濃度の深さ方向分布を基に計算された歪み量の深さ方向分布を示した図である。 シリコン単結晶基板の燐濃度が５．５×１０１９ａｔｏｍｓ／ｃｍ３のときの、ゲルマニウム濃度と、シリコン単結晶基板とシリコン薄膜の界面に生じる歪み量（最大歪み量）との関係を示した図である。
　以下、本発明についてより具体的に説明する。
　前述のように、シリコン薄膜にミスフィット転位が発生しにくい超低抵抗率のシリコンエピタキシャルウェーハとこれを低コストで製造する方法の開発が待たれていた。
　そこで、超低抵抗率とするためにドープする燐と、その燐によって生じる圧縮歪みを補償するゲルマニウムのドープ量の最適範囲について鋭意検討を重ねた。
　その結果、本発明者らは、シリコン薄膜のエピタキシャル成長工程において、燐とゲルマニウムの拡散の結果として生じるシリコン単結晶基板とシリコン薄膜の界面に生じる歪みが、ミスフィット転位の発生に関係していることを発見した。このシリコン単結晶基板とシリコン薄膜の界面の歪みとは、燐はゲルマニウムよりも拡散が早いために、界面付近ではゲルマニウム濃度が相対的に高くなり、基板内部よりも大きな歪みが生じることである。そしてこの界面に生じる歪みが小さければ小さい程ミスフィット転位の発生は抑制されることも発見した。
　そして上記発見を基に本発明を完成させた。
　以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
　本発明のシリコンエピタキシャルウェーハは、少なくとも、シリコン単結晶基板と、その主表面上に気相成長によって形成されたシリコン薄膜からなるものである。
　そして、シリコン単結晶基板は、抵抗率が２ｍΩ・ｃｍ以下であり、また燐の濃度〔Ｐ〕とゲルマニウムの濃度〔Ｇｅ〕の比〔Ｇｅ〕／〔Ｐ〕が、０．５５≦〔Ｇｅ〕／〔Ｐ〕＜１．５となるように、燐及びゲルマニウムがドープされたものである。
　これによって、２ｍΩ・ｃｍ以下と抵抗率が低いＮ型シリコン単結晶ウェーハが用いられたシリコンエピタキシャルウェーハであっても、シリコン薄膜にミスフィット転位が発生することが抑制されたものとすることができる。
　ただし、濃度比〔Ｇｅ〕／〔Ｐ〕が、０．５５＞〔Ｇｅ〕／〔Ｐ〕の場合、シリコン単結晶中のゲルマニウムが不足し、燐によって生じる圧縮歪みを補償する事ができなくなってミスフィット転位の発生を抑制できなくなるため、０．５５≦〔Ｇｅ〕／〔Ｐ〕とする。
　また、〔Ｇｅ〕／〔Ｐ〕≧１．５の場合、燐に対してゲルマニウムが過多となって、シリコン単結晶育成時にシリコン単結晶が有転位化する確率が高まり、シリコン単結晶棒の製造時の結晶歩留まりが低下するため、〔Ｇｅ〕／〔Ｐ〕＜１．５とする。
　ここで、シリコン単結晶基板は、シリコン薄膜を気相成長させた際に拡散する燐およびゲルマニウムの濃度分布から算出される基板と薄膜の界面での格子不整合による歪みの最大値が最も小さくなるような濃度となるように燐及びゲルマニウムがドープされたものとすることができる。
　これによって、超低抵抗率のＮ型シリコン単結晶基板を用いたシリコンエピタキシャルウェーハであっても、シリコン薄膜にミスフィット転位が発生することがより抑制されたものとすることができる。
　また、燐のドープ量を１×１０１７～５×１０２０ａｔｏｍｓ／ｃｍ３の範囲内とすることができ、そしてゲルマニウムのドープ量を１×１０１７～２．３×１０２０ａｔｏｍｓ／ｃｍ３の範囲内とすることができる。
　これらのような範囲に燐やゲルマニウムがドープされたシリコン単結晶基板を用いたものであれば、ミスフィット転位の発生が更に抑制された超低抵抗率Ｎ型シリコンエピタキシャルウェーハとすることができる。
　そしてこのような本発明のシリコンエピタキシャルウェーハの製造方法について、図を参照して以下に説明するが、もちろんこれに限定されるものではない。
　まず、チョクラルスキー法によってシリコン単結晶棒を育成する。
　このとき、抵抗率が２ｍΩ・ｃｍ以下となるように燐をドープする。更に燐のドープによって生じる圧縮歪みを打ち消すためにゲルマニウムをドープする。
　この時、シリコン単結晶棒の燐とゲルマニウムの濃度が、燐の濃度〔Ｐ〕とゲルマニウムの濃度〔Ｇｅ〕の比〔Ｇｅ〕／〔Ｐ〕が、０．５５≦〔Ｇｅ〕／〔Ｐ〕＜１．５となるように燐及びゲルマニウムをシリコン単結晶棒にドープする。
　燐とゲルマニウムをドープする方法は一般的な手法であればよく、原料シリコン融液に燐及びゲルマニウムをドープすればよい。
　また、シリコン薄膜の気相成長の際に拡散する燐およびゲルマニウムの濃度分布から算出されるシリコン単結晶基板とシリコン薄膜の界面の格子不整合による歪みの最大値が最も小さくなるような濃度となるように燐及びゲルマニウムをドープすることができる。
　これにより、従来よりもよりミスフィット転位が発生しにくくなり、更に製造コストが低減でき、Ｇｅドープによる結晶引き上げ時の有転位化も抑えられ、生産性を向上させることができる。
　ここで、基板と薄膜の界面の格子不整合による歪みの最大値の求め方について、図１を参照して以下に簡単に説明する。
　まず、抵抗率が２ｍΩ・ｃｍ以下の所望の値となるように燐のドープ量を決定する。その後、先に求めた燐のドープ量に対して、仮にある所定のゲルマニウムのドープ量を規定する。
　次に、シリコン薄膜を気相成長させる際に、シリコン単結晶基板にドープされた燐とゲルマニウムがシリコン薄膜側へ拡散する。そのため、その燐とゲルマニウムの拡散量を算出する。そして、先に算出したシリコン薄膜の気相成長工程で拡散される燐、ゲルマニウム濃度から濃度の深さ方向分布を得る。ここで、拡散する燐とゲルマニウムの濃度は、気相成長温度によって左右されるが、この温度は、形成するシリコン薄膜の物性や、用いられる製造装置等の気相成長条件によって任意に決定されるものである。
　その後、当該濃度の深さ方向分布の結果から、歪み量の深さ方向の変化を計算し、最大歪み量を見積もる。
　そしてゲルマニウム濃度を変えて上記計算を繰り返し、最大歪み量が最小となるゲルマニウム濃度を決定する。
　その後、決定したゲルマニウム濃度と燐濃度となるように、既知の手法でゲルマニウム及び燐をシリコン単結晶棒にドープする。
　そして、ドープする燐の濃度は１×１０１７～５×１０２０ａｔｏｍｓ／ｃｍ３の範囲とすることができ、更にドープするゲルマニウム濃度は１×１０１７～２．３×１０２０ａｔｏｍｓ／ｃｍ３の範囲とすることができる。
　これによって、シリコン薄膜にミスフィット転位が発生しにくく、また超低抵抗率のシリコンエピタキシャルウェーハを更に効率よく製造することができる。
　その後、育成したシリコン単結晶棒を加工して、超低抵抗率（２ｍΩ・ｃｍ以下）のシリコン単結晶基板を作製する。具体的には、シリコン単結晶棒をスライスし、その後ラッピング・エッチング・研磨等を行う。
　この加工で行われるスライスも、一般的なものとすれば良く、例えば内周刃スライサあるいはワイヤソー等の切断装置によってスライスすることができる。またラッピング・エッチング・研磨等も一般的な条件で行えば良く、製造するシリコンエピタキシャルウェーハの仕様に応じて適宜選択することができる。
　そして、準備したシリコン単結晶基板の主表面上に、シリコン薄膜を気相成長させ、シリコンエピタキシャルウェーハを製造する。
　この気相成長方法は、一般的な条件で行えば良く、例えば、Ｈ２をキャリアガスとしてＳｉＨＣｌ３等のソースガスをチャンバー内に導入し、サセプタ上に配置した上記シリコン単結晶基板の主表面上に、１０５０～１２５０℃程度でＣＶＤ法により、エピタキシャル成長させればよい。
　また気相成長させるシリコン薄膜の物性（厚さ、導電型、抵抗率など）は、後に作製するデバイスに適するように任意に選択することができる。
　このようなシリコンエピタキシャルウェーハの製造方法によって、ミスフィット転位の発生が抑制されたことによるデバイス特性の優れたシリコンエピタキシャルウェーハの作製が可能となる。また、基板の生産性や歩留まりに優れたシリコンエピタキシャルウェーハの製造方法とすることができる。
　以下、実験例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実験例）
　初めに、５．５×１０１９ａｔｏｍｓ／ｃｍ３の濃度の燐と、特定した濃度のゲルマニウムが含まれる基板を想定し、エピタキシャル工程熱処理中にエピタキシャル層に拡散した燐とゲルマニウム濃度の深さ方向分布を計算した。
　その想定したシリコン単結晶基板上に実際に５μｍの厚さのシリコン薄膜を気相成長させて作製したシリコンエピタキシャルウェーハの燐濃度とゲルマニウム濃度をＳＩＭＳにより測定した結果を図２に示す。
　図２に示すように、ゲルマニウムの拡散速度に比べて燐の拡散速度が速いため、シリコン単結晶基板とシリコン薄膜の界面では、燐に対するゲルマニウムの濃度比が基板中とは異なっていることが判った。
　その次に、その計算された燐とゲルマニウム濃度から歪み量の深さ方向の変化を算出し、最大歪み量を見積もった。その結果を図３に示す。
　図３に示すように、シリコン単結晶基板とシリコン薄膜の界面に基板内部よりも大きな歪みが生じていることがわかる。
　ここで、本発明における歪みの最大値とは、図３に示したように、歪みの深さ方向分布を作成した時の歪みの最大の値と最小の値の差のことである。
　そしてこの計算を、種々のゲルマニウム濃度で行い、得られたのが図４である。図４は、シリコン単結晶基板に５．５×１０１９ａｔｏｍｓ／ｃｍ３の濃度の燐とゲルマニウムが含まれたエピタキシャルウェーハにおける、ゲルマニウム濃度と、シリコン単結晶基板とシリコン薄膜の界面に生じる歪み（最大歪み）の関係の図である。
　次に、燐の濃度が５．５×１０１９ａｔｏｍｓ／ｃｍ３で、以下に示す（１）～（３）に記載の濃度のゲルマニウムが含まれているシリコン単結晶基板（直径２００ｍｍ、面方位＜１００＞、抵抗率１．２ｍΩ・ｃｍ）を用意し、そのシリコン単結晶基板上に１４μｍのシリコン薄膜を気相成長させたシリコンエピタキシャルウェーハを用意した。
　（１）　燐濃度〔Ｐ〕：５．５×１０１９ａｔｏｍｓ／ｃｍ３、ゲルマニウム濃度〔Ｇｅ〕：５．６５×１０１９ａｔｏｍｓ／ｃｍ３、〔Ｇｅ〕／〔Ｐ〕＝１．０３。
　（２）　燐濃度〔Ｐ〕：５．５×１０１９ａｔｏｍｓ／ｃｍ３、ゲルマニウム濃度〔Ｇｅ〕：４．００×１０１９ａｔｏｍｓ／ｃｍ３、〔Ｇｅ〕／〔Ｐ〕＝０．７３。
　（３）　燐濃度〔Ｐ〕：５．５×１０１９ａｔｏｍｓ／ｃｍ３、ゲルマニウム濃度〔Ｇｅ〕：２．００×１０１９ａｔｏｍｓ／ｃｍ３、〔Ｇｅ〕／〔Ｐ〕＝０．３６。
　これら三種類のシリコンエピタキシャルウェーハを、Ｘ線トポグラフ法によってミスフィット転位の発生状況を確認した。
　その結果、（１）と（２）のエピタキシャルウェーハでは、ミスフィット転位の発生は確認されなかったが、（３）のウェーハでは外周部にわずかに発生していた。
　また、図４において、（１）を軸として（２）、（３）の対称位置、すなわちゲルマニウム濃度〔Ｇｅ〕：７．３０×１０１９ａｔｏｍｓ／ｃｍ３、〔Ｇｅ〕／〔Ｐ〕＝１．３３、およびゲルマニウム濃度〔Ｇｅ〕：９．３０×１０１９ａｔｏｍｓ／ｃｍ３、〔Ｇｅ〕／〔Ｐ〕＝１．６９の場合においても、それぞれ（２）、（３）と同様のミスフィット転位の発生状況と考えられる。
　そしてこのことは、燐の濃度が異なる場合であっても同様のことが言える。
　これらの知見から、燐濃度とゲルマニウム濃度の比、〔Ｇｅ〕／〔Ｐ〕が、０．５５≦〔Ｇｅ〕／〔Ｐ〕＜１．５、より好ましくは０．７３≦〔Ｇｅ〕／〔Ｐ〕≦１．３３であれば、燐に対するゲルマニウムの濃度が高くないため、シリコン単結晶の成長が容易であると共に、低コストとなり、なおかつミスフィット転位が発生しないような濃度となることが判った。
　また、シリコン単結晶基板に、燐とゲルマニウムがシリコン薄膜の気相成長の際に拡散する燐およびゲルマニウムの濃度分布から算出される基板と薄膜の界面での格子不整合による歪みの最大値が最も小さくなるような濃度となる（１）のようにドープされたシリコンエピタキシャルウェーハであれば、更にミスフィット転位の発生を抑制できることが判る。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (8)

  1. 　少なくとも、シリコン単結晶基板と、該シリコン単結晶基板の主表面上に気相成長によって形成されたシリコン薄膜からなるシリコンエピタキシャルウェーハであって、
    　前記シリコン単結晶基板は、抵抗率が２ｍΩ・ｃｍ以下で、かつ燐及びゲルマニウムが、前記燐の濃度〔Ｐ〕と前記ゲルマニウムの濃度〔Ｇｅ〕の比〔Ｇｅ〕／〔Ｐ〕が、０．５５≦〔Ｇｅ〕／〔Ｐ〕＜１．５となるようにドープされたものであることを特徴とするシリコンエピタキシャルウェーハ。
    　
  2. 　前記シリコン単結晶基板は、前記燐及び前記ゲルマニウムが、前記シリコン薄膜の気相成長の際に拡散する前記燐および前記ゲルマニウムの濃度分布から算出される前記シリコン単結晶基板と前記シリコン薄膜の界面での格子不整合による歪みの最大値が最も小さくなるような濃度となるようにドープされたものであることを特徴とする請求項１に記載のシリコンエピタキシャルウェーハ。
    　
  3. 　前記シリコン単結晶基板は、前記燐のドープ量が１×１０１７～５×１０２０ａｔｏｍｓ／ｃｍ３の範囲内であることを特徴とする請求項１または請求項２に記載のシリコンエピタキシャルウェーハ。
    　
  4. 　前記シリコン単結晶基板は、前記ゲルマニウムのドープ量が１×１０１７～２．３×１０２０ａｔｏｍｓ／ｃｍ３の範囲内であることを特徴とする請求項１ないし請求項３のいずれか１項に記載のシリコンエピタキシャルウェーハ。
    　
  5. 　少なくとも、チョクラルスキー法によって育成したシリコン単結晶棒を加工してシリコン単結晶基板を作製し、該シリコン単結晶基板の主表面上にシリコン薄膜を気相成長させるシリコンエピタキシャルウェーハの製造方法であって、
    　前記チョクラルスキー法で前記シリコン単結晶棒を育成する際に、該シリコン単結晶棒に抵抗率が２ｍΩ・ｃｍ以下となるように燐をドープし、かつゲルマニウム及び前記燐を、前記燐の濃度〔Ｐ〕と前記ゲルマニウムの濃度〔Ｇｅ〕の比〔Ｇｅ〕／〔Ｐ〕が、０．５５≦〔Ｇｅ〕／〔Ｐ〕＜１．５となるようにドープすることを特徴とするシリコンエピタキシャルウェーハの製造方法。
    　
  6. 　前記シリコン単結晶棒に、前記燐及び前記ゲルマニウムを、前記シリコン薄膜の気相成長の際に拡散する前記燐および前記ゲルマニウムの濃度分布から算出される前記シリコン単結晶基板と前記シリコン薄膜の界面での格子不整合による歪みの最大値が最も小さくなるような濃度となるようにドープすることを特徴とする請求項５に記載のシリコンエピタキシャルウェーハの製造方法。
    　
  7. 　前記シリコン単結晶棒に、前記燐を１×１０１７～５×１０２０ａｔｏｍｓ／ｃｍ３の範囲内でドープすることを特徴とする請求項５または請求項６に記載のシリコンエピタキシャルウェーハの製造方法。
    　
  8. 　前記シリコン単結晶棒に、前記ゲルマニウムを１×１０１７～２．３×１０２０ａｔｏｍｓ／ｃｍ３の範囲内でドープすることを特徴とする請求項５ないし請求項７のいずれか１項に記載のシリコンエピタキシャルウェーハの製造方法。
PCT/JP2010/000480 2009-02-26 2010-01-28 シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法 WO2010098012A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-043437 2009-02-26
JP2009043437A JP2010199356A (ja) 2009-02-26 2009-02-26 シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法

Publications (1)

Publication Number Publication Date
WO2010098012A1 true WO2010098012A1 (ja) 2010-09-02

Family

ID=42665232

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/000480 WO2010098012A1 (ja) 2009-02-26 2010-01-28 シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法

Country Status (2)

Country Link
JP (1) JP2010199356A (ja)
WO (1) WO2010098012A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008297166A (ja) * 2007-05-31 2008-12-11 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶の製造方法及びｎ型高ドープ半導体基板
WO2010021272A1 (ja) * 2008-08-18 2010-02-25 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンインゴット、シリコンウェーハ及びエピタキシャルウェーハの製造方法、並びにシリコンインゴット

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008297166A (ja) * 2007-05-31 2008-12-11 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶の製造方法及びｎ型高ドープ半導体基板
WO2010021272A1 (ja) * 2008-08-18 2010-02-25 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンインゴット、シリコンウェーハ及びエピタキシャルウェーハの製造方法、並びにシリコンインゴット

Also Published As

Publication number Publication date
JP2010199356A (ja) 2010-09-09

Similar Documents

Publication Publication Date Title
CN107533959B (zh) 外延硅晶片的制造方法
JP4972330B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP4708697B2 (ja) エピタキシャルシリコンウェーハ
JP2013170104A (ja) エピタキシャル炭化珪素ウエハの製造方法
JP5463693B2 (ja) シリコンエピタキシャルウェーハの製造方法
US8659020B2 (en) Epitaxial silicon wafer and method for manufacturing same
JP5710104B2 (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
CN113964016A (zh) 碳化硅外延晶片的制造方法
JP2008133188A (ja) シリコンウェーハ
KR101625135B1 (ko) 실리콘 에피택셜 웨이퍼 및 그 제조방법
JP6437736B2 (ja) 自立基板の製造方法および自立基板
JP2008159976A (ja) シリコンエピタキシャルウェーハ及びその製造方法、並びに半導体デバイスの製造方法及びｓｏｉウェーハの製造方法
WO2010098012A1 (ja) シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP5830215B2 (ja) エピタキシャルウエーハ並びにその製造方法
JP2004363510A (ja) 半導体基板の製造方法
JP2017188507A (ja) シリコンエピタキシャルウェーハの製造方法
JP2000077418A (ja) リンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法
JP2011155130A (ja) エピタキシャルウェーハ及びその製造方法
JP5803722B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5152137B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN109075039B (zh) 外延晶片的制造方法
JP2011134830A (ja) エピタキシャルウェーハ
JP2017208470A (ja) エピタキシャルウェーハの製造方法
JP2023113512A (ja) エピタキシャルウェーハの製造方法
CN116072515A (zh) 硅晶片和外延硅晶片

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10745901

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10745901

Country of ref document: EP

Kind code of ref document: A1