KR101082709B1 - 실리콘 에피택셜 웨이퍼 및 그 제조 방법 - Google Patents

실리콘 에피택셜 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR101082709B1
KR101082709B1 KR1020090049381A KR20090049381A KR101082709B1 KR 101082709 B1 KR101082709 B1 KR 101082709B1 KR 1020090049381 A KR1020090049381 A KR 1020090049381A KR 20090049381 A KR20090049381 A KR 20090049381A KR 101082709 B1 KR101082709 B1 KR 101082709B1
Authority
KR
South Korea
Prior art keywords
wafer
silicon
germanium
epitaxial
doped
Prior art date
Application number
KR1020090049381A
Other languages
English (en)
Other versions
KR20090127092A (ko
Inventor
도시아키 오노
Original Assignee
가부시키가이샤 섬코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 섬코 filed Critical 가부시키가이샤 섬코
Publication of KR20090127092A publication Critical patent/KR20090127092A/ko
Application granted granted Critical
Publication of KR101082709B1 publication Critical patent/KR101082709B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

쵸크랄스키법에 의해 육성되고, 붕소와 게르마늄이 첨가된 실리콘 단결정 잉곳을 슬라이스해 제작된 직경 300mm 이상의 실리콘 웨이퍼로서, 붕소 농도가 8.5×1018(atoms/cm3) 이상 도프되고, 게르마늄이, 식 1의 관계식을 충족시키는 범위로 도프된 실리콘 웨이퍼의 표면에, 실리콘 에피택셜막을 성장시켰다.

Description

실리콘 에피택셜 웨이퍼 및 그 제조 방법{SILICON EPITAXIAL WAFER AND MANUFACTURING METHOD THEREOF}
본 발명은, 저저항 또한 대구경이어도 휘어짐이 억제된 실리콘 에피택셜 웨이퍼 및 그 제조 방법에 관한 것이다.
근년, 전원 컨트롤 등의 용도로서, 파워 반도체 디바이스가 이용되고 있다. 파워 반도체 디바이스용의 웨이퍼로서는, 쵸크랄스키(CZ) 법에 의해 육성된 실리콘 단결정 잉곳을 슬라이스하여, 얻어진 실리콘 웨이퍼의 표면에, 결정 결함을 거의 완전하게 포함하지 않는 실리콘 에피택셜층을 성장시킨 에피택셜 실리콘 웨이퍼가 주로 이용되고 있다. 일반적으로, 파워 반도체 디바이스용의 실리콘 웨이퍼로서는, 도펀트(dopant)가 고농도로 도프(dope)된 저항률이 낮은 실리콘 웨이퍼가 이용되고 있다.
파워 반도체 디바이스의 한층 더한 저소비 전력화를 향해서 저항률이 보다 낮은 실리콘 웨이퍼가 요구되고 있다. p형 실리콘 웨이퍼의 경우는, 도펀트인, 예를 들면, 붕소(B)를 고농도로 도프해 저저항의 실리콘 웨이퍼를 제작한다. 또, 디바이스의 생산성을 향상시킬 목적으로, 실리콘 웨이퍼의 직경은, 200mm를 대신해 300mm가 주류가 되고 있다. 또한, 파워 반도체 디바이스의 고(高)내압화에 수반해, 실리콘 에피택셜층의 막두께도 두꺼워지는 경향에 있다.
그렇지만, 저저항의 실리콘 웨이퍼의 표면에 실리콘 에피택셜층을 성장시키면, 실리콘 웨이퍼의 격자 정수와 실리콘 에피택셜층의 격자 정수의 차가 크기 때문에, 에피택셜 실리콘 웨이퍼에 휘어짐이 발생한다. 이 휘어짐은, 웨이퍼의 직경이 커지면, 또, 실리콘 에피택셜층의 막두께가 두꺼워지면 증대한다. 이 휘어짐이 증대하면, 디바이스 제조 공정에 있어서의 마스크 맞춤이나, 진공척에 의한 유지 등이 곤란해지고, 최악의 경우에는 디바이스의 제조가 불가능하게 된다. 따라서, 에피택셜 웨이퍼로서의 휘어짐을 가능한 한 작게 하는 것은 중요한 과제가 되고 있다(특허 문헌 1). 특히, 붕소를 고농도로 도프한 대구경의 실리콘 웨이퍼의 표면에 실리콘 에피택셜층을 성장시킨 p/p+ 실리콘 에피택셜 웨이퍼에서는, 붕소가 도프된 실리콘 웨이퍼와 도프되어 있지 않은 에피택셜층의 격자 정수의 차가 크기 때문에, 에피택셜 성장시킨 후의 웨이퍼의 휘어짐량이 크다고 하는 문제가 있었다. 또, 결정 방위가 (110)인 실리콘 웨이퍼의 표면에 실리콘 에피택셜층을 성장시켰을 경우는, 결정 방위가 (100)인 실리콘 웨이퍼의 표면에 실리콘 에피택셜층을 성장시켰을 경우에 비해 보다 휘어지기 쉬운 경향이 있는 것을 판명하였다.
[특허 문헌 1 : 일본국 특허공개 평 6－112120호 공보]
이 발명은, 저저항이며 또한 대구경의 실리콘 웨이퍼의 표면에 실리콘 에피택셜막을 성장시킨 실리콘 에피택셜 웨이퍼의 휘어짐을 억제하는 것을, 그 목적으로 하고 있다.
본 발명이 해결하고자 하는 과제는, 휘어짐량이 작은 대구경의 실리콘 에피택셜 웨이퍼를 제공하는 것이다.
본 발명은, 쵸크랄스키법에 의해 육성되고, 붕소와 게르마늄이 첨가된 실리콘 단결정 잉곳을 슬라이스해 제작된 직경 300mm 이상의 실리콘 웨이퍼의 표면에 실리콘 에피택셜막을 성장시킨 실리콘 에피택셜 웨이퍼 및 제조 방법의 개량이다.
그 특징있는 구성은, 실리콘 웨이퍼는 붕소 농도가 8.5×1018(atoms/cm3) 이상 도프되고,
게르마늄이,
[수학식 1]
Figure 112009033846658-pat00001
의 관계식을 충족시키는 범위로 도프되어 있는 바이다.
특히, 실리콘 웨이퍼는, 결정 방위가 (110)인 실리콘 웨이퍼인 것이 바림직 하다.
또, 실리콘 에피택셜막의 막두께가 4μm 이상, 20μm 이하인 것이 바람직하다. 막두께가 4μm 미만의 경우는 휘어짐이 발생하지 않는다. 한편, 20μm를 초과하는 경우는 휘어짐의 발생을 억제하기 위해 게르마늄 농도를 높게 할 필요가 있어서, 웨이퍼의 제조 비용의 상승을 가져온다.
본 발명은, 붕소를 고농도로 도프한 실리콘 웨이퍼의 표면에 실리콘 에피택셜층을 성장시킨 실리콘 에피택셜 웨이퍼를 얻을 때, 실리콘보다 격수 정수가 큰 게르마늄의 도프량(게르마늄 농도)을 식 1의 범위로 제어하므로, 직경 300mm 이상의 실리콘 에피택셜 웨이퍼이어도 휘어짐량을 저감시킬 수 있다.
이하, 본 발명의 실시 형태를 도면에 의거해 설명한다.
본 실시 형태의 실리콘 에피택셜 웨이퍼는, 도 1에 나타내는 바와 같이 실리콘 웨이퍼(1)의 표면에 실리콘 에피택셜층(2)을 성장시킨 것이다. 실리콘 웨이퍼(1)는, 쵸크랄스키법에 의해 육성되고, 이 육성시에 실리콘 융액에 붕소와 게르마늄이 첨가된다. 붕소는 붕소 농도가 8.5×1018(atoms/cm3) 이상이 되도록 도프되며, 이것에 대해서 게르마늄은 상기식 1을 충족시키는 범위의 농도가 되도록 도프된다.
본 실시 형태의 실리콘 웨이퍼는, 직경 300mm 이상의 대구경으로서, 특히 결 정 방위가 (110)이다.
다음에, 상기식 1에 대해 설명한다.
도 2에 나타내는 바와 같이, 웨이퍼 상에 박막이 존재할 때, 막 중의 왜곡 ε은 하기 (2) 식으로 주어진다. 다만, 초기의 웨이퍼의 휘어짐량 δ는 0으로 가정한다. 즉, 에피택셜막을 성장시키는 전후에서의 휘어짐량의 변화를 구하는 것이 된다.
(2) 식에 있어서, tsi는 웨이퍼의 두께, tepi는 에피택셜막의 두께, δ는 웨이퍼의 휘어짐량, r은 웨이퍼의 반경이다.
[수학식 2]
Figure 112009033846658-pat00002
또, p+와 p-층의 격자 정수의 차에 따른 왜곡 ε은, 하기 (3) 식으로 주어진다. 여기서, △αSi -B- Ge는［B]와［G]을 포함하는 p+ 결정과 도프하고 있지 않은 p- 결정의 격자 정수의 차, αSi는 p- 결정의 격자 정수이다.
[수학식 3]
Figure 112009033846658-pat00003
또한, △αSi-B-Ge는 이하와 같이 구해진다. 즉, 붕소 농도의 변화에 의한 격자 정수 변화(△αSi -B, 단위는 옹스트롬)는, 하기의 식(Vegard측)에서 계산된다.
[수학식 4]
Figure 112009033846658-pat00004
(4) 식에 있어서, rSi는 실리콘(Si) 원자의 반경, rB는 붕소(B) 원자의 반경,［B]는 붕소 농도,［Si]은 실리콘 농도를 나타내고 있다. 실리콘 원자의 반경은 1.17옹스트롬, 붕소 원자의 반경은 0.88옹스트롬이다. 고순도 실리콘 결정의 격자 정수(αSi)는 5.43옹스트롬이다. 또, 실리콘 단결정의 Si 원자 밀도는 5.0×10 22atoms/cm3이다.
이것에 의해 (4) 식은,
[수학식 5]
Figure 112009033846658-pat00005
이 된다. 이 식으로부터 분명한 바와 같이, 고농도로 붕소를 첨가한 실리콘 웨이퍼의 경우, 붕소를 첨가하지 않은 것에 비해 격자 정수가 작아진다.
한편, 게르마늄을 도프했을 경우의 격자 정수 변화(△αSi-Ge, 단위는 옹스트롬)도 (4) 식과 마찬가지로 (Vegard측)을 이용해 계산된다.
[수학식 6]
Figure 112009033846658-pat00006
여기서, rGe는 게르마늄의 원자의 반경이며, 1.22옹스트롬,［Ge]은 게르마늄의 농도이다. 따라서, (6) 식은,
[수학식 7]
Figure 112009033846658-pat00007
로 나타낼 수 있다. 따라서, 게르마늄을 첨가함으로써 게르마늄을 첨가하지 않는 경우에 비해 격자 정수가 커진다.
이상으로부터, 붕소와 게르마늄을 동시 첨가했을 경우의 격자 정수 변화(△αSi-Ge-B, 단위는 옹스트롬)는 (5) 식과 (7) 식의 합으로 구해진다.
[수학식 8]
Figure 112009033846658-pat00008
이 △αSi-Ge-B가, (3) 식의 분자이며, 이것에 대해, 기술했던 대로 고순도 실리콘 결정의 격자 정수(αSi)는 5.43옹스트롬이기 때문에, (3) 식이 구해진다.
그리고, (2) 식 및 (3) 식으로부터 ε을 소거하도록 정리하면, δ와［B], tsi, tepi, 및 r과의 관계가 구해진다. 즉,
[수학식 9]
Figure 112009033846658-pat00009
이 (9) 식으로부터, p/p+ 에피택셜 웨이퍼의 에피택셜 성장에 의한 휘어짐량은, 붕소 농도, 에피택셜 막두께 및 웨이퍼 직경의 2승에 비례하고, 웨이퍼 두께의 2승에 반비례하는 것이 이해된다.
이하에, 쵸크랄스키법에 의해 육성되고, 붕소 농도가 8.5×1018(atoms/cm3) 이상 도프되며, 게르마늄이, 상기 (식 1)의 관계식을 충족시키는 범위로 도프된 실리콘 단결정 잉곳을 슬라이스해 제작된 직경 300mm 이상의 실리콘 웨이퍼의 표면에, 실리콘 에피택셜막을 2.75~20μm의 범위에서 성장시키면 웨이퍼의 휘어짐량이 18μm 이하가 되는 것을 확인하였다.
《실시예 1》
CZ법에 의해 결정 방위가 (110)인 실리콘 단결정 잉곳을 육성할 때, 실리콘 융액에 붕소 및 게르마늄을, 붕소 농도가 2.01×1019atoms/cm3, 게르마늄 농도가 2.03×1019atoms/cm3가 되도록 도프하고, 이것을 슬라이스하여 직경 300mm, 두께 774μm의 웨이퍼를 제작하였다.
이 직경 300mm의 웨이퍼를 에피택셜 성장 장치에 넣고, 1150℃로 수소 베이크한 후, 이것들을 에피택셜 장치 내에서 1075℃의 조건하에서 SiHCl3 가스를 공급하고, 웨이퍼의 표면에 막두께 2.75μm의 에피택셜층을 성장시켜 p/p+ 실리콘 에피택셜 웨이퍼를 얻었다.
이 실리콘 에피택셜 웨이퍼의 휘어짐 측정을, 에피택셜 성장시키는 전후에 있어서 실시하고, 그러한 휘어짐량의 변화의 절대값을 산출했다. 이 결과를 표 1에 나타낸다. 또, 상기 (식 1)의 좌변의 계산값도 표 1에 나타낸다.
《실시예 2》
실시예 1에 대해서, 실리콘 융액에 도프하는 붕소의 농도를 1.98×10 19atoms/cm3, 게르마늄의 농도를 1.01×1020atoms/cm3, 웨이퍼의 두께를 775μm, 에피택셜막의 막두께를 6μm로 한 것 이외는 실시예 1과 동일한 조건에서 실리콘 에피택셜 웨이퍼를 제작하고, 이 실리콘 에피택셜 웨이퍼의 휘어짐 측정을, 에피택셜 성장시키는 전후에 있어서 실시해, 그러한 휘어짐량의 변화의 절대값을 산출하였다. 이 결과를 표 1에 나타낸다. 또, 상기 (식 1)의 좌변의 계산값도 표 1에 나타낸다.
《실시예 3》
실시예 1에 대해서, 실리콘 융액에 도프하는 붕소의 농도를 1.21×10 19atoms/cm3, 게르마늄의 농도를 9.00×1018atoms/cm3, 에피택셜막의 막두께를 4μm로 한 것 이외는 실시예 1과 동일한 조건에서 실리콘 에피택셜 웨이퍼를 제작하고, 이 실리콘 에피택셜 웨이퍼의 휘어짐 측정을, 에피택셜 성장시키는 전후에 있어서 실시하여, 그러한 휘어짐량의 변화의 절대값을 산출했다. 이 결과를 표 1에 나타낸다. 또, 상기 (식 1)의 좌변의 계산값도 표 1에 나타낸다.
《실시예 4》
실시예 1에 대해서, 실리콘 융액에 도프하는 붕소의 농도를 1.21×10 19atoms/cm3, 게르마늄의 농도를 4.03×1019atoms/cm3, 웨이퍼의 두께를 775μm, 에피택셜막의 막두께를 6μm로 한 것 이외는 실시예 1과 동일한 조건에서 실리콘 에피택셜 웨이퍼를 제작하고, 이 실리콘 에피택셜 웨이퍼의 휘어짐 측정을, 에피택셜 성장시키는 전후에 있어서 실시해, 그러한 휘어짐량의 변화의 절대값을 산출하였다. 이 결과를 표 1에 나타낸다. 또, 상기 (식 1)의 좌변의 계산값도 표 1에 나타낸다.
《실시예 5》
실시예 1에 대해서, 실리콘 융액에 도프하는 붕소의 농도를 9.81×10 18atoms/cm3, 게르마늄의 농도를 2.01×1019atoms/cm3, 웨이퍼의 두께를 775μm, 에피택셜막의 막두께를 6μm로 한 것 이외는 실시예 1과 동일한 조건에서 실리콘 에피택셜 웨이퍼를 제작하고, 이 실리콘 에피택셜 웨이퍼의 휘어짐 측정을, 에피택셜 성장시키는 전후에 있어서 실시해, 그러한 휘어짐량의 변화의 절대값을 산출하였다. 이 결과를 표 1에 나타낸다. 또, 상기 (식 1)의 좌변의 계산값도 표 1에 나타낸다.
《실시예 6》
실시예 1에 대해서, 실리콘 융액에 도프하는 붕소의 농도를 1.95×10 19atoms/cm3, 게르마늄의 농도를 1.01×1020atoms/cm3, 웨이퍼의 두께를 775μm, 에피택셜막의 막두께를 20μm로 한 것 이외는 실시예 1과 동일한 조건에서 실리콘 에피택셜 웨이퍼를 제작하고, 이 실리콘 에피택셜 웨이퍼의 휘어짐 측정을, 에피택셜 성장시키는 전후에 있어서 실시해, 그러한 휘어짐량의 변화의 절대값을 산출하였다. 이 결과를 표 1에 나타낸다. 또, 상기 (식 1)의 좌변의 계산값도 표 1에 나타낸다.
《비교예 1》
실시예 1의 비교예로서, 실리콘 융액에 도프하는 붕소의 농도를 2.02×10 19atoms/cm3, 웨이퍼의 두께를 773μm로 하며, 게르마늄을 도프하지 않았던 것 이외는 실시예 1과 동일한 조건에서 실리콘 에피택셜 웨이퍼를 제작해, 이 실리콘 에피택셜 웨이퍼의 휘어짐 측정을, 에피택셜 성장시키는 전후에 있어서 실시하고, 그러한 휘어짐량의 변화의 절대값을 산출하였다. 이 결과를 표 1에 나타낸다.
《비교예 2》
실시예 3의 비교예로서, 실리콘 융액에 도프하는 붕소의 농도를 2.01×10 19atoms/cm3, 웨이퍼의 두께를 775μm로 하며, 게르마늄을 도프하지 않았던 것 이외는 실시예 3과 동일한 조건에서 실리콘 에피택셜 웨이퍼를 제작하고, 이 실리콘 에피택셜 웨이퍼의 휘어짐 측정을, 에피택셜 성장시키는 전후에 있어서 실시하고, 그러한 휘어짐량의 변화의 절대값을 산출하였다. 이 결과를 표 1에 나타낸다.
《비교예 3》
실시예 2의 비교예로서, 실리콘 융액에 도프하는 붕소의 농도를 1.90×10 19atoms/cm3로 하며, 게르마늄을 도프하지 않았던 것 이외는 실시예 2와 동일한 조건에서 실리콘 에피택셜 웨이퍼를 제작하고, 이 실리콘 에피택셜 웨이퍼의 휘어짐 측정을, 에피택셜 성장시키는 전후에 있어서 실시해, 그러한 휘어짐량의 변화의 절대값을 산출하였다. 이 결과를 표 1에 나타낸다.
《비교예 4》
실시예 2의 비교예로서, 실리콘 융액에 도프하는 붕소의 농도를 2.01×10 19atoms/cm3, 게르마늄의 농도를 3.04×1019atoms/cm3로 한 것 이외는 실시예 2와 동일한 조건에서 실리콘 에피택셜 웨이퍼를 제작하고, 이 실리콘 에피택셜 웨이퍼의 휘어짐 측정을, 에피택셜 성장시키는 전후에 있어서 실시해, 그러한 휘어짐량의 변화의 절대값을 산출하였다. 이 결과를 표 1에 나타낸다. 또, 상기 (식 1)의 좌변의 계산값도 표 1에 나타낸다.
《비교예 5》
실시예 3의 비교예로서, 실리콘 융액에 도프하는 붕소의 농도를 1.23×10 19atoms/cm3, 웨이퍼의 두께를 775μm로 하며, 게르마늄을 도프하지 않았던 것 이외는 실시예 3과 동일한 조건에서 실리콘 에피택셜 웨이퍼를 제작하고, 이 실리콘 에피택셜 웨이퍼의 휘어짐 측정을, 에피택셜 성장시키는 전후에 있어서 실시해, 그러한 휘어짐량의 변화의 절대값을 산출하였다. 이 결과를 표 1에 나타낸다.
《비교예 6》
실시예 4의 비교예로서, 실리콘 융액에 도프하는 붕소의 농도를 1.20×10 19atoms/cm3로 하며, 게르마늄을 도프하지 않았던 것 이외는 실시예 4와 동일한 조건에서 실리콘 에피택셜 웨이퍼를 제작해, 이 실리콘 에피택셜 웨이퍼의 휘어짐 측정을, 에피택셜 성장시키는 전후에 있어서 실시하고, 그러한 휘어짐량의 변화의 절대값을 산출하였다. 이 결과를 표 1에 나타낸다.
《비교예 7》
실시예 5의 비교예로서, 실리콘 융액에 도프하는 붕소의 농도를 9.70×10 18atoms/cm3, 웨이퍼의 두께를 774μm로 하며, 게르마늄을 도프하지 않았던 것 이외는 실시예 5와 동일한 조건에서 실리콘 에피택셜 웨이퍼를 제작해, 이 실리콘 에피택셜 웨이퍼의 휘어짐 측정을, 에피택셜 성장시키는 전후에 있어서 실시하고, 그러한 휘어짐량의 변화의 절대값을 산출하였다. 이 결과를 표 1에 나타낸다.
《비교예 8》
실시예 5의 비교예로서, 실리콘 융액에 도프하는 게르마늄의 농도를 2.10×1018atoms/cm3로 한 것 이외는 실시예 5와 동일한 조건에서 실리콘 에피택셜 웨이퍼를 제작하고, 이 실리콘 에피택셜 웨이퍼의 휘어짐 측정을, 에피택셜 성장시키는 전후에 있어서 실시해, 그러한 휘어짐량의 변화의 절대값을 산출하였다. 이 결과를 표 1에 나타낸다. 또, 상기 (식 1)의 좌변의 계산값도 표 1에 나타낸다.
《참고예 1》
실시예 1의 참고예로서, 웨이퍼의 직경을 200mm, 웨이퍼의 두께를 723μm로 하고, 게르마늄을 도프하지 않았던 것 이외는 실시예 1과 동일한 조건에서 실리콘 에피택셜 웨이퍼를 제작하여, 이 실리콘 에피택셜 웨이퍼의 휘어짐 측정을, 에피택셜 성장시키는 전후에 있어서 실시하고, 그러한 휘어짐량의 변화의 절대값을 산출하였다. 이 결과를 표 1에 나타낸다.
《참고예 2》
실시예 3의 참고예로서, 웨이퍼의 직경을 200mm, 실리콘 융액에 도프하는 붕 소의 농도를 1.80×1019atoms/cm3, 웨이퍼의 두께를 726μm로 하며, 게르마늄을 도프하지 않았던 것 이외는 실시예 3과 동일한 조건에서 실리콘 에피택셜 웨이퍼를 제작해, 이 실리콘 에피택셜 웨이퍼의 휘어짐 측정을, 에피택셜 성장시키는 전후에 있어서 실시하고, 그러한 휘어짐량의 변화의 절대값을 산출하였다. 이 결과를 표 1에 나타낸다.
《참고예 3》
실시예 2의 참고예로서, 웨이퍼의 직경을 200mm, 웨이퍼의 두께를 721μm로 하며, 게르마늄을 도프하지 않았던 것 이외는 실시예 2와 동일한 조건에서 실리콘 에피택셜 웨이퍼를 제작해, 이 실리콘 에피택셜 웨이퍼의 휘어짐 측정을, 에피택셜 성장시키는 전후에 있어서 실시하고, 그러한 휘어짐량의 변화의 절대값을 산출하였다. 이 결과를 표 1에 나타낸다.
《참고예 4》
실시예 1의 참고예로서, 실리콘 융액에 도프하는 붕소의 농도를 1.20×10 19atoms/cm3로 하고, 게르마늄을 도프하지 않았던 것 이외는 실시예 1과 동일한 조건에서 실리콘 에피택셜 웨이퍼를 제작해, 이 실리콘 에피택셜 웨이퍼의 휘어짐 측정을, 에피택셜 성장시키는 전후에 있어서 실시하고, 그러한 휘어짐량의 변화의 절대값을 산출하였다. 이 결과를 표 1에 나타낸다.
《참고예 5》
실시예 1의 참고예로서, 실리콘 융액에 도프하는 붕소의 농도를 9.70×10 18atoms/cm3, 에피택셜막의 막두께를 2.27μm로 하고, 게르마늄을 도프하지 않았던 것 이외는 실시예 1과 동일한 조건에서 실리콘 에피택셜 웨이퍼를 제작해, 이 실리콘 에피택셜 웨이퍼의 휘어짐 측정을, 에피택셜 성장시키는 전후에 있어서 실시하고, 그러한 휘어짐량의 변화의 절대값을 산출하였다. 이 결과를 표 1에 나타낸다.
Figure 112009033846658-pat00010
《고찰》
실시예 1~6에 나타내는 바와 같이, 식 1을 만족하는 게르마늄 농도의 웨이퍼에 에피택셜막을 성장시킨 300mm의 에피택셜 웨이퍼에 의하면, 휘어짐량의 변화가 최대여도 17.8μm로 양호했다.
이것에 대해서, 비교예 1~8에 나타내는 바와 같이, 게르마늄을 도프하지 않는 웨이퍼 및 게르마늄을, 식 1을 벗어나는 농도로 도프한 웨이퍼에서는, 휘어짐량의 변화가 최소여도 21.3μm가 되었다.
또한, 참고예 1~3에 나타내는 바와 같이, 웨이퍼의 직경이 200mm로 작은 것에 대해서는 휘어짐량의 변화는 그다지 크지 않다. 또, 참고예 4~5에 나타내는 바와 같이 에피택셜막의 막두께가 얇은 것에 대해서도 휘어짐량의 변화는 그다지 크지 않다.
또한, 이상 설명한 실시 형태는, 본 발명의 이해를 용이하게 하기 위해서 기재된 것으로서, 본 발명을 한정하기 위해 기재된 것은 아니다. 따라서, 상기의 실시 형태에 개시된 각 요소는, 본 발명의 기술적 범위에 속하는 모든 설계 변경이나 균등물도 포함하는 취지이다.
도 1은 본 발명의 실시 형태에 관련된 실리콘 에피택셜 웨이퍼를 나타내는 단면도이다.
도 2는 도 1에 나타내는 실리콘 에피택셜 웨이퍼의 휘어짐량을 설명하는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
1…실리콘 웨이퍼 2…실리콘 에피택셜층

Claims (8)

  1. 쵸크랄스키법에 의해 육성되고, 붕소 및 게르마늄이 도프(dope)된 단결정 잉곳을 슬라이스해 제작된 직경 300mm 이상의 실리콘 웨이퍼로서,
    붕소가 8.5×1018(atoms/cm3) 이상의 농도로 도프되고,
    게르마늄이,
    [수학식 1]
    Figure 112009033846658-pat00011
    의 관계식을 충족시키는 범위로 도프된 실리콘 웨이퍼의 표면에,
    실리콘 에피택셜막을 성장시킨 것을 특징으로 하는 실리콘 에피택셜 웨이퍼.
    (단,［B]는 붕소 농도(atoms/cm3),［Ge]은 게르마늄 농도(atoms/cm3), r은 웨이퍼 반경(μm), tepi는 에피택셜 성장 두께(μm), tsub는 웨이퍼 두께(μm)를 나타낸다.)
  2. 청구항 1에 있어서,
    상기 실리콘 웨이퍼의 결정 방위가 (110)인 것을 특징으로 하는 실리콘 에피택셜 웨이퍼.
  3. 청구항 1에 있어서,
    상기 실리콘 에피택셜막의 막두께가 4μm 이상, 20μm 이하인 것을 특징으로 하는 실리콘 에피택셜 웨이퍼.
  4. 청구항 2에 있어서,
    상기 실리콘 에피택셜막의 막두께가 4μm 이상, 20μm 이하인 것을 특징으로 하는 실리콘 에피택셜 웨이퍼.
  5. 쵸크랄스키법에 의해 붕소와 게르마늄이 첨가된 실리콘 단결정 잉곳을 육성하는 공정과, 이 잉곳을 슬라이스해 직경 300mm 이상의 실리콘 웨이퍼를 제작하는 공정과, 상기 실리콘 웨이퍼의 표면에 에피택셜막을 성장시키는 공정을 가지는 실리콘 에피택셜 웨이퍼의 제조 방법으로서,
    상기 실리콘 웨이퍼는, 붕소 농도가 8.5×1018(atoms/cm3) 이상 도프되고,
    게르마늄이,
    [수학식 1]
    Figure 112009033846658-pat00012
    의 관계식을 충족시키는 범위로 도프되어 있는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
    (단,［B]는 붕소 농도(atoms/cm3),［Ge]은 게르마늄 농도(atoms/cm3), r은 웨이퍼 반경(μm), tepi는 에피택셜 성장 두께(μm), tsub는 웨이퍼 두께(μm)를 나타낸다.)
  6. 청구항 5에 있어서,
    상기 실리콘 웨이퍼의 결정 방위가 (110)인 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  7. 청구항 5에 있어서,
    상기 실리콘 에피택셜막의 막두께가 4μm 이상, 20μm 이하인 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  8. 청구항 6에 있어서,
    상기 실리콘 에피택셜막의 막두께가 4μm 이상, 20μm 이하인 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
KR1020090049381A 2008-06-05 2009-06-04 실리콘 에피택셜 웨이퍼 및 그 제조 방법 KR101082709B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008148073 2008-06-05
JPJP-P-2008-148073 2008-06-05

Publications (2)

Publication Number Publication Date
KR20090127092A KR20090127092A (ko) 2009-12-09
KR101082709B1 true KR101082709B1 (ko) 2011-11-15

Family

ID=41399552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090049381A KR101082709B1 (ko) 2008-06-05 2009-06-04 실리콘 에피택셜 웨이퍼 및 그 제조 방법

Country Status (4)

Country Link
US (1) US7816765B2 (ko)
JP (1) JP5278174B2 (ko)
KR (1) KR101082709B1 (ko)
DE (1) DE102009023983B4 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009060914A1 (ja) * 2007-11-08 2009-05-14 Sumco Corporation エピタキシャルウェーハ
US7998867B2 (en) * 2007-11-08 2011-08-16 Sumco Corporation Method for manufacturing epitaxial wafer
US8815710B2 (en) * 2008-06-10 2014-08-26 Sumco Corporation Silicon epitaxial wafer and method for production thereof
US8771415B2 (en) * 2008-10-27 2014-07-08 Sumco Corporation Method of manufacturing silicon single crystal, silicon single crystal ingot, and silicon wafer
JP5439675B2 (ja) * 2010-09-21 2014-03-12 株式会社シリコンテクノロジー 窒化物半導体形成用基板及び窒化物半導体
JP2012186268A (ja) * 2011-03-04 2012-09-27 Ngk Insulators Ltd エピタキシャル基板
JP2012186267A (ja) * 2011-03-04 2012-09-27 Ngk Insulators Ltd エピタキシャル基板
JP6108609B2 (ja) 2013-04-25 2017-04-05 クアーズテック株式会社 窒化物半導体基板
JP2017022175A (ja) * 2015-07-07 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6834816B2 (ja) * 2017-07-10 2021-02-24 株式会社Sumco シリコンウェーハの加工方法
KR20200094882A (ko) 2019-01-30 2020-08-10 삼성전자주식회사 에피택셜 웨이퍼 및 그의 제조 방법
CN117476743A (zh) * 2023-10-27 2024-01-30 中环领先半导体材料有限公司 一种氮化镓外延片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209059A (ja) * 2002-01-16 2003-07-25 Sumitomo Mitsubishi Silicon Corp エピタキシャルシリコン単結晶ウェーハ並びにその製造方法
JP2004175658A (ja) * 2002-11-11 2004-06-24 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2007070131A (ja) * 2005-09-05 2007-03-22 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2556521B1 (fr) * 1983-12-13 1986-08-29 Jeumont Schneider Dispositif d'alimentation d'une charge notamment un moteur a courant continu pour locomotives ferroviaires du type bi-courant
JPS61141700A (ja) * 1984-12-13 1986-06-28 アメリカン　テレフォン　アンド　テレグラフ　カムパニー エピタキシヤル構造およびその形成方法
JP2713310B2 (ja) * 1989-08-24 1998-02-16 富士通株式会社 高強度シリコンウェハの製造方法
JP3274190B2 (ja) 1992-09-26 2002-04-15 株式会社東芝 半導体エピタキシャル基板の製造方法
JP3536087B2 (ja) * 2000-11-07 2004-06-07 信州大学長 無転位シリコン単結晶の製造方法
JP2003146795A (ja) * 2001-11-09 2003-05-21 Silicon Technology Co Ltd 高耐熱衝撃性シリコンウエハ
JP2003160395A (ja) * 2001-11-21 2003-06-03 Silicon Technology Co Ltd 耐反りシリコンウエハ
KR100679737B1 (ko) * 2003-05-19 2007-02-07 도시바세라믹스가부시키가이샤 왜곡층을 가지는 실리콘기판의 제조방법
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
JP4590876B2 (ja) * 2004-02-04 2010-12-01 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハの製造方法及びその方法で製造されたシリコンウェーハ
JP2006080278A (ja) * 2004-09-09 2006-03-23 Toshiba Ceramics Co Ltd 歪みシリコンウエハおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209059A (ja) * 2002-01-16 2003-07-25 Sumitomo Mitsubishi Silicon Corp エピタキシャルシリコン単結晶ウェーハ並びにその製造方法
JP2004175658A (ja) * 2002-11-11 2004-06-24 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2007070131A (ja) * 2005-09-05 2007-03-22 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Also Published As

Publication number Publication date
JP2010016366A (ja) 2010-01-21
US20090302432A1 (en) 2009-12-10
DE102009023983A1 (de) 2010-01-21
KR20090127092A (ko) 2009-12-09
US7816765B2 (en) 2010-10-19
JP5278174B2 (ja) 2013-09-04
DE102009023983B4 (de) 2015-05-21

Similar Documents

Publication Publication Date Title
KR101082709B1 (ko) 실리콘 에피택셜 웨이퍼 및 그 제조 방법
WO2011142470A1 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2012038973A (ja) シリコンウエハ及びその製造方法
KR101925515B1 (ko) 에피택셜 실리콘 웨이퍼의 제조방법 및 에피택셜 실리콘 웨이퍼
WO2018056438A1 (ja) ｎ型ＳｉＣ単結晶基板及びその製造方法、並びにＳｉＣエピタキシャルウェハ
JP4708697B2 (ja) エピタキシャルシリコンウェーハ
JP2011098883A (ja) エピタキシャルウェハ及びその製造方法
US20040089225A1 (en) Silicon wafer
JP4817078B2 (ja) シリコンウェーハ
JP5710104B2 (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
US10774444B2 (en) Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions
JP2022077723A (ja) ＳｉＣエピタキシャルウェハ
CN1688015A (zh) 以Ge－B共掺直拉硅片作为衬底的P/P+硅外延片
JP5463693B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5045095B2 (ja) 半導体デバイスの製造方法
KR101625135B1 (ko) 실리콘 에피택셜 웨이퍼 및 그 제조방법
JP5589867B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP7322594B2 (ja) 炭化珪素基板及びその製造方法
US20120074523A1 (en) Controlling microelectronic substrate bowing
US20180308697A1 (en) Semiconductor substrate and manufacturing method of the same
RU2775812C1 (ru) Способ изготовления эпитаксиальной тонкопленочной структуры германия, легированной бором
JP3903643B2 (ja) エピタキシャルウェーハの製造方法
JP6372709B2 (ja) エピタキシャルウェーハの製造方法
CN117476743A (zh) 一种氮化镓外延片及其制备方法
EA046447B1 (ru) Способ изготовления эпитаксиальной тонкоплёночной структуры германия, легированной бором

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141024

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181029

Year of fee payment: 8