CN1688015A - 以Ge－B共掺直拉硅片作为衬底的P/P+硅外延片 - Google Patents

Abstract

本发明的以Ge－B共掺的直拉硅片作为衬底的P/P⁺硅外延片，其衬底中硼的浓度为3×10¹⁸～1×10²⁰/cm³，Ge的浓度为1×10¹⁹～1×10²¹/cm³，在衬底上生长的硅外延层的厚度为0.5～150微米，电阻率在1～100欧姆厘米。本发明的硅外延片在重掺硼衬底直拉硅片中掺入适量的半径比Si原子大的Ge原子，可以减少衬底硅片中的晶格畸变，从而有效地消除了P/P⁺硅外延片中的失配位错。

Description

以Ge-B共掺直拉硅片作为衬底的P/P+硅外延片

技术领域

本发明涉及以Ge-B共掺的直拉硅片作为衬底的P/P⁺硅外延片。

背景技术

硅外延材料是微电子产业的关键基础材料。硅外延片的主要优点是纵向掺杂分布的调节能力超过非外延材料，而且外延层中由于不含氧和碳，在后续的器件工艺生产过程中不会形成氧沉淀和碳杂质引起的微缺陷，从而有利于提高器件的成品率。

利用硅外延片制造集成电路，可以减少器件的漏电流^[1]和α-粒子引起的软误差^[2]；此外，用硅外延片制造的CMOS电路具有良好的抗闩锁效应^[3]。P/P⁺硅外延片使用的衬底是重掺硼硅片，已经证实，重掺硼硅片对金属杂质有很强的吸杂作用。因此，可以显著减少由于漏电流造成的器件失效。目前，P/P⁺硅外延片广泛应用于大规模集成电路(VLSI)及分立器件的制造。对P/P⁺硅外延片厚度的要求随器件种类而不同，用于制作高速数字电路仅需约0.5μm，而用于大功率器件则在10-100μm，典型的用于CMOS工艺的P/P⁺硅外延片的厚度是3-10μm^[4]。

在重掺硼(P⁺)硅片中，原子半径比硅小的硼原子的大量掺入将引起硅晶格的收缩，使得晶格常数变小。而硅外延层的掺杂浓度通常较小，因而晶格常数基本不变。这样，在P/P+硅外延片中，重掺衬底(p⁺)与轻掺外延层(P)之间存在着晶格失配，失配度和外延膜厚一起决定了失配应力。当失配应力超过位错的线张力时，失配位错就会在P/P⁺硅外延片的界面处形成，其贯穿部分穿透整个外延层，从而导致器件的失效。因此，失配位错是厚P/P⁺硅外延片的大规模生产中急需克服的难题。

通常，P/P⁺硅外延片的制备工艺是利用重掺硼的直拉硅片为衬底(P⁺)，放入化学气相沉积(CVD)装置中，用N₂作为保护气体驱赶空气，接着通入H₂驱赶N₂用来作为整个外延过程的保护气体，然后硅片加热到1120℃左右，通入SiHCl₃和B₂H₆，进行分解(方程式： ， 以及 )，从而在硅衬底片上生成一层具有一定电阻率(1-100欧姆厘米)的轻掺外延层(P)，厚度0.5～150微米，制备成P/P⁺硅外延片，生长结束后再改用N₂作为保护气体冷却、卸片^[6]。

为了消除硅外延片中的失配位错，Lee和Kim^[6，7]在生长外延层之前用化学气相沉积(CVD)方法在P⁺衬底淀积氧化物环来抑制失配位错的增殖，从而得到了没有失配位错的P/P⁺硅外延片。Goorsky^[8]利用对硅片边缘进行化学机械抛光的方法减少贯穿位错，从而对抑制失配位错起到了较好的效果。但前一种方法增加了额外的CVD流程，后一种没有从本质上消除产生失配位错的根本原因。

参考文献

[1]J.W.Slotboom，M.J.J.Theunissen，A.J.R.de Kock，IEEE Electron Devices Lett.4，403(1983).[IEEE电子器件快报4，403(1983).]

[2]G.R.Mohan Rao，L.S.White，Jr.，and R.N.Gossen，Electronics 30，103(1981).[电子学30，103(1981).]

[3]R.B.Herring，in：W.C.O’Mara，R.B.Herring，L.P.Hunt(Eds.)，Handbook of SemiconductorSilicon Technology，Noyes Publications，New Jersey，USA，1990，pp.248-336.[半导体硅技术手册，Noyes出版社，新泽西，美国，1990，页码.248-336.]

[4]S.A.Campbell，Materials Science and Engineering，R20 1-36(1997).[材料科学与工程R201-36(1997).]

[5]硅外延生长技术，B.杰伊昂特.贝利加主编，任丙彦、李养贤等译，河北科学技术出版社，1992年出版.

[6]H.J.Lee，C.S.Kim，C.H.Han and C.K.Kim，Appl.Phys.Lett.65，2139(1994).[应用物理快报65，2139(1994).]

[7]H.J.Lee，C.S.Kim，C.H.Han and C.K.Kim，Appl.Phys.Lett.64，2955(1994).[应用物理快报64，2955(1994).]

[8]P.Feichtinger，M.S.Goorsky，D.Oster，T.Magee and J.Moreland，J.Electrochem.Soc.148，G379(2001).[电化学杂志148，G379(2001).]

发明内容

本发明的目的是为了消除P/P⁺硅外延片中的失配位错，提供一种以Ge-B共掺的直拉硅片作为衬底的P/P⁺硅外延片。

本发明的以Ge-B共掺的直拉硅片作为衬底的P/P⁺硅外延片，其特征是衬底中硼的浓度为3×10¹⁸～1×10²⁰/cm³，Ge的浓度为1×10¹⁹～1×10²¹/cm³，在衬底上生长的硅外延层的厚度为0.5～150微米，电阻率在1～100欧姆厘米。

本发明的以Ge-B共掺的直拉硅片作为衬底的P/P⁺硅外延片的制备方法如下：首先，制备Ge-B共掺的直拉硅单晶，经切片、研磨、抛光等工艺过程制成该硅外延片所需的衬底硅片，其中Ge-B共掺的直拉单晶硅的生长过程是在HAMCOCG-3000单晶炉中，将多晶硅放入石英坩锅，掺入适量的硼和锗作为掺杂剂，使锗和硼在单晶硅中的浓度为3×10¹⁸～1×10²⁰/cm³和1×10¹⁹～1×10²¹/cm³。在真空或氩气保护下，融熔伴有锗和硼的多晶硅，调整晶体生长，包括埚转1～30转/分钟、晶转1～100转/分钟、晶体拉速0.1～10毫米/分钟、坩锅上升速度0.01～1毫米/分钟、保护气体流量1～100托等，生长直拉硅单晶。然后，在Ge-B共掺的直拉硅片上生长P/P⁺硅外延片，利用Ge-B共掺的直拉硅片为衬底(P⁺)，放入化学气相沉积(CVD)装置中，用N₂作为保护气体驱赶空气，接着通入H₂驱赶N₂用来作为整个外延过程的保护气体，将硅片加热到1120℃左右，通入SiHCl₃和B₂H₆，进行分解(方程式： ， 以及 )，从而在硅衬底片上生成一层具有一定电阻率(1-100欧姆厘米)的轻掺外延层(P)，厚度0.5～150微米，制备成P/P⁺硅外延片，生长结束后再改用N₂作为保护气体冷却、卸片。

在重掺硼直拉硅片中，由于大量半径比Si原子小的硼原子的掺入，导致重掺衬底(P⁺)和外延层(P)之间存在晶格失配，从而使P/P⁺硅外延片产生失配位错。根据晶格补偿原理，在重掺硼衬底直拉硅片中掺入适量的半径比Si原子大的Ge原子，可以减少衬底硅片中的晶格畸变，从而达到消除P/P⁺硅外延片中失配位错的目的。

附图说明

图1是普通重掺B衬底上生长的p/p+硅外延片的截面腐蚀图；

图2是普通重掺B衬底上生长的p/p+硅外延片的外延层和衬底的界面腐蚀图；

图3是在Ge-B共掺的衬底上生长的p/p+硅外延片的截面腐蚀图；

图4是在Ge-B共掺的衬底上生长的p/p+硅外延片的外延层和衬底的界面腐蚀图。

具体实施方式

实施例1

利用4英寸<111>晶向Ge-B共掺直拉硅片，其中硼的浓度为1×10¹⁹/cm³，Ge的浓度为7×10¹⁹/cm³，在衬底上生长的硅外延层的电阻率在10欧姆厘米，厚度为50微米的P/P⁺硅外延片，该硅外延片的的截面腐蚀图以及外延层和衬底的界面腐蚀图分别见图3和图4，对应的在普通重掺B衬底上生长的p/p+硅外延片的截面腐蚀图以及外延层和衬底的界面腐蚀图分别见图1和图2，从图中可以看出，在普通重掺B衬底上生长的P/P⁺硅外延片中存在致密的失配位错，而利用Ge-B共掺衬底生长的P/P⁺硅外延片中没有失配位错。

实施例2

利用4英寸<111>晶向Ge-B共掺直拉硅片，其中硼的浓度为3×10¹⁸/cm³，Ge的浓度为1×10¹⁹/cm³，在衬底上生长的硅外延层的电阻率在100欧姆厘米，厚度为150微米的P/P⁺硅外延片，实验证实硅外延片中无失配位错。

实施例3

利用4英寸<111>晶向Ge-B共掺直拉硅片，其中硼的浓度为1×10²⁰/cm³，Ge的浓度为1×10²¹/cm³，在衬底上生长的硅外延层的电阻率在1欧姆厘米，厚度为0.5微米的P/P⁺硅外延片，实验证实硅外延片中无失配位错。

Claims (1)

1.以Ge-B共掺的直拉硅片作为衬底的P/P⁺硅外延片，其特征是衬底中硼的浓度为3×10¹⁸～1×10²⁰/cm³，Ge的浓度为1×10¹⁹～1×10²¹/cm³，在衬底上生长的硅外延层的厚度为0.5～150微米，电阻率在1～100欧姆厘米。

Images