JPH0826891A - 半導体基板とその製造方法 - Google Patents
半導体基板とその製造方法Info
- Publication number
- JPH0826891A JPH0826891A JP19217794A JP19217794A JPH0826891A JP H0826891 A JPH0826891 A JP H0826891A JP 19217794 A JP19217794 A JP 19217794A JP 19217794 A JP19217794 A JP 19217794A JP H0826891 A JPH0826891 A JP H0826891A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- main surface
- silicon single
- semiconductor substrate
- axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【目的】 個別半導体デバイス用のエピタキシャル半導
体基板におけるヘイズの発生を防止するとともに、生産
性の向上、特に成膜速度を上昇させ、厚膜を成膜した際
のビッグフラットを低減できかつ成膜温度を低減してス
リップの発生を低減できる構成からなる半導体基板とそ
の製造方法の提供。 【構成】 シリコン単結晶基板の主表面を（１１１）面
から｛１１０｝方向かまたは｛１１２｝方向に４°〜７
°の傾きをもつよう、＜１１１＞軸に対する｛１１０｝
方向の角度をθ、｛１１２｝方向の角度とφとした場
合、角度θ、φが（４°≦θ≦７°、０°≦φ≦７
°）、または（４°≦φ≦７°、０°≦θ≦７°）を満
足するように加工することにより、エピタキシャル成長
時に高い成膜速度でも、ヘイズが発生せず、厚膜を堆積
してもビッグフラットが少なく、かつ成膜温度を１１０
０℃以下の反応としてスリップを減少することができ
る。
体基板におけるヘイズの発生を防止するとともに、生産
性の向上、特に成膜速度を上昇させ、厚膜を成膜した際
のビッグフラットを低減できかつ成膜温度を低減してス
リップの発生を低減できる構成からなる半導体基板とそ
の製造方法の提供。 【構成】 シリコン単結晶基板の主表面を（１１１）面
から｛１１０｝方向かまたは｛１１２｝方向に４°〜７
°の傾きをもつよう、＜１１１＞軸に対する｛１１０｝
方向の角度をθ、｛１１２｝方向の角度とφとした場
合、角度θ、φが（４°≦θ≦７°、０°≦φ≦７
°）、または（４°≦φ≦７°、０°≦θ≦７°）を満
足するように加工することにより、エピタキシャル成長
時に高い成膜速度でも、ヘイズが発生せず、厚膜を堆積
してもビッグフラットが少なく、かつ成膜温度を１１０
０℃以下の反応としてスリップを減少することができ
る。
Description
【０００１】
【産業上の利用分野】この発明は、半導体デバイス、特
に個別半導体デバイス用単結晶シリコン基板に係り、
（１１１）面に近い主表面を持つシリコン単結晶ウェー
ハの＜１１１＞軸に対する｛１１０｝方向、｛１１２｝
方向の傾き角度を特定することにより、ヘイズやスリッ
プの発生を低減しかつエピタキシャル半導体基板の生産
性を向上させることが可能になった半導体基板とその製
造方法に関する。
に個別半導体デバイス用単結晶シリコン基板に係り、
（１１１）面に近い主表面を持つシリコン単結晶ウェー
ハの＜１１１＞軸に対する｛１１０｝方向、｛１１２｝
方向の傾き角度を特定することにより、ヘイズやスリッ
プの発生を低減しかつエピタキシャル半導体基板の生産
性を向上させることが可能になった半導体基板とその製
造方法に関する。
【０００２】
【従来の技術】個別半導体デバイスの出発半導体基板
は、＜１１１＞結晶軸をもつ単結晶インゴットを主とし
てチョクラルスキー法で引き上げ、これを軸方向にほぼ
直角に切断して円形薄板に分割した後、ラッピング、エ
ッチング、ポリッシングし、少なくとも一方の表面が鏡
面に仕上げられてウェーハとなる。個別半導体デバイス
においては、コレクター抵抗の低減化などのために、出
発半導体基板にエピタキシャル成長したものが多用され
ている。
は、＜１１１＞結晶軸をもつ単結晶インゴットを主とし
てチョクラルスキー法で引き上げ、これを軸方向にほぼ
直角に切断して円形薄板に分割した後、ラッピング、エ
ッチング、ポリッシングし、少なくとも一方の表面が鏡
面に仕上げられてウェーハとなる。個別半導体デバイス
においては、コレクター抵抗の低減化などのために、出
発半導体基板にエピタキシャル成長したものが多用され
ている。
【０００３】このような個別半導体デバイス用のエピタ
キシャル半導体基板は、その結晶面の面方位が＜１１１
＞のシリコン単結晶であり、ドーパントにはＰ型として
ボロン、Ｎ型としてアンチモンあるいは砒素等が用いら
れ、低抵抗、例えば０．０２Ωｃｍ以上の鏡面ウェーハ
の表面上に気相成長法によって、下地単結晶シリコンと
同じ導電型で高抵抗率（例えば２Ωｃｍ≧）の単結晶相
を成長させて得られる。
キシャル半導体基板は、その結晶面の面方位が＜１１１
＞のシリコン単結晶であり、ドーパントにはＰ型として
ボロン、Ｎ型としてアンチモンあるいは砒素等が用いら
れ、低抵抗、例えば０．０２Ωｃｍ以上の鏡面ウェーハ
の表面上に気相成長法によって、下地単結晶シリコンと
同じ導電型で高抵抗率（例えば２Ωｃｍ≧）の単結晶相
を成長させて得られる。
【０００４】従来、主表面の結晶方位が＜１１１＞方向
からなるウェーハに、エピタキシャル成長する場合、
｛１１０｝方向又は｛１１２｝方向に１°以上の傾き角
度を付けている。これは１°未満の傾き角度の＜１１１
＞面基板にエピタキシャル成長した場合、ステップ状の
テラス成長を起こし、平滑な成長面が得られないという
不具合が生じるためである。
からなるウェーハに、エピタキシャル成長する場合、
｛１１０｝方向又は｛１１２｝方向に１°以上の傾き角
度を付けている。これは１°未満の傾き角度の＜１１１
＞面基板にエピタキシャル成長した場合、ステップ状の
テラス成長を起こし、平滑な成長面が得られないという
不具合が生じるためである。
【０００５】
【発明が解決しようとする課題】従って、個別半導体デ
バイス用のエピタキシャル半導体基板は、主として１°
以上４°未満の傾き角度を付けて切断されたものが使用
されているが、傾き角度が１°以上４°未満のウェーハ
に、エピタキシャル膜の成膜速度が１μｍ／ｍｉｎ以上
で成長した場合、ヘイズと呼ばれる膜表面の粗さが大と
なった不具合が生じる。そこで、上記１°以上４°未満
の傾き角度をもつ半導体基板にエピタキシャル成長する
場合、量産規模では１μｍ／ｍｉｎ以下の成膜速度でエ
ピタキシャル成長せざるを得なかった。そのため、エピ
タキシャル半導体基板の生産に当たり、生産性を落とす
要因の一つとなっていた。また、上記傾き角度をもつ半
導体基板に、比較的厚いエピタキシャル膜、例えば５０
μｍ厚みの膜を成長した場合、ビッグフラットと呼ばれ
る＜１１１＞ｊｕｓｔ面のファセット成長した面が主表
面側に現れ不具合となる問題があった。
バイス用のエピタキシャル半導体基板は、主として１°
以上４°未満の傾き角度を付けて切断されたものが使用
されているが、傾き角度が１°以上４°未満のウェーハ
に、エピタキシャル膜の成膜速度が１μｍ／ｍｉｎ以上
で成長した場合、ヘイズと呼ばれる膜表面の粗さが大と
なった不具合が生じる。そこで、上記１°以上４°未満
の傾き角度をもつ半導体基板にエピタキシャル成長する
場合、量産規模では１μｍ／ｍｉｎ以下の成膜速度でエ
ピタキシャル成長せざるを得なかった。そのため、エピ
タキシャル半導体基板の生産に当たり、生産性を落とす
要因の一つとなっていた。また、上記傾き角度をもつ半
導体基板に、比較的厚いエピタキシャル膜、例えば５０
μｍ厚みの膜を成長した場合、ビッグフラットと呼ばれ
る＜１１１＞ｊｕｓｔ面のファセット成長した面が主表
面側に現れ不具合となる問題があった。
【０００６】さらに、該半導体基板の傾き角度が１°以
上４°未満のウェーハに、エピタキシャル成長する場
合、上記ヘイズを低減化するために成膜速度を低減化さ
せるだけでなく、成膜温度も１１００℃以上の温度で成
長する必要があった。高温下でのエピタキシャル成長の
場合、ウェーハ表面の温度分布が不均一であると、その
熱応力によりスリップと呼ばれる結晶欠陥が生じる。こ
のスリップはより高温下で反応するほど生じやすく、デ
バイス工程でのリーク不良の原因となり、製品歩留まり
を悪化させる問題があった。
上４°未満のウェーハに、エピタキシャル成長する場
合、上記ヘイズを低減化するために成膜速度を低減化さ
せるだけでなく、成膜温度も１１００℃以上の温度で成
長する必要があった。高温下でのエピタキシャル成長の
場合、ウェーハ表面の温度分布が不均一であると、その
熱応力によりスリップと呼ばれる結晶欠陥が生じる。こ
のスリップはより高温下で反応するほど生じやすく、デ
バイス工程でのリーク不良の原因となり、製品歩留まり
を悪化させる問題があった。
【０００７】この発明は、半導体基板、特に個別半導体
デバイス用のエピタキシャル半導体基板における上述の
問題に鑑み、ヘイズの発生を防止するとともに、生産性
の向上、特に成膜速度を上昇させ、厚膜を成膜した際の
ビッグフラットを低減できかつ成膜温度を低減してスリ
ップの発生を低減できる構成からなる半導体基板の提供
を目的としている。
デバイス用のエピタキシャル半導体基板における上述の
問題に鑑み、ヘイズの発生を防止するとともに、生産性
の向上、特に成膜速度を上昇させ、厚膜を成膜した際の
ビッグフラットを低減できかつ成膜温度を低減してスリ
ップの発生を低減できる構成からなる半導体基板の提供
を目的としている。
【０００８】
【課題を解決するための手段】発明者は、エピタキシャ
ル半導体基板におけるヘイズ、ビッグフラット、スリッ
プの発生の低減を目的に、半導体基板の結晶構造につい
て種々検討した結果、シリコン単結晶基板の主表面を
（１１１）面から特定の方向に４°〜７°の傾きをもつ
ように加工することにより、高い成膜速度で反応して
も、ヘイズが発生せず、厚膜を堆積してもビッグフラッ
トが少なく、かつ低温下での反応によりスリップを減少
することが可能となることを知見し、この発明を完成し
た。
ル半導体基板におけるヘイズ、ビッグフラット、スリッ
プの発生の低減を目的に、半導体基板の結晶構造につい
て種々検討した結果、シリコン単結晶基板の主表面を
（１１１）面から特定の方向に４°〜７°の傾きをもつ
ように加工することにより、高い成膜速度で反応して
も、ヘイズが発生せず、厚膜を堆積してもビッグフラッ
トが少なく、かつ低温下での反応によりスリップを減少
することが可能となることを知見し、この発明を完成し
た。
【０００９】すなわち、この発明は、（１１１）面に近
い主表面を持つシリコン単結晶ウェーハであり、該主表
面が＜１１１＞軸に対して｛１１０｝方向に角度θ、
｛１１２｝方向に角度φだけ傾斜し、角度θ、φが（４
°≦θ≦７°、０°≦φ≦７°）、または（４°≦φ≦
７°、０°≦θ≦７°）を満足する半導体基板であるこ
とを特徴とする半導体基板である。また、この発明は、
上記構成の半導体基板表面に、気相成長によるシリコン
単結晶薄膜を有する半導体基板を併せて提案する。
い主表面を持つシリコン単結晶ウェーハであり、該主表
面が＜１１１＞軸に対して｛１１０｝方向に角度θ、
｛１１２｝方向に角度φだけ傾斜し、角度θ、φが（４
°≦θ≦７°、０°≦φ≦７°）、または（４°≦φ≦
７°、０°≦θ≦７°）を満足する半導体基板であるこ
とを特徴とする半導体基板である。また、この発明は、
上記構成の半導体基板表面に、気相成長によるシリコン
単結晶薄膜を有する半導体基板を併せて提案する。
【００１０】また、この発明は、（１１１）面に近い主
表面を持つシリコン単結晶ウェーハであり、該主表面が
＜１１１＞軸に対して｛１１０｝方向に角度θ、｛１１
２｝方向に角度φだけ傾斜し、角度θ、φが（４°≦θ
≦７°、０°≦φ≦７°）、または（４°≦φ≦７°、
０°≦θ≦７°）を満足する半導体基板の表面に、１１
００℃以下の成膜温度でシリコン単結晶薄膜を気相成長
させることを特徴とする半導体基板の製造方法である。
すなわち、この発明は、（１１１）面に近い主表面を持
つシリコン単結晶ウェーハの＜１１１＞軸に対する｛１
１０｝方向、｛１１２｝方向の傾き角度を特定すること
により、ヘイズの低減のみならず成膜温度を低下させて
スリップの低減も可能とした半導体基板の製造方法であ
る。
表面を持つシリコン単結晶ウェーハであり、該主表面が
＜１１１＞軸に対して｛１１０｝方向に角度θ、｛１１
２｝方向に角度φだけ傾斜し、角度θ、φが（４°≦θ
≦７°、０°≦φ≦７°）、または（４°≦φ≦７°、
０°≦θ≦７°）を満足する半導体基板の表面に、１１
００℃以下の成膜温度でシリコン単結晶薄膜を気相成長
させることを特徴とする半導体基板の製造方法である。
すなわち、この発明は、（１１１）面に近い主表面を持
つシリコン単結晶ウェーハの＜１１１＞軸に対する｛１
１０｝方向、｛１１２｝方向の傾き角度を特定すること
により、ヘイズの低減のみならず成膜温度を低下させて
スリップの低減も可能とした半導体基板の製造方法であ
る。
【００１１】この発明は、シリコン単結晶基板の主表面
を（１１１）面から特定の方向に一定の微小な傾きをも
つように調整するが、この基板の傾き方向及び角度θ、
φを図１に基づいて詳述する。図１の（Ａ）にシリコン
結晶体並びに結晶面、結晶軸を示すが、まず、結晶体の
頂点Ｘ，Ｙ，Ｚを結ぶ三角形が（１１１）面であり、こ
れに直交する方向が＜１１１＞軸である。また、頂点
Ｘ，Ｙを結ぶ対角線を一辺とする矩形が（１１０）面で
あり、これに直交する方向が＜１１０＞軸である。さら
に、頂点Ｘ，Ｙと頂点Ｏと頂点Ｚと結ぶ辺の中間点と頂
点Ｘ，Ｙとを結ぶ三角形が（１１２）面であり、これに
直交する方向が＜１１２＞軸である。従って、＜１１１
＞軸と＜１１０＞軸とは図１の（Ｂ）に示すごとく直交
関係、＜１１１＞軸と＜１１２＞軸とは図１の（Ｃ）に
示すごとく所要角度の関係にある。
を（１１１）面から特定の方向に一定の微小な傾きをも
つように調整するが、この基板の傾き方向及び角度θ、
φを図１に基づいて詳述する。図１の（Ａ）にシリコン
結晶体並びに結晶面、結晶軸を示すが、まず、結晶体の
頂点Ｘ，Ｙ，Ｚを結ぶ三角形が（１１１）面であり、こ
れに直交する方向が＜１１１＞軸である。また、頂点
Ｘ，Ｙを結ぶ対角線を一辺とする矩形が（１１０）面で
あり、これに直交する方向が＜１１０＞軸である。さら
に、頂点Ｘ，Ｙと頂点Ｏと頂点Ｚと結ぶ辺の中間点と頂
点Ｘ，Ｙとを結ぶ三角形が（１１２）面であり、これに
直交する方向が＜１１２＞軸である。従って、＜１１１
＞軸と＜１１０＞軸とは図１の（Ｂ）に示すごとく直交
関係、＜１１１＞軸と＜１１２＞軸とは図１の（Ｃ）に
示すごとく所要角度の関係にある。
【００１２】ここで、シリコン単結晶ウェーハａの主表
面が（１１１）面であると仮定すると、この発明による
シリコン単結晶ウェーハｂは、図２に示すごとく、該主
表面が＜１１１＞軸に対して｛１１０｝方向に角度θだ
け傾き、｛１１２｝方向に角度φだけ傾斜しており、こ
の角度θ、φは、（４°≦θ≦７°、０°≦φ≦７°）
の範囲であるか、または（４°≦φ≦７°、０°≦θ≦
７°）の範囲にあることを特徴としている。
面が（１１１）面であると仮定すると、この発明による
シリコン単結晶ウェーハｂは、図２に示すごとく、該主
表面が＜１１１＞軸に対して｛１１０｝方向に角度θだ
け傾き、｛１１２｝方向に角度φだけ傾斜しており、こ
の角度θ、φは、（４°≦θ≦７°、０°≦φ≦７°）
の範囲であるか、または（４°≦φ≦７°、０°≦θ≦
７°）の範囲にあることを特徴としている。
【００１３】また換言すれば、この発明によるシリコン
単結晶ウェーハは、（１１１）面上に設定したＯ点を通
り、各結晶軸＜１１０＞、＜１１０＞、＜１１２＞、＜
１１２＞が同一平面上にあるとすれば、主表面が＜１１
１＞軸に対して＜１１０＞方向に角度θだけ傾斜し、＜
１１２＞方向に角度φだけ傾斜したものであるから、図
３に各結晶軸方向の傾斜角度を模式的に示すごとく、こ
のθ、φを（４°≦θ≦７°、０°≦φ≦７°）の範囲
であるか、または（４°≦φ≦７°、０°≦θ≦７°）
の範囲に入るようにしたものである。θ、φは＜１１１
＞軸からそれぞれ＜１１０＞、＜１１２＞軸方向に傾斜
させてもよく、θ、φが小さい場合、このウェーハは
（１１１）面に近い主表面をもつウェーハである。な
お、上述の＜１１０＞、＜１１２＞等の下線による表示
は、通常、数字の上側線にて表示されるものの代替表示
であり、以下も同様である。
単結晶ウェーハは、（１１１）面上に設定したＯ点を通
り、各結晶軸＜１１０＞、＜１１０＞、＜１１２＞、＜
１１２＞が同一平面上にあるとすれば、主表面が＜１１
１＞軸に対して＜１１０＞方向に角度θだけ傾斜し、＜
１１２＞方向に角度φだけ傾斜したものであるから、図
３に各結晶軸方向の傾斜角度を模式的に示すごとく、こ
のθ、φを（４°≦θ≦７°、０°≦φ≦７°）の範囲
であるか、または（４°≦φ≦７°、０°≦θ≦７°）
の範囲に入るようにしたものである。θ、φは＜１１１
＞軸からそれぞれ＜１１０＞、＜１１２＞軸方向に傾斜
させてもよく、θ、φが小さい場合、このウェーハは
（１１１）面に近い主表面をもつウェーハである。な
お、上述の＜１１０＞、＜１１２＞等の下線による表示
は、通常、数字の上側線にて表示されるものの代替表示
であり、以下も同様である。
【００１４】
【作用】この発明による半導体基板は、少なくともシリ
コン単結晶基板の主表面を（１１１）面から｛１１０｝
方向かまたは｛１１２｝方向に４°〜７°の傾きをもつ
ように加工するか、＜１１１＞軸に対する｛１１０｝方
向の角度をθ、｛１１２｝方向の角度とφとした場合、
角度θ、φが（４°≦θ≦７°、０°≦φ≦７°）、ま
たは（４°≦φ≦７°、０°≦θ≦７°）を満足するよ
うに加工することにより、エピタキシャル半導体基板を
得るに際して、高い成膜速度で反応しても、ヘイズが発
生せず、また、厚膜を堆積してもビッグフラットが少な
く、かつ成膜温度を１１００℃以下にすることができ、
より低温度の反応によりスリップを減少することができ
る。
コン単結晶基板の主表面を（１１１）面から｛１１０｝
方向かまたは｛１１２｝方向に４°〜７°の傾きをもつ
ように加工するか、＜１１１＞軸に対する｛１１０｝方
向の角度をθ、｛１１２｝方向の角度とφとした場合、
角度θ、φが（４°≦θ≦７°、０°≦φ≦７°）、ま
たは（４°≦φ≦７°、０°≦θ≦７°）を満足するよ
うに加工することにより、エピタキシャル半導体基板を
得るに際して、高い成膜速度で反応しても、ヘイズが発
生せず、また、厚膜を堆積してもビッグフラットが少な
く、かつ成膜温度を１１００℃以下にすることができ、
より低温度の反応によりスリップを減少することができ
る。
【００１５】
実施例１ 図１、図２における主表面が＜１１１＞軸に対して＜１
１０＞方向に角度θが１°、２°、３°…７°（＜１１
０＞方向）と１°ずつ変化させ、＜１１２＞方向に角度
φを２０°以下となるように傾けてスライスされた（１
１１）面に近い主表面をもつ、抵抗率０．０１Ωｃｍ〜
０．０２ΩｃｍのＮ型シリコン単結晶をエピタキシャル
反応炉に入れ、１１００℃で１．２〜２．５μｍ／ｍｉ
ｎの種々の成長速度で１００μｍ厚みのエピタキシャル
成長させた。なお、使用したガスは水素とトリクロロシ
ランの混合ガスである。
１０＞方向に角度θが１°、２°、３°…７°（＜１１
０＞方向）と１°ずつ変化させ、＜１１２＞方向に角度
φを２０°以下となるように傾けてスライスされた（１
１１）面に近い主表面をもつ、抵抗率０．０１Ωｃｍ〜
０．０２ΩｃｍのＮ型シリコン単結晶をエピタキシャル
反応炉に入れ、１１００℃で１．２〜２．５μｍ／ｍｉ
ｎの種々の成長速度で１００μｍ厚みのエピタキシャル
成長させた。なお、使用したガスは水素とトリクロロシ
ランの混合ガスである。
【００１６】エピタキシャル成長させたウェーハをレー
ザー面検機にてヘイズレベルを測定した。図４にその結
果を示す。グラフの横軸は＜１１１＞基板の傾斜角度
θ、縦軸はヘイズレベルをとったものである。この結果
を見ると、傾斜角度θが大きくなるにつれて、ヘイズレ
ベルは小さくなっていることが明らかである。また、成
長速度が２．０μｍ／ｍｉｎ以上の反応になると４°以
上の傾斜角度をもつものがヘイズレベルは良好である。
また、これらのウェーハを蛍光灯下で目視したところ、
４°以上の傾斜角度θをもつウェーハにはビッグフラッ
トはほとんど見られず、傾斜角度θが４°未満のウェー
ハにはビッグフラットが顕著に観察された。
ザー面検機にてヘイズレベルを測定した。図４にその結
果を示す。グラフの横軸は＜１１１＞基板の傾斜角度
θ、縦軸はヘイズレベルをとったものである。この結果
を見ると、傾斜角度θが大きくなるにつれて、ヘイズレ
ベルは小さくなっていることが明らかである。また、成
長速度が２．０μｍ／ｍｉｎ以上の反応になると４°以
上の傾斜角度をもつものがヘイズレベルは良好である。
また、これらのウェーハを蛍光灯下で目視したところ、
４°以上の傾斜角度θをもつウェーハにはビッグフラッ
トはほとんど見られず、傾斜角度θが４°未満のウェー
ハにはビッグフラットが顕著に観察された。
【００１７】実施例２ 図１、図２における主表面が＜１１１＞軸に対して＜１
１０＞方向に角度θが２０°以下、＜１１２＞方向に角
度φを１°、２°、３°…７°と１°ずつ変化させてス
ライスされた（１１１）面に近い主表面をもつ、抵抗率
０．０１Ωｃｍ〜０．０２ΩｃｍのＮ型シリコン単結晶
をエピタキシャル反応炉に入れ、実施例１と同様のエピ
タキシャル成長を行い評価を実施したところ、実施例１
の図４と全く同様の結果が得られた。
１０＞方向に角度θが２０°以下、＜１１２＞方向に角
度φを１°、２°、３°…７°と１°ずつ変化させてス
ライスされた（１１１）面に近い主表面をもつ、抵抗率
０．０１Ωｃｍ〜０．０２ΩｃｍのＮ型シリコン単結晶
をエピタキシャル反応炉に入れ、実施例１と同様のエピ
タキシャル成長を行い評価を実施したところ、実施例１
の図４と全く同様の結果が得られた。
【００１８】実施例３ 実施例１で使用した７水準のシリコン単結晶ウェーハを
エピタキシャル反応炉に入れ、１０５０℃、２．０μｍ
／ｍｉｎの成長速度で１００μｍ厚みにエピタキシャル
成長させた。なお、使用したガスは水素とトリクロロシ
ランの混合ガスである。これらのウェーハのヘイズレベ
ルを測定したところ、実施例１と同様にθが４°以上の
傾斜角度をもつウェーハのヘイズレベルは良好であっ
た。さらに、スリップを集光灯下で評価したところ、ス
リップのトータル長さは約７０ｍｍであった。実施例１
でテストしたウェーハのスリップトータル長さが約１３
０ｍｍであったことより、低温下でのエピタキシャル成
長が可能であることにより、スリップの発生を抑制する
ことも可能となった。
エピタキシャル反応炉に入れ、１０５０℃、２．０μｍ
／ｍｉｎの成長速度で１００μｍ厚みにエピタキシャル
成長させた。なお、使用したガスは水素とトリクロロシ
ランの混合ガスである。これらのウェーハのヘイズレベ
ルを測定したところ、実施例１と同様にθが４°以上の
傾斜角度をもつウェーハのヘイズレベルは良好であっ
た。さらに、スリップを集光灯下で評価したところ、ス
リップのトータル長さは約７０ｍｍであった。実施例１
でテストしたウェーハのスリップトータル長さが約１３
０ｍｍであったことより、低温下でのエピタキシャル成
長が可能であることにより、スリップの発生を抑制する
ことも可能となった。
【００１９】
【発明の効果】この発明による主表面を（１１１）面か
ら｛１１０｝方向かまたは｛１１２｝方向に４°〜７°
の傾きをもつように加工したシリコン単結晶基板は、実
施例に明らかなように、成膜温度を１１００℃以下の低
温下とし、しかも２．０μｍ／ｍｉｎ以上の高成長速度
でエピタキシャル反応することが可能であるため、生産
性の向上および生産コストの低減が図れる。さらにビッ
グフラットやスリップといった結晶欠陥を抑制すること
ができるため、高品質の個別半導体用シリコン単結晶基
板を提供できる。
ら｛１１０｝方向かまたは｛１１２｝方向に４°〜７°
の傾きをもつように加工したシリコン単結晶基板は、実
施例に明らかなように、成膜温度を１１００℃以下の低
温下とし、しかも２．０μｍ／ｍｉｎ以上の高成長速度
でエピタキシャル反応することが可能であるため、生産
性の向上および生産コストの低減が図れる。さらにビッ
グフラットやスリップといった結晶欠陥を抑制すること
ができるため、高品質の個別半導体用シリコン単結晶基
板を提供できる。
【図１】（Ａ）はシリコン単結晶基板の結晶面、結晶軸
を示す斜視説明図であり、（Ｂ），（Ｃ）は傾斜角度
θ、傾斜角度φを示す説明図である。
を示す斜視説明図であり、（Ｂ），（Ｃ）は傾斜角度
θ、傾斜角度φを示す説明図である。
【図２】シリコン単結晶基板の各結晶軸方向へ傾斜角度
θ、傾斜角度φを示す斜視説明図である。
θ、傾斜角度φを示す斜視説明図である。
【図３】結晶軸方向の傾斜角度範囲を示す説明図であ
る。
る。
【図４】基板の傾斜角度θとヘイズレベルとの関係を示
すグラフである。
すグラフである。
ａ，ｂ ウェーハ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年９月１４日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
Claims (3)
- 【請求項１】 （１１１）面に近い主表面を持つシリコ
ン単結晶ウェーハであり、該主表面が＜１１１＞軸に対
して｛１１０｝方向に角度θ、｛１１２｝方向に角度φ
だけ傾斜し、角度θ、φが（４°≦θ≦７°、０°≦φ
≦７°）、または（４°≦φ≦７°、０°≦θ≦７°）
の範囲であることを特徴とする半導体基板。 - 【請求項２】 （１１１）面に近い主表面を持つシリコ
ン単結晶ウェーハであり、該主表面が＜１１１＞軸に対
して｛１１０｝方向に角度θ、｛１１２｝方向に角度φ
だけ傾斜し、角度θ、φが（４°≦θ≦７°、０°≦φ
≦７°）、または（４°≦φ≦７°、０°≦θ≦７°）
を満足する半導体基板の表面に、気相成長によるシリコ
ン単結晶薄膜を有することを特徴とする半導体基板。 - 【請求項３】 （１１１）面に近い主表面を持つシリコ
ン単結晶ウェーハであり、該主表面が＜１１１＞軸に対
して｛１１０｝方向に角度θ、｛１１２｝方向に角度φ
だけ傾斜し、角度θ、φが（４°≦θ≦７°、０°≦φ
≦７°）、または（４°≦φ≦７°、０°≦θ≦７°）
を満足する半導体基板の表面に、１１００℃以下の成膜
温度でシリコン単結晶薄膜を気相成長させることを特徴
とする半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19217794A JP2789301B2 (ja) | 1994-07-21 | 1994-07-21 | 半導体基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19217794A JP2789301B2 (ja) | 1994-07-21 | 1994-07-21 | 半導体基板とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0826891A true JPH0826891A (ja) | 1996-01-30 |
| JP2789301B2 JP2789301B2 (ja) | 1998-08-20 |
Family
ID=16286965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19217794A Expired - Lifetime JP2789301B2 (ja) | 1994-07-21 | 1994-07-21 | 半導体基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2789301B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005039111A (ja) * | 2003-07-17 | 2005-02-10 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハ及びその製造方法 |
| US7459720B2 (en) | 2000-07-10 | 2008-12-02 | Shin-Etsu Handotai Co., Ltd. | Single crystal wafer and solar battery cell |
| JP2010018504A (ja) * | 2008-07-14 | 2010-01-28 | Japan Atomic Energy Agency | Ｓｉ（１１０）表面の一次元ナノ構造及びその製造方法 |
| WO2011145279A1 (ja) * | 2010-05-20 | 2011-11-24 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びその製造方法 |
-
1994
- 1994-07-21 JP JP19217794A patent/JP2789301B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7459720B2 (en) | 2000-07-10 | 2008-12-02 | Shin-Etsu Handotai Co., Ltd. | Single crystal wafer and solar battery cell |
| JP2005039111A (ja) * | 2003-07-17 | 2005-02-10 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハ及びその製造方法 |
| JP2010018504A (ja) * | 2008-07-14 | 2010-01-28 | Japan Atomic Energy Agency | Ｓｉ（１１０）表面の一次元ナノ構造及びその製造方法 |
| WO2011145279A1 (ja) * | 2010-05-20 | 2011-11-24 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びその製造方法 |
| JP2011243845A (ja) * | 2010-05-20 | 2011-12-01 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハ及びその製造方法 |
| US8729676B2 (en) | 2010-05-20 | 2014-05-20 | Shin-Etsu Handotai Co., Ltd. | Silicon epitaxial wafer and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2789301B2 (ja) | 1998-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5989985A (en) | Semiconductor single crystalline substrate and method for production thereof | |
| US4912064A (en) | Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon | |
| EP1751329B1 (en) | Method of sic single crystal growth and sic single crystal | |
| JP4603386B2 (ja) | 炭化珪素単結晶の製造方法 | |
| US8133318B2 (en) | Epitaxially coated silicon wafer with 110 orientation and method for producing it | |
| EP1895573A1 (en) | Silicon carbide single-crystal wafer and process for producing the same | |
| KR101467579B1 (ko) | Ｉｉｉ족 질화물 반도체 결정의 성장 방법, ｉｉｉ족 질화물 반도체 결정 기판의 제조 방법 및 ｉｉｉ족 질화물 반도체 결정 기판 | |
| CN103476975A (zh) | 碳化硅衬底、碳化硅锭以及制造碳化硅衬底和碳化硅锭的方法 | |
| TW201840917A (zh) | Ga2O3系單晶基板 | |
| JP2003321298A (ja) | ＳｉＣ単結晶及びその製造方法，エピタキシャル膜付きＳｉＣウエハ及びその製造方法，並びにＳｉＣ電子デバイス | |
| JPH06107494A (ja) | ダイヤモンドの気相成長法 | |
| JPH0826891A (ja) | 半導体基板とその製造方法 | |
| JP2007070131A (ja) | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ | |
| JP3424069B2 (ja) | エピタキシャルシリコン基板の製造方法 | |
| JPH06151864A (ja) | 半導体基板及びその製造方法 | |
| JP5359991B2 (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
| JP2844318B2 (ja) | 半導体基板の製造方法 | |
| JP5173441B2 (ja) | 化合物半導体成長用基板およびエピタキシャル成長方法 | |
| JP7117938B2 (ja) | ＳｉＣ単結晶の評価方法及びＳｉＣウェハの製造方法 | |
| JP2004363510A (ja) | 半導体基板の製造方法 | |
| JP2011213557A (ja) | 導電性ｉｉｉ族窒化物単結晶基板の製造方法 | |
| JP2004099415A (ja) | 単結晶、単結晶ウエーハ及びエピタキシャルウエーハ、並びに単結晶育成方法 | |
| JP3531205B2 (ja) | エピタキシャル成長用基板およびエピタキシャルウエハ | |
| US20020179002A1 (en) | Inp single crystal substrate | |
| JP7476890B2 (ja) | ＳｉＣ単結晶インゴットの製造方法 |