JP2011243845A - シリコンエピタキシャルウェーハ及びその製造方法 - Google Patents

シリコンエピタキシャルウェーハ及びその製造方法 Download PDF

Info

Publication number
JP2011243845A
JP2011243845A JP2010116209A JP2010116209A JP2011243845A JP 2011243845 A JP2011243845 A JP 2011243845A JP 2010116209 A JP2010116209 A JP 2010116209A JP 2010116209 A JP2010116209 A JP 2010116209A JP 2011243845 A JP2011243845 A JP 2011243845A
Authority
JP
Japan
Prior art keywords
silicon
single crystal
silicon single
wafer
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010116209A
Other languages
English (en)
Other versions
JP5359991B2 (ja
Inventor
Yutaka Shiga
雄高 志賀
Hiroshi Takeno
博 竹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2010116209A priority Critical patent/JP5359991B2/ja
Priority to PCT/JP2011/002495 priority patent/WO2011145279A1/ja
Priority to DE112011101708T priority patent/DE112011101708T5/de
Priority to US13/643,645 priority patent/US8729676B2/en
Priority to KR1020127030143A priority patent/KR101625135B1/ko
Publication of JP2011243845A publication Critical patent/JP2011243845A/ja
Application granted granted Critical
Publication of JP5359991B2 publication Critical patent/JP5359991B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】Ｈａｚｅ、表面粗さなどの表面品質が改善された、（１１０）基板を用いたシリコンエピタキシャルウェーハ及びその製造方法を提供することを目的とする。
【解決手段】シリコン単結晶ウェーハの表面にシリコンホモエピタキシャル層を成長させたシリコンエピタキシャルウェーハの製造方法であって、少なくとも、（１１０）面を＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させた面方位を持つシリコン単結晶ウェーハを準備する工程と、該準備したシリコン単結晶ウェーハの表面にシリコンホモエピタキシャル層を成長させる工程とを有することを特徴とするシリコンエピタキシャルウェーハの製造方法。
【選択図】 図２

Description

本発明は、半導体デバイスの製造に用いられるシリコンエピタキシャルウェーハ及びその製造方法に関するものである
シリコンエピタキシャルウェーハは、例えば以下の通りにして製造される。
すなわち、シリコン単結晶ウェーハを気相成長装置の反応容器内に載置し、水素ガスを流した状態で、１１００℃〜１２００℃まで反応容器内を昇温する。
そして、反応容器内の温度が１１００℃以上になると、ウェーハ表面に形成されている自然酸化膜（ＳｉＯ２：Ｓｉｌｉｃｏｎ Ｄｉｏｘｉｄｅ）が除去される。
この状態で、トリクロロシラン（ＳｉＨＣｌ３：Ｔｒｉｃｈｌｏｒｏｓｉｌａｎｅ）等のシリコン原料ガス、ジボラン（Ｂ２Ｈ６：Ｄｉｂｏｒａｎｅ）あるいはホスフィン（ＰＨ３：Ｐｈｏｓｐｈｉｎｅ）等のドーパントガスを水素ガスとともに反応容器内に供給する。こうしてウェーハの表面にシリコン単結晶薄膜を気相成長させる。
このようにして薄膜を気相成長させた後に、原料ガス及びドーパントガスの供給を停止し、水素雰囲気に保持したまま反応容器内の温度を降温させる。
ところで、従来のシリコンエピタキシャルウェーハでは、シリコン単結晶薄膜を気相成長させる基板として、（１００）面を主面に持つ（１００）基板が主に用いられてきた。
一方、（１１０）面を主面に持つ基板は正孔の移動度が（１００）基板と比較して高いという特性を持つため、ＣＭＯＳの高速化が可能なことから近年注目を集めている。
しかし、この（１１０）基板は、その表面にシリコンホモエピタキシャル層を成長させた際にＨａｚｅ、表面粗さといった表面品質が（１００）基板と比較して大幅に悪化するという問題点がある。
この問題に対し、（１１０）基板を用いたシリコンエピタキシャルウェーハのＨａｚｅ、表面粗さなどの表面品質を改善するための検討が行われている。例えば、（１１０）面をそれぞれ＜１００＞、＜１１０＞、＜１１１＞方向に微傾斜させたシリコンウェーハを用いることでシリコンホモエピタキシャル層の表面品質の改善を図る方法が知られている（特許文献１、特許文献２参照）。
特許第４１９０９０６号 特許第３９７９４１２号
しかし、このような方法でシリコンエピタキシャルウェーハを製造しても、（１００）基板を用いたシリコンエピタキシャルウェーハと比較すると表面品質が劣ってしまうのが現状である。
このため、光散乱法を用いて表面欠陥を検査する際に検出限界が下がらない、デバイスを作製した際にキャリアがラフネス散乱の影響を受けてしまい移動度が低下する、といった懸念がある。
このように、（１１０）基板を用いたシリコンエピタキシャルウェーハの表面品質の改善が課題となっている。
本発明は前述のような問題に鑑みてなされたもので、Ｈａｚｅ、表面粗さなどの表面品質が改善された、（１１０）基板を用いたシリコンエピタキシャルウェーハ及びその製造方法を提供することを目的とする。
上記目的を達成するために、本発明によれば、シリコン単結晶ウェーハの表面にシリコンホモエピタキシャル層を成長させたシリコンエピタキシャルウェーハであって、前記シリコン単結晶ウェーハは、（１１０）面を＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させた面方位を持つものであることを特徴とするシリコンエピタキシャルウェーハが提供される。
このように、前記シリコン単結晶ウェーハが、（１１０）面を＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させた面方位を持つものであれば、シリコンホモエピタキシャル層の表面にステップが形成され、ステップ端に（１１０）ファセットが形成されることにより、安定してステップ成長したものである。従って、デバイス作製に有利な表面品質の改善が成されたシリコンエピタキシャルウェーハである。
また、本発明によれば、シリコン単結晶ウェーハの表面にシリコンホモエピタキシャル層を成長させたシリコンエピタキシャルウェーハの製造方法であって、少なくとも、（１１０）面を＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させた面方位を持つシリコン単結晶ウェーハを準備する工程と、該準備したシリコン単結晶ウェーハの表面にシリコンホモエピタキシャル層を成長させる工程とを有することを特徴とするシリコンエピタキシャルウェーハの製造方法が提供される。
このように、（１１０）面を＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させた面方位を持つシリコン単結晶ウェーハを準備する工程と、該準備したシリコン単結晶ウェーハの表面にシリコンホモエピタキシャル層を成長させる工程とを有する製造方法であれば、シリコンホモエピタキシャル層の成長時において、表面にステップが形成され、ステップ端に（１１０）ファセットが形成されることにより、安定したステップ成長が可能となり、シリコンホモエピタキシャル層の表面品質を改善することができる。
このとき、前記シリコン単結晶ウェーハの準備工程において、チョクラルスキー法によって＜１１０＞方向に成長させたシリコン単結晶インゴットを、＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させて切断することによって前記シリコン単結晶ウェーハを準備することができる。
このように、前記シリコン単結晶ウェーハの準備工程において、チョクラルスキー法によって＜１１０＞方向に成長させたシリコン単結晶インゴットを、＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させて切断することによって、目的のシリコン単結晶ウェーハを従来の設備を用いて容易に準備することができる。
またこのとき、前記シリコン単結晶ウェーハの準備工程において、チョクラルスキー法によって＜１１０＞面を＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させた種結晶を用いてシリコン単結晶インゴットを成長させ、該成長させたシリコン単結晶インゴットの軸に対し垂直に切断することによって前記シリコン単結晶ウェーハを準備することができる。
このように、前記シリコン単結晶ウェーハの準備工程において、チョクラルスキー法によって＜１１０＞面を＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させた種結晶を用いてシリコン単結晶インゴットを成長させ、該成長させたシリコン単結晶インゴットの軸に対し垂直に切断することによって、目的のシリコン単結晶ウェーハを従来の設備を用いて容易に準備することができる。
本発明では、シリコンエピタキシャルウェーハの製造方法において、（１１０）面を＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させた面方位を持つシリコン単結晶ウェーハを用いてシリコンホモエピタキシャル層の成長を行うので、Ｈａｚｅ、表面粗さなどの表面品質が改善された、（１１０）基板を用いたシリコンエピタキシャルウェーハを製造することができる。また、このような、表面品質が改善された本発明のシリコンエピタキシャルウェーハであれば、キャリアが受けるラフネス散乱の影響を低減して高い移動度を実現でき、ＣＭＯＳ等のデバイスの作製に有利に用いることができる。
本発明のシリコンエピタキシャルウェーハの一例を示した概略図である。 本発明のシリコンエピタキシャルウェーハの製造方法の一例を示したフロー図である。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
近年、（１１０）面を主面に持つ基板は正孔の移動度が（１００）基板と比較して高いという特性を持つため、ＣＭＯＳの高速化が可能なことから注目を集めている。
しかし、この（１１０）基板は、その表面にホモエピタキシャル層を成長させた際にＨａｚｅ、表面粗さといった表面品質が（１００）基板と比較して大幅に悪化するという問題点があった。そのため、（１１０）基板を用いたシリコンエピタキシャルウェーハの表面品質の改善が課題となっている。
そこで、本発明者等はこのような問題を解決すべく鋭意検討を重ねた。その結果、シリコンホモエピタキシャル層を成長させるシリコン単結晶ウェーハとして、（１１０）面を＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させた面方位を持つものを用いることで、シリコンホモエピタキシャル層の表面にステップが形成され、ステップ端に（１１０）ファセット面が形成されるため、安定したステップ成長が可能となることを知見し、本発明を完成させた。
図１は、本発明のシリコンエピタキシャルウェーハの一例を示した概略図である。
図１に示すように、本発明のシリコンエピタキシャルウェーハ１は、少なくとも、シリコン単結晶ウェーハ２と、そのシリコン単結晶ウェーハ２の主表面上に気相成長によって形成されたシリコンホモエピタキシャル層３からなるものである。
このシリコン単結晶ウェーハ２は、（１１０）面を＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させた面方位を持つものである。
このような、（１１０）面を＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させた面方位を持つシリコン単結晶ウェーハ２を用いたシリコンエピタキシャルウェーハを半導体集積回路素子に用いることの主な特徴は、ｐ型ＦＥＴにおける正孔移動度が＜１１０＞方向で（１００）面の場合に比べて高くなることである。従って、このシリコンエピタキシャルウェーハにおける、ｎ型ＦＥＴ電子移動度が（１００）面の電子移動度以上に向上させた半導体集積回路素子では電子と正孔の流れるチャンネル方向を＜１１０＞方向に作製することによって、さらに回路素子の微細化が実現できる。
また、このような（１１０）面を＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させた面方位を持つシリコン単結晶ウェーハ２の表面にシリコンホモエピタキシャル層３を成長させたものであるので、シリコンホモエピタキシャル層３の表面にステップが形成され、ステップ端に（１１０）ファセットが形成されることにより、安定してステップ成長したものとなる。すなわち、原子レベルでの表面平坦化が成されたものとなる。また、キャリアが受けるラフネス散乱の影響が低減され、高い移動度を実現でき、ＣＭＯＳ等のデバイスの作製に有利に用いることができる。
ここで、シリコン単結晶ウェーハ２は例えばボロン等をドープしたＰ型であっても、例えば燐、アンチモン、ヒ素等をドープしたＮ型であっても良い。また、これらドーパント以外の元素としてゲッタリングその他の種々の目的で例えばＣやＧｅあるいは窒素等が添加されたものでも良い。
次に、本発明のシリコンエピタキシャルウェーハの製造方法について以下説明する。
図２に本発明のシリコンエピタキシャルウェーハの製造方法のフロー図を示す。
まず、（１１０）面を＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させた面方位を持つシリコン単結晶ウェーハを準備する（図２のＡ参照）。このシリコン単結晶ウェーハは、例えば以下のように、チョクラルスキー法によってシリコン単結晶インゴットを成長させ、そのシリコン単結晶インゴットを加工することによって得ることができる。
チョクラルスキー法により、シリコン単結晶インゴットを＜１１０＞方向に成長させる。
このとき、添加するドーパントは特に限定されず、目的とするシリコンエピタキシャルウェーハに応じてドーパントを添加し、導電型、抵抗率等を制御して育成すれば良い。また、ドーパント以外の元素として例えばＣ、Ｇｅ又はＮ等を添加しても良い。
その後、成長させたシリコン単結晶インゴットを＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させて切断し、ラッピング・エッチング・研磨等を行い、シリコン単結晶ウェーハを作製する。
この際行われる切断は一般的な方法を用いれば良く、例えば内周刃スライサあるいはワイヤソー等の切断装置によって傾斜角を制御してスライスすることができる。またラッピング・エッチング・研磨等も一般的な条件で行えば良く、製造するシリコンエピタキシャルウェーハの仕様に応じて適宜選択することができる。
このようにして、（１１０）面を＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させた面方位を持つシリコン単結晶ウェーハを準備することができる。
或いは、チョクラルスキー法により、（１１０）面を＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させた種結晶を用いてシリコン単結晶インゴットを成長させ、成長させたシリコン単結晶インゴットの軸に対し垂直に切断するようにしても良い。
次に、上記のようにして準備したシリコン単結晶ウェーハ２の表面に、シリコンホモエピタキシャル層３を気相成長させ、シリコンエピタキシャルウェーハ１を製造する。
この気相成長方法は、一般的な条件で行えば良く、例えば以下のようにして気相成長させることができる。
まず、シリコン単結晶ウェーハ２を気相成長装置の反応容器内に載置し、水素ガスを流した状態で、１１００℃〜１２００℃まで反応容器内を昇温する（図２のＢ参照）。
そして、反応容器内の温度が１１００℃以上になると、シリコン単結晶ウェーハ２の表面に形成されている自然酸化膜が除去される。
この状態で、トリクロロシラン（ＳｉＨＣｌ３：Ｔｒｉｃｈｌｏｒｏｓｉｌａｎｅ）等のシリコン原料ガス、ジボラン（Ｂ２Ｈ６：Ｄｉｂｏｒａｎｅ）あるいはホスフィン（ＰＨ３：Ｐｈｏｓｐｈｉｎｅ）等のドーパントガスを水素ガスとともに反応容器内に供給する。こうしてシリコン単結晶ウェーハ２の表面にシリコンホモエピタキシャル層３としてシリコン単結晶薄膜を気相成長させる（図２のＣ参照）。
この薄膜を気相成長させた後に、原料ガスおよびドーパントガスの供給を停止し、水素雰囲気に保持したまま反応容器内の温度を降温させる（図２のＤ参照）。
ここで、気相成長させるシリコンホモエピタキシャル層３の物性（厚さ、導電型、抵抗率など）は、後に作製するデバイスに適するように任意に選択することができる。
このようにして、（１１０）面を＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させた面方位を持つシリコン単結晶ウェーハ２の表面にシリコンホモエピタキシャル層３を成長させれば、表面にステップが形成され、ステップ端に（１１０）ファセット面が形成される。このため、安定したステップ成長が可能となり、シリコンホモエピタキシャル層３の表面品質を改善できる。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
本発明のシリコンエピタキシャルウェーハの製造方法によりシリコンエピタキシャルウェーハを製造し、得られたシリコンエピタキシャルウェーハの表面品質を評価した。
まず、チョクラルスキー法により直径３００ｍｍのシリコン単結晶インゴットを＜１１０＞方向に成長させた。このシリコン単結晶インゴットを＜１１２＞方向に０．１°以上、８°以下の範囲内で傾斜させてウェーハ状に切断した。ここで、ウェーハはボロンをドープしたＰ型とし、抵抗率を５〜１５Ω・ｃｍとした。また、＜１１２＞方向に０．１°以上、８°以下の範囲内で傾斜させた角度は、０．１°、１°、２°、３°、４°、６°、８°とした。
これらのシリコン単結晶ウェーハに対して、一般的な研削、研磨加工を行い鏡面状態にして、ＲＣＡ洗浄を施した。このようにして得られた鏡面シリコン単結晶ウェーハそれぞれにシリコンホモエピタキシャル層を成長させた。エピタキシャル成長の条件としては、ボロンドープｐ型、抵抗率５〜１５Ω・ｃｍのシリコンホモエピタキシャル層を５μｍ成長させる条件とした。原料ガスにはトリクロロシランを用いて、水素雰囲気下、１１５０℃にて枚葉式リアクター中で反応を行った。
製造したシリコンエピタキシャルウェーハの表面ラフネスをＡＦＭにより測定した。また、パーティクル測定器によりＨａｚｅを測定した。
その結果、後述する比較例１、２の結果と比べ、Ｈａｚｅ及び表面粗さが少なくとも２割程度改善されていることが分った。
このように、本発明のシリコンエピタキシャルウェーハの製造方法は、Ｈａｚｅ、表面粗さなどの表面品質が改善された、（１１０）基板を用いたシリコンエピタキシャルウェーハを製造することができることが確認できた。
（比較例１）
＜１１２＞方向への傾斜を０°、１０°とした以外、実施例と同様な条件でシリコンエピタキシャルウェーハを製造し、実施例と同様に評価した。
その結果、Ｈａｚｅ、表面粗さは、傾斜角が０°の場合は１０倍程度、傾斜角が１０°の場合は３割程度、実施例と比べて悪化していることが確認できた。このように、本発明の効果を奏するためには＜１１２＞方向への傾斜角度を０．１°以上、８°以下とする必要がある。
（比較例２）
シリコン単結晶インゴットを傾斜させる方向を、＜１００＞方向、＜１１０＞方向、＜１１１＞方向とした以外、実施例と同様な条件でシリコンエピタキシャルウェーハを製造し、実施例と同様に評価した。
その結果、Ｈａｚｅ、表面粗さは、傾斜方向が＜１００＞の場合は２割程度、傾斜方向が＜１１０＞、＜１１１＞の場合は３倍程度、実施例と比べて悪化していることが確認できた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…シリコンエピタキシャルウェーハ、 ２…シリコン単結晶ウェーハ、
３…シリコンホモエピタキシャル層。

Claims (4)

  1. シリコン単結晶ウェーハの表面にシリコンホモエピタキシャル層を成長させたシリコンエピタキシャルウェーハであって、
    前記シリコン単結晶ウェーハは、（１１０）面を＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させた面方位を持つものであることを特徴とするシリコンエピタキシャルウェーハ。
  2. シリコン単結晶ウェーハの表面にシリコンホモエピタキシャル層を成長させたシリコンエピタキシャルウェーハの製造方法であって、
    少なくとも、（１１０）面を＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させた面方位を持つシリコン単結晶ウェーハを準備する工程と、該準備したシリコン単結晶ウェーハの表面にシリコンホモエピタキシャル層を成長させる工程とを有することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  3. 前記シリコン単結晶ウェーハの準備工程において、チョクラルスキー法によって＜１１０＞方向に成長させたシリコン単結晶インゴットを、＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させて切断することによって前記シリコン単結晶ウェーハを準備することを特徴とする請求項２に記載のシリコンエピタキシャルウェーハの製造方法。
  4. 前記シリコン単結晶ウェーハの準備工程において、チョクラルスキー法によって＜１１０＞面を＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させた種結晶を用いてシリコン単結晶インゴットを成長させ、該成長させたシリコン単結晶インゴットの軸に対し垂直に切断することによって前記シリコン単結晶ウェーハを準備することを特徴とする請求項２に記載のシリコンエピタキシャルウェーハの製造方法。
JP2010116209A 2010-05-20 2010-05-20 シリコンエピタキシャルウェーハ及びその製造方法 Active JP5359991B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010116209A JP5359991B2 (ja) 2010-05-20 2010-05-20 シリコンエピタキシャルウェーハ及びその製造方法
PCT/JP2011/002495 WO2011145279A1 (ja) 2010-05-20 2011-04-28 シリコンエピタキシャルウェーハ及びその製造方法
DE112011101708T DE112011101708T5 (de) 2010-05-20 2011-04-28 Epitaktischer Siliziumwafer und Verfahren zur Herstellung desselben
US13/643,645 US8729676B2 (en) 2010-05-20 2011-04-28 Silicon epitaxial wafer and method for manufacturing the same
KR1020127030143A KR101625135B1 (ko) 2010-05-20 2011-04-28 실리콘 에피택셜 웨이퍼 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010116209A JP5359991B2 (ja) 2010-05-20 2010-05-20 シリコンエピタキシャルウェーハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011243845A true JP2011243845A (ja) 2011-12-01
JP5359991B2 JP5359991B2 (ja) 2013-12-04

Family

ID=44991402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010116209A Active JP5359991B2 (ja) 2010-05-20 2010-05-20 シリコンエピタキシャルウェーハ及びその製造方法

Country Status (5)

Country Link
US (1) US8729676B2 (ja)
JP (1) JP5359991B2 (ja)
KR (1) KR101625135B1 (ja)
DE (1) DE112011101708T5 (ja)
WO (1) WO2011145279A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017210376A (ja) * 2016-05-23 2017-11-30 株式会社Sumco シリコン単結晶の製造方法、シリコンウェーハの製造方法およびシリコン単結晶
WO2020136972A1 (ja) * 2018-12-27 2020-07-02 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6222013B2 (ja) * 2014-08-29 2017-11-01 信越半導体株式会社 抵抗率制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0826891A (ja) * 1994-07-21 1996-01-30 Sumitomo Sitix Corp 半導体基板とその製造方法
JP2005100596A (ja) * 2003-08-22 2005-04-14 Ricoh Co Ltd 媒体特性規定方法
JP2007070131A (ja) * 2005-09-05 2007-03-22 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6045614A (en) * 1996-03-14 2000-04-04 Raytheon Company Method for epitaxial growth of twin-free, (111)-oriented II-VI alloy films on silicon substrates
JP4190906B2 (ja) * 2003-02-07 2008-12-03 信越半導体株式会社 シリコン半導体基板及びその製造方法
JP4423903B2 (ja) 2003-07-17 2010-03-03 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
JP3979412B2 (ja) 2004-09-29 2007-09-19 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
JP2008088045A (ja) * 2006-09-05 2008-04-17 Sumco Corp シリコン単結晶の製造方法およびシリコンウェーハの製造方法
JP5023900B2 (ja) * 2006-09-05 2012-09-12 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ
DE102008026784A1 (de) * 2008-06-04 2009-12-10 Siltronic Ag Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0826891A (ja) * 1994-07-21 1996-01-30 Sumitomo Sitix Corp 半導体基板とその製造方法
JP2005100596A (ja) * 2003-08-22 2005-04-14 Ricoh Co Ltd 媒体特性規定方法
JP2007070131A (ja) * 2005-09-05 2007-03-22 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017210376A (ja) * 2016-05-23 2017-11-30 株式会社Sumco シリコン単結晶の製造方法、シリコンウェーハの製造方法およびシリコン単結晶
WO2020136972A1 (ja) * 2018-12-27 2020-07-02 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2020107729A (ja) * 2018-12-27 2020-07-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
CN113302718A (zh) * 2018-12-27 2021-08-24 胜高股份有限公司 硅外延晶片的制造方法和硅外延晶片
JP7103210B2 (ja) 2018-12-27 2022-07-20 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
CN113302718B (zh) * 2018-12-27 2024-04-09 胜高股份有限公司 硅外延晶片的制造方法和硅外延晶片

Also Published As

Publication number Publication date
US20130037920A1 (en) 2013-02-14
DE112011101708T5 (de) 2013-02-28
US8729676B2 (en) 2014-05-20
KR101625135B1 (ko) 2016-05-27
KR20130113308A (ko) 2013-10-15
WO2011145279A1 (ja) 2011-11-24
JP5359991B2 (ja) 2013-12-04

Similar Documents

Publication Publication Date Title
JP2009126722A (ja) Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
TW200821416A (en) Silicon single crystal manufacturing method and silicon wafer manufacturing method
JP5786759B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP5359991B2 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP2007266125A (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP2018083754A (ja) 化合物半導体ウエハ、および光電変換素子
JP5045955B2 (ja) Ｉｉｉ族窒化物半導体自立基板
JPWO2016136552A1 (ja) Ｃ面ＧａＮ基板
JP5463693B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5830215B2 (ja) エピタキシャルウエーハ並びにその製造方法
JP2013051348A (ja) エピタキシャルウェーハ及びその製造方法
JP5533428B2 (ja) シリコンエピタキシャルウエーハの製造方法
JP2011213557A (ja) 導電性ｉｉｉ族窒化物単結晶基板の製造方法
JP2004099415A (ja) 単結晶、単結晶ウエーハ及びエピタキシャルウエーハ、並びに単結晶育成方法
JP7103210B2 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2011134830A (ja) エピタキシャルウェーハ
JP2011155130A (ja) エピタキシャルウェーハ及びその製造方法
WO2020136973A1 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP6372709B2 (ja) エピタキシャルウェーハの製造方法
JP2023113512A (ja) エピタキシャルウェーハの製造方法
WO2010098012A1 (ja) シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP2023108951A (ja) シリコンエピタキシャルウェーハの製造方法
WO2019163083A9 (ja) 窒化ガリウム結晶基板
JP5877500B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN109791878A (zh) 外延硅晶片及外延硅晶片的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130819

R150 Certificate of patent or registration of utility model

Ref document number: 5359991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250