JPS5923524A - ウエハおよびその加工方法 - Google Patents

ウエハおよびその加工方法

Info

Publication number
JPS5923524A
JPS5923524A JP57131949A JP13194982A JPS5923524A JP S5923524 A JPS5923524 A JP S5923524A JP 57131949 A JP57131949 A JP 57131949A JP 13194982 A JP13194982 A JP 13194982A JP S5923524 A JPS5923524 A JP S5923524A
Authority
JP
Japan
Prior art keywords
wafer
positioning
chamfering
inscribed circle
radius
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57131949A
Other languages
English (en)
Other versions
JPH0624199B2 (ja
Inventor
Hiroshi Maejima
前島　央
Hiroshi Nishizuka
西塚　弘
Susumu Komoriya
進 小森谷
Etsuro Egashira
江頭　悦郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP57131949A priority Critical patent/JPH0624199B2/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to KR1019830003214A priority patent/KR900006775B1/ko
Priority to DE3326356A priority patent/DE3326356C3/de
Priority to FR8312147A priority patent/FR2531108B1/fr
Priority to GB08320110A priority patent/GB2126008B/en
Priority to IT8322321A priority patent/IT1163869B/it
Publication of JPS5923524A publication Critical patent/JPS5923524A/ja
Priority to US06/830,754 priority patent/US4783225A/en
Priority to SG417/87A priority patent/SG41787G/en
Priority to HK694/87A priority patent/HK69487A/xx
Priority to MY637/87A priority patent/MY8700637A/xx
Priority to US07/783,920 priority patent/US5230747A/en
Priority to US07/857,648 priority patent/US5279992A/en
Publication of JPH0624199B2 publication Critical patent/JPH0624199B2/ja
Priority to US09/704,529 priority patent/USRE40139E1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D5/00—Bonded abrasive wheels, or wheels with inserted abrasive blocks, designed for acting only by their periphery; Bushings or mountings therefor
    • B24D5/02—Wheels in one piece
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank
    • Y10T428/219—Edge structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はウェハおよびその加工方法、特に、ウェハの外
形線とオリエンテーションフラット等の位置決め用除去
部との接合領域のチッピング等の不良を防止することの
できるウェハおよびその加工方法に関するものである。
一般に、トランジスタ、集積回路（ＩＣ）および大規模
集積回路（ＬＳＩ）の如き半導体装置の製造において、
シリコン（Ｓｉ）等の半導体利料よシなるウェハに対し
、拡散、レジスト塗布、エツチング、蒸着等の処理を施
こす場合、ウェハの表面に微小なゴミやチッピング片等
の異物が付着すると、ウェハ表面にスクラッチ傷が付い
たυ、膜厚の不均一あるいは搬送不良等の不良発生原因
となってしまう。
このような異物の発生の原因は種々のものがあるが、そ
の１つとして、たとえばウェハの搬送時にウェハの外周
部が伺らかの搬送機４？ｉＶ　（！：衝突したシあるい
はウェハどうしが接触することによシそのウェハ外局部
自体の一部が欠損を生じることが知られておシ、その欠
損によるチッピング片は異物としてウェハ表面に付着し
て各種不良をひき起こす。そこで、従来、この種のウェ
ハ外周部の欠損を防止するため、ウェハ外局部の両生表
面を機械的または化学的手段にょ９面取りすることが提
案されている。
しかしながら、このようにウェハ外周部の両生表面の面
取りを行なうだけではウェハのチッピングを未だ完全に
防止することができない。
そこで１本発明者等がそのようなチッピングの原因追求
のだめに鋭意研究を重ねた結果、次のような重大な事実
が判明した。すなわち、ウェハには一般にその結晶軸方
向を示しかつ位置決めを行なうために一部を直線状に切
シ取って、オリエンテーションフラット（主フラット）
と呼ばれるフラット部を形成することが行なわれる。と
ころが。
このようなフラット部の形成にょシ、該フラット部とウ
ェハの外形線との接合部に鋭角的屈曲部が形成されてし
まう。その結果、この接合部がチッピングを起こし易く
、ウェハの搬送時に該接合部がエアベアリングのガイド
に衝突したυ、他のウェハと接触したシすることにょシ
、該接合部が欠損してチッピング片を生じることになる
ものである。
したがって、本発明の目的は、ウェハの外形線とオリエ
ンテーションフラットの如きウェハ除去部との接合領域
のチッピングによる異物の発生およびその他の各種不良
の発生を防止することのできるウェハおよびその加工方
法を提供することにある。
以下、本発明を図面に示す実施例にしたがって詳細に説
明する。
第１図は本発明によるウェハの一実施例を示すもので、
同図（ａ）はその平面図、（ｂ）は拡大断面図である。
本実施例のウェハ１はたとえばシリコン（Ｓｔ　）の単
結晶をスライスすることにょシ作られた円形形状を有し
、その一部分は結晶軸の方向を示しかつ各種処理におけ
るウェハ１の位置決めを行なうための位置決め用除去部
として主フラットすなわちオリエンテーションフラット
（０，Ｆ、）２が直線状に切断形成されている。
また、ウェハ１の外周部３は第１図（ｂ）かられかるよ
うにたとえば円弧状に面取シされている。
さらに、この実施例におけるウェハ１は前記オリエンテ
ーションフラット２の両端と該ウェハ１の外形線との接
合部４において二点鎖線で示す角部領域を実線で示す円
弧状に面取シされ、この接合部４の角部領域がウェハ１
の各種処理中にチッピングを起こし、欠損によるチッピ
ング片として異物を発生すること等の不良を防止するよ
う構成されている。すなわち、第１図の実施例における
接合部４０面取り領域５は二点鎖線とで囲まれた領域で
あシ、との面取シ領域５の内縁はウェハ１の外形線とオ
リエンテーションフラット２とに内接する共通内接円の
円弧によｐ画定されている。
この接合部４０円弧状の面取υを行なう場合、面取シ領
域５の好ましい面取り範囲は次のようにして決定され、
それについて第２図に関して詳細に説明する。
第２図において、ウェハ１の半径はＲであυ。
その中心は０１　とする。この中心Ｏ８からオリエンテ
ーションフラット２までの距離をｙとし、０１からオリ
エンテーションフラット２に垂線を下ろすと、その交点
Ｐはオリエンテーションフラット２の中間点であり、該
オリエンテーションフラット２の面取シ加工前の全長の
半分すなわち点）〕かう該オリエンテーションフラット
２とウニノ・１の外形線との接合部４までの距離はｂと
する。
オリエンテーションフラット２の長さおよびウェハ１の
厚さとウニノー１の直径との関係はミラーウェハ（鏡面
ウニノ・）状態で表４に示すようになることがＳＥＭＩ
規格において定められている。
一方、オリエンテーションフラット２を利用してウェハ
１の位置合せを行なう必要上、オリエンテーションフラ
ット２には正確な位置合せのために最低限有していなけ
ればならないフラット部の長さがアシ、その長さの半分
をａとすると、長さａは点Ｐから共通内接円とオリエン
テーションフラット２との内接点ｉ、までの距離である
。符号６は位置合せ用のローラであるが、位置合せ手段
としてはそれ以外に光電変換素子等を用いてもよい。
また、共通内接円とウニノ・１の外形線との内接点はｉ
ｔとすると、共通内接円の中心Ｏ２はウェハ１の中心０
１と内接点ｉ！とを結ぶ直線上にあυ、この直線と直線
０．Ｐとの角度はθで表わされる。
しだがりで、ウニノＳ１の外形線およびオリエンデーシ
ロンフラット２０両方に内接する共通内接円の半径ｒは
次のようにして求められる。
まず、ローラ６による位置合せのために最低限有してい
なければならない長さ、すなわちオリエンテーションフ
ラット２のうち面取シ加工されないフラット部の長さａ
　（ａ−Ｐ　ｌｔ　）はａ＝　（Ｒ−ｒ）８Ｌ１１６　
　　　　　　、、、、、、・−（１，ｉ次に、ウニノ・
１の中心０．からメーリエンテーション２への垂線ｏ、
Ｐの長さｙは ｙ＝（Ｒｒ）強θ＋ｒ　　　　・・・・・・・・・（２
）また、直角三角形０．Ｐ４　　より　ｙ　！　＝　ｌ
ζ２−ｂ″であるから、 ｙ＝Ｊ７７Ｆ　　　　　　　（３） （２）式に（３）式を代入すると。
（１）式よυ ｓｉｎ’　　θ±ｃｏｓ２　　θ＝１よシ、（４）　、
　（５１弐力１ら（６）式を整理すると、 したがって、本実施例においては、ウニノ・１の外形線
とオリエンテーションフラット２との接合領域における
面取υ領域５は第２図に斜線で示すように、（方式の半
径ｒの共通内接円の円弧またはそれよシも外側の領域内
であれば、どのような半径の円弧に沿って面取り加工し
てもよい。
すなわち、ウェハ１の外形線およびオリエンテーション
フラット２の両方との共通内接円の半径ｒは次式に示す
範囲内であればよく、この半径ｒの範囲内で円弧状に面
取シ加工すればよい。
その結果、本実施例によれば、ウニノ・１の外形線とオ
リエンテーションフラット２との接合領域には、鋭角的
な角部または屈曲部が全く存在しないので、この接合領
域がウェハ１の搬送時にたとえばエアベアリングのガイ
ドに衝突したシ、他のウェハと接触したシすることによ
シ欠損してチッピング片を発生することを防止できる。
また、このようなチッピング片の発生による異物不良の
他に、搬送時に鋭角的角部がエアベアリングのガイド等
に引っ掛かることによる搬送不良、さらにレジスト塗布
時に鋭角的角部で気流が乱れることによυレジストの膜
厚が部分的にばらつくことによるレジスト膜厚不良等の
不良を著しく低減することができ、大径のウェハにとっ
て特に好適である。
第３図は本発明によるウェハの他の１つの実施例を示す
平面図である。
この実施例においては、ウェハ１の外形線とオリエンテ
ーションフラット２との接合領域を斜線で示す面取シ領
域５の範囲内で直線的に面取シ加工する。この場合、面
取り領域５の最大面取り範囲は、第２図に関して前記し
たように、ウェハ１の外形線およびオリエンテーション
フラット２の両方との共通内接円の内接点１１とｉ、と
を結ぶ直線によシ画定される。この共通内接円の半径ｒ
は前記（８）式に示すものと同じ範囲内で選択できる。
本実施例の場合にも、ウェハ１の外形線とオリエンテー
ションフラット２との接合部４にオケる鋭角的角部また
は屈曲部がなくなるので、チッピング片の発生による異
物不良、搬送不良、レジスト膜厚不良等を太１［」に低
減できる。
なお、本発明による面取υ加工は前記実施例の円弧状ま
たは直線状の他、様々な曲線形状または多角形状等、鋭
角的角部をなくすことのできるものであれば、どのよう
な面取シ形状にもすることができる。
また、本発明は前記した主フラットすなわちオリエンテ
ーションフラットの他に、副フラットすなわち第２フラ
ツトを設ける場合にも適用できる。
すなわち、この場合には、第４図に示すように、オリエ
ンテーションフラット２の両端とウェハ１の外形線との
接合領域の面取り領域５を面取如加工すると共に、第２
フラツト７の両端とウェハ１の外形線との接合領域も５
ａで示す範囲の如く、第２フラツト７およびウェハ１の
外形線の両方と内接する共通内接円の円弧または内接点
どうしを結ぶ直線に沿っであるいはその外側の領域にお
いて面取り加工する。
さらに、オリエンテーションフラット２および第２フラ
ツト７の如きフラット部以外に、第４図に符号８で例示
するように曲線状の位置決め用切欠きをウェハ１に形成
する場合にも本発明を適用することができる。すなわち
、この場合１位置決め用切欠き８の両端とウェハ１の外
形線との接合領域を、５ｂで示す範囲の如く、該位置決
め用切欠き８およびウェハ１の外形線の両方に内接する
共通内接円の円弧または内接点どうしを結ぶ直線に沿っ
であるいはその外側の領域において面取り加工すればよ
い。
本発明の面取り加工はオリエンテーションフラット２の
形成と同時に行なってもよく、あるいは外周部３の厚さ
方向の面取シ加工と同時に行なってもよく、このような
同時的面取如加工は作業効率的に非常に良好であるが、
別々に面取シ加工してもよい。勿論、本発明はウェハ１
の外周部３の厚さ方向の面取り加工は必ずしも必要とす
るものではない。
なお、本発明によυ面取シ加工を行なう場合に用いるこ
とのできる装置としては様々なものが考えられるが、第
５図〜第７図にその一例を示す。
第５図の面取り装置はいわゆる形状倣い型のもので、直
線溝９を持つ砥石８を回転させながら水平方向および垂
直方向に移動させて面取υ加工を行ない、またウェハ１
の外周部３の厚さ方向の面取シ加工も行なうことができ
る。
第６図の面取シ装置はいわゆる形状転写型のもので、ウ
ェハ１の外周部３の厚さ方向の面取り形状に合せた湾曲
溝１１を有する砥石１０を回転させながら水平方向に移
動させることによυ、ウェハ１の外周部３を第１図（ｂ
）に示す如く面取り加工する他、第２図〜第４図に示す
面取υ領域５．５ａ。
５ｂも面取シ加工することができる。
このように、第５図および第６図の面取シ装置は面取多
領域５．５ａ、５ｂの面取υ加工およびウェハ１の外周
部３の面取シ加工のいずれも行なうことができるので、
これらの機械的面取シ加工は別々に行なってもよいが、
同時に行なうのが効率的である。
また、第７図の面取り装置は化学的に面取υ加工を行な
うもので、多数のウェハｌを回転支掲体１２に挾んでエ
ツチング槽１３内のエツチング液１４中に沈め、回転支
持体１２と共に回転させながらエツチング液１４でウェ
ハ１の外周部のエツチングを行なう。この場合には、面
取り領域５゜５ａ＋５ｂのみの面取シ加工を行なうため
にはウェハ１の他の外周部をエツチング液１４に触れな
いようマスクする必要があるが、面取υ領域５゜５ａ、
５ｂを予め機械的研削で面取υ加工した後、エツチング
液で外周部全体の角部を厚さ方向に化学的に面取シ加工
してもよい。第７図の場合はウェハ１に対する機械的＠
撃を軽減できる。
なお、本発明はシリコン（Ｓｉ）よりなるウェハに限ら
ず、ゲルマニウム（Ｇｅ）、あるいはガリウム・砒素（
ＧａＡｓ）＋ガリウムーガーネットの如き各種化合物半
導体材料よシなるウェハにも適用できる。
以上説明したように、本発明によれば、ウェハの位置決
め用除去部とウェハの外形線との接合領域に鋭角的角部
または屈曲部が存在しないので、ウェハのチッピングに
よる異物不良、搬送不良。
レジスト膜厚不良の如き、鋭角的角部または屈曲部の存
在に起因する不良を著しく低減できる。
【図面の簡単な説明】
第１図（ａ）と（ｂ）は本発明によるウェハの一実施例
の平面図とその拡大断面図、 第２図は第１図のウェハにおける面取多領域の決定につ
いて説明するだめの平面図、 第３図は本発明によるウェハの他の１つの実施例の平面
図、 第４図は本発明のさらに他の実施例を示す平面図。 第５図〜第７図は本発明によるウェハの加工方法を実施
するために使用できる面取り装置の例を示す図である。 １・・・ウェハ、２・・・オリエンテーションフラット
、３・・・外周部、４・・・面取シ加工前のウェハの外
形線とオリエンテーションフラットとの接合部、５ν５
ａ、５ｂ・・・面取多領域、６・・・位置決め用のロー
シ、７°゛°第２フラット、８・・・位置決め用切欠き
。 代理人　弁理士　　薄　１）利　幸 第　　１　　図 第　　２　図 第　　３　　図 ｒ６′ 第　　４　　図 第　　５　　図 第　　６　図 第　　７　図

Claims (1)

  1. 【特許請求の範囲】 １、　ウェハの外形線と該ウェハの外形に対するオリエ
    ンテーションフラツｌ−４たはその他の位置決め用除去
    部との接合領域を面取り加工したことを特徴とするウェ
    ハ。 ２、面取υ加工は、ウニノ・の外形線および前記位置決
    め用除去部の共通内接円に沿ってまたはそれよシも外側
    の領域において曲線状に行なわれていることを特徴とす
    る特許請求の範囲第１項記載のウェハ。 ３、面取り加工は、ウェハの外形線および前記位置決め
    用除去部の共通内接円の内接点間を結ぶ線に沿ってまた
    はそれよシも外側の領域において直線状に行なわれるこ
    とを特徴とする特許請求の範囲第１項記載のウェハ。 ４、前記内接円の半径は次式で表わされることを特徴と
    する特許請求の範囲第２項または第３項記載のウェハ。 ｒ＝内接円の半径 Ｒ＝ウェハの半径 ａ＝位置決め用除去部の面取シ加工しない部分（フラン
    ト部）の長さの半分 ｂ＝位置決め用除去部の面取シ加工前の全長の半分。 ５、　ウェハの外形に対してオリエンテーションフラッ
    トまたはその他の位置決め用除去部を形成し、この位置
    決め用除去部とウェハの外形線との接合領域を面取シ加
    工することを特徴とするウェハの加工方法。 ６、面取り加工は前記位置決め用除去部の形成またはウ
    ェハの外周部の厚さ方向の面取シ加工と同時に行なわれ
    ることを特徴とする特許請求の範囲第５項記載のウェハ
    の加工方法。 ７、面取り加工は、ウェハの外形線および前記位置決め
    用除去部の共通内接円に沿ってまたはそれよシも外側の
    領域において曲線状に行なうことを特徴とする特許請求
    の範囲第５項記載のウニノ・の加工方法。 ８、面取り加工は、ウェハの外形線および前記位置決め
    用除去部の共通内接円の内接点を結ぶ線に沿ってまたは
    それよシも外側の領域において直線状に行なうことを特
    徴とする特許請求の範囲第５項記載のウェハの加工方法
    。 ９、前記内接円の半径は次式で表わされることを特徴と
    する特許請求の範囲第７項まだは第８項記載のウェハ。 ｒ；内接円の半径 Ｒ＝ウェハの半径 ａ＝位置決め用除去部の面取υ加工しない部分（フラッ
    ト部）の長さの半分 ｂ＝位置決め用除去部の面取シ加工前の全長の半分。
JP57131949A 1982-07-30 1982-07-30 ウエハの加工方法 Expired - Lifetime JPH0624199B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP57131949A JPH0624199B2 (ja) 1982-07-30 1982-07-30 ウエハの加工方法
KR1019830003214A KR900006775B1 (ko) 1982-07-30 1983-07-14 웨이퍼 및 그 가공방법
DE3326356A DE3326356C3 (de) 1982-07-30 1983-07-21 Scheibenförmiger Wafer und Verfahren zu seiner Herstellung
FR8312147A FR2531108B1 (fr) 1982-07-30 1983-07-22 Pastille a bords arrondis ou chanfreines pour semi-conducteurs et procede d'usinage d'une telle pastille
GB08320110A GB2126008B (en) 1982-07-30 1983-07-26 Wafer and method of working the same
IT8322321A IT1163869B (it) 1982-07-30 1983-07-29 Wafer e relativo procedimento di lavorazione
US06/830,754 US4783225A (en) 1982-07-30 1986-02-19 Wafer and method of working the same
SG417/87A SG41787G (en) 1982-07-30 1987-05-06 Wafer and method of working the same
HK694/87A HK69487A (en) 1982-07-30 1987-09-24 Wafer and method of working the same
MY637/87A MY8700637A (en) 1982-07-30 1987-12-30 Wafer and method of working the same
US07/783,920 US5230747A (en) 1982-07-30 1991-10-29 Wafer having chamfered bend portions in the joint regions between the contour of the wafer and the cut-away portion of the wafer
US07/857,648 US5279992A (en) 1982-07-30 1992-03-25 Method of producing a wafer having a curved notch
US09/704,529 USRE40139E1 (en) 1982-07-30 2000-11-03 Wafer having chamfered bend portions in the joint regions between the contour of the cut-away portion of the wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57131949A JPH0624199B2 (ja) 1982-07-30 1982-07-30 ウエハの加工方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP22258292A Division JPH0777187B2 (ja) 1992-08-21 1992-08-21 ウエハ

Publications (2)

Publication Number Publication Date
JPS5923524A true JPS5923524A (ja) 1984-02-07
JPH0624199B2 JPH0624199B2 (ja) 1994-03-30

Family

ID=15069972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57131949A Expired - Lifetime JPH0624199B2 (ja) 1982-07-30 1982-07-30 ウエハの加工方法

Country Status (10)

Country Link
US (1) US4783225A (ja)
JP (1) JPH0624199B2 (ja)
KR (1) KR900006775B1 (ja)
DE (1) DE3326356C3 (ja)
FR (1) FR2531108B1 (ja)
GB (1) GB2126008B (ja)
HK (1) HK69487A (ja)
IT (1) IT1163869B (ja)
MY (1) MY8700637A (ja)
SG (1) SG41787G (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62239517A (ja) * 1986-04-10 1987-10-20 Nec Corp 半導体基板
JPH04113619A (ja) * 1990-09-03 1992-04-15 Mitsubishi Materials Corp ウェーハおよびその製造方法
JP2017190279A (ja) * 2016-04-15 2017-10-19 住友金属鉱山株式会社 非磁性ガーネット基板の製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5230747A (en) * 1982-07-30 1993-07-27 Hitachi, Ltd. Wafer having chamfered bend portions in the joint regions between the contour of the wafer and the cut-away portion of the wafer
US5279992A (en) * 1982-07-30 1994-01-18 Hitachi, Ltd. Method of producing a wafer having a curved notch
US4579760A (en) * 1985-01-08 1986-04-01 International Business Machines Corporation Wafer shape and method of making same
JPH0624179B2 (ja) * 1989-04-17 1994-03-30 信越半導体株式会社 半導体シリコンウェーハおよびその製造方法
JPH0624200B2 (ja) * 1989-04-28 1994-03-30 信越半導体株式会社 半導体デバイス用基板の加工方法
US5036624A (en) * 1989-06-21 1991-08-06 Silicon Technology Corporation Notch grinder
JP2742710B2 (ja) * 1989-06-26 1998-04-22 三菱電機株式会社 半導体ウェハ
JP2559650B2 (ja) * 1991-11-27 1996-12-04 信越半導体株式会社 ウエーハ面取部研磨装置
KR0185234B1 (ko) * 1991-11-28 1999-04-15 가부시키 가이샤 토쿄 세이미쯔 반도체 웨이퍼의 모떼기 방법
JPH07205001A (ja) * 1993-11-16 1995-08-08 Tokyo Seimitsu Co Ltd ウェーハ面取り機
JP2827885B2 (ja) * 1994-02-12 1998-11-25 信越半導体株式会社 半導体単結晶基板およびその製造方法
US5529051A (en) * 1994-07-26 1996-06-25 At&T Corp. Method of preparing silicon wafers
US5510623A (en) * 1995-02-24 1996-04-23 Loral Fairchild Corp. Center readout intra-oral image sensor
JP3336866B2 (ja) * 1996-08-27 2002-10-21 信越半導体株式会社 気相成長用シリコン単結晶基板の製造方法
JP2000254845A (ja) * 1999-03-10 2000-09-19 Nippei Toyama Corp ウエーハのノッチ溝の面取り方法及びウエーハ
MY127032A (en) * 1999-12-28 2006-11-30 Hitachi Metals Ltd Work chamfering apparatus and work chamfering method
US6361405B1 (en) * 2000-04-06 2002-03-26 Applied Materials, Inc. Utility wafer for chemical mechanical polishing
US6804086B2 (en) 2000-04-27 2004-10-12 Seagate Technology Llc Unitary crystalline slider with edges rounded by laser ablation
US6787891B2 (en) * 2000-12-06 2004-09-07 Medtronic, Inc. Freeform substrates and devices
US20020074633A1 (en) * 2000-12-18 2002-06-20 Larson Lary R. Interconnection of active and passive components in substrate
JP2007189093A (ja) * 2006-01-13 2007-07-26 Disco Abrasive Syst Ltd 半導体ウエーハ
TWI314758B (en) * 2006-04-20 2009-09-11 Touch Micro System Tech Wafer having an asymmetric edge profile and method of making the same
US8389099B1 (en) * 2007-06-01 2013-03-05 Rubicon Technology, Inc. Asymmetrical wafer configurations and method for creating the same
KR20180033193A (ko) * 2015-07-24 2018-04-02 아사히 가라스 가부시키가이샤 유리 기판, 적층 기판, 적층 기판의 제조 방법, 적층체, 곤포체, 및 유리 기판의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823430A (ja) * 1981-08-04 1983-02-12 Nec Kyushu Ltd 半導体ウエハ−ス

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1095952B (de) * 1958-08-04 1960-12-29 Philips Nv Verfahren zur Herstellung von gleich langen Halbleiterstreifen aus einem homogenen einkristallinen Halbleiterstab fuer mehrere Halbleiteranordnungen
NL256387A (ja) * 1960-09-29
US3951728A (en) * 1974-07-30 1976-04-20 Hitachi, Ltd. Method of treating semiconductor wafers
JPS5846858B2 (ja) * 1975-11-13 1983-10-19 日本電気ホームエレクトロニクス株式会社 ハンドウタイソウチノセイゾウホウホウ
JPS5338594A (en) * 1976-09-20 1978-04-08 Rakuton Kagaku Kougiyou Kk Baits for angling
US4228937A (en) * 1979-03-29 1980-10-21 Rca Corporation Cleaving apparatus
US4344260A (en) * 1979-07-13 1982-08-17 Nagano Electronics Industrial Co., Ltd. Method for precision shaping of wafer materials
US4256229A (en) * 1979-09-17 1981-03-17 Rockwell International Corporation Boat for wafer processing
JPS56105638A (en) * 1980-01-26 1981-08-22 Sumitomo Electric Ind Ltd Manufacture of circular gallium arsenide wafer
JPS5743410A (en) * 1980-08-29 1982-03-11 Fujitsu Ltd Manufacture of semiconductor device
JPH05338594A (ja) * 1992-06-11 1993-12-21 Mitsubishi Heavy Ind Ltd 飛行訓練安全監視装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823430A (ja) * 1981-08-04 1983-02-12 Nec Kyushu Ltd 半導体ウエハ−ス

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62239517A (ja) * 1986-04-10 1987-10-20 Nec Corp 半導体基板
JPH04113619A (ja) * 1990-09-03 1992-04-15 Mitsubishi Materials Corp ウェーハおよびその製造方法
JP2017190279A (ja) * 2016-04-15 2017-10-19 住友金属鉱山株式会社 非磁性ガーネット基板の製造方法

Also Published As

Publication number Publication date
KR840005383A (ko) 1984-11-12
US4783225A (en) 1988-11-08
GB2126008A (en) 1984-03-14
GB8320110D0 (en) 1983-08-24
SG41787G (en) 1987-07-17
DE3326356C2 (ja) 1993-07-01
FR2531108A1 (fr) 1984-02-03
FR2531108B1 (fr) 1987-05-07
KR900006775B1 (ko) 1990-09-21
DE3326356C3 (de) 1998-06-10
DE3326356A1 (de) 1984-02-09
GB2126008B (en) 1986-08-06
JPH0624199B2 (ja) 1994-03-30
HK69487A (en) 1987-10-02
MY8700637A (en) 1987-12-31
IT8322321A0 (it) 1983-07-29
IT1163869B (it) 1987-04-08

Similar Documents

Publication Publication Date Title
JPS5923524A (ja) ウエハおよびその加工方法
EP0396326B1 (en) Method of processing substrate for semiconductor device
KR102158900B1 (ko) 포토마스크 기판, 포토마스크 블랭크, 포토마스크, 포토마스크 기판의 제조 방법, 포토마스크의 제조 방법 및 표시 장치의 제조 방법
US5230747A (en) Wafer having chamfered bend portions in the joint regions between the contour of the wafer and the cut-away portion of the wafer
US5279992A (en) Method of producing a wafer having a curved notch
JP3046003B2 (ja) 電子デバイス用ガラス基板及びその製造方法
JP2892959B2 (ja) ウェハの加工方法
JPH0777187B2 (ja) ウエハ
JP2892958B2 (ja) ウェハ
JP3017973B2 (ja) 化学機械研磨機のホルダにウェーハを保持するためのアダプター
JPH07201692A (ja) ウェハ
US6218727B1 (en) Wafer frame
JP2002033378A (ja) ウェーハハンドリング装置
JP3516203B2 (ja) 化合物半導体ウェハ
JPS6058579B2 (ja) 半導体ウエ−ハの製造方法
JPS61292922A (ja) 半導体装置の製造方法
JPH0653100A (ja) 半導体ウエハ及びその結晶方位検出方法
JP2006253387A (ja) 外周研削装置及び貼り合わせ基板の研削方法
TW454304B (en) Method for cutting wafers
US20220163792A1 (en) Carrier mechanism for cleaning and handling
JPH11219923A (ja) 半導体ウェハおよび半導体ウェハの製造方法ならびに半導体装置の製造方法
TW202413230A (zh) 承載片
JP2000190191A (ja) 半導体ウェ―ハの加工方法
JPH02186619A (ja) 半導体結晶ウェーハ
JPH04225546A (ja) 半導体装置の製造方法