JP2892959B2 - ウェハの加工方法 - Google Patents

ウェハの加工方法

Info

Publication number
JP2892959B2
JP2892959B2 JP7003783A JP378395A JP2892959B2 JP 2892959 B2 JP2892959 B2 JP 2892959B2 JP 7003783 A JP7003783 A JP 7003783A JP 378395 A JP378395 A JP 378395A JP 2892959 B2 JP2892959 B2 JP 2892959B2
Authority
JP
Japan
Prior art keywords
wafer
chamfering
orientation flat
flat
chamfered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7003783A
Other languages
English (en)
Other versions
JPH07211603A (ja
Inventor
央 前島
弘 西塚
進 小森谷
悦郎 江頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7003783A priority Critical patent/JP2892959B2/ja
Publication of JPH07211603A publication Critical patent/JPH07211603A/ja
Application granted granted Critical
Publication of JP2892959B2 publication Critical patent/JP2892959B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明はウエハの加工方法、特
に、ウエハの外形線と切り欠き部との接合部のチッピン
グ等の不良を防止することのできる半導体ウエハの加工
方法に関するものである。 【0002】 【従来の技術】一般に、トランジスタ,集積回路(I
C)および大規模集積回路(LSI)の如き半導体装置
の製造において、シリコン(Si)等の半導体材料より
なるウェハに対し、拡散,レジスト塗布,エッチング,
蒸着等の処理を施こす場合、ウェハの表面に微少なゴミ
やチッピング片等の異物が付着すると、ウェハ表面にス
クラッチ傷が付いたり、膜厚の不均一あるいは搬送不良
等の不良発生原因となってしまう。 【0003】このような異物の発生の原因は種々のもの
があるが、その1つとして、たとえばウェハの搬送時に
ウェハの外周部が何らかの搬送機構と衝突したりあるい
はウェハどうしが接触することによりそのウェハ外周部
自体の一部が欠損を生じることが知られており、その欠
損によるピッチング片は異物としてウェハ表面に付着し
て各種不良を引き起こす。そこで、従来、この種のウェ
ハ外周部の欠損を防止するため、ウェハ外周部の両主表
面を機械的または化学的手段により面取りすることが提
案されている。 【0004】 【発明が解決しようとする課題】しかしながら、このよ
うにウェハ外周部の両主表面の面取りを行なうだけでは
ウェハのチッピングを未だ完全に防止することができな
い。 【0005】そこで、本発明者等がそのようなチッピン
グの原因追及のために鋭意研究を重ねた結果、次のよう
な重大な事実が判明した。すなわち、ウェハには一般に
その結晶軸方向を示しかつ位置決めを行なうために一部
を直線状に切り取って、オリエンテーションフラット
(主フラット)と呼ばれるフラット部を形成することが
行なわれる。ところが、このようなフラット部の形成に
より、該フラット部とウェハの外形線との接合部に鋭角
的屈曲部が形成されてしまう。その結果、この接合部が
チッピングを起こし易く、ウェハの搬送時に該接合部が
エアベアリングのガイドに衝突したり、他のウェハと接
触したりすることにより、該接合部が欠損してチッピン
グ片を生じることになるものである。 【0006】又、ウエハの位置決め用として、上記のよ
うに直線状に切り取る以外に、ウエハの一部に曲線状の
切欠き部を設ける場合も、ウエハの外形線と該切り欠き
部との接合部に鋭角的屈曲部が形成され、上記と同様な
問題が発生する。 【0007】特に、本発明は、ウエハの外形部に曲線状
の切り欠き部が存在するように加工される半導体ウエハ
の加工方法を対象とするもので有り、したがって、本発
明の目的は、ウエハ外形部と曲線状の切り欠き部との接
合部のチッピング及びウエハ外形部のチッピングによる
異物の発生およびその他の各種不良の発生を防止するこ
とのできる半導体ウエハの加工方法を提供することにあ
る。 【0008】 【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。 【0009】すなわち、砥石を用いて、半導体ウエハの
外形部の主面及び裏面を厚さ方向に面取り加工し、かつ
前記ウエハの外形部と前記曲線状の切り欠き部との接合
部を厚さ方向及び平面方向において面取り加工して、前
記接合部が前記ウエハの主面及び主面に対し平行な面内
において曲線状となるように加工することを特徴とする
半導体ウエハの加工方法とするものである。 【0010】 【作用】上記した手段によれば、ウエハの外形部と曲線
状の切り欠き部との接合部及びウエハの外形部が面取り
加工されているためそれらに鋭角的角部または屈曲部が
存在せず、上記接合部及び外形部はチッピングを起こさ
ない。従って、チッピングによる異物の発生およびその
他の各種不良の発生を防止することができる。 【0011】 【実施例】以下、本発明を図面に示す実施例にしたがっ
て詳細に説明する。 【0012】図1及び図2は本発明によるウェハの一実
施例を示すもので、図1はその平面図、図2は拡大断面
図である。 【0013】本実施例のウェハ1はたとえばシリコン
(Si)の単結晶をスライスすることにより作られた円
形形状を有し、その一部分は結晶軸の方向を示しかつ各
種処理におけるウェハ1の位置決めを行なうための位置
決め用除去部として主フラットすなわちオリエンテーシ
ョンフラット(O.F.)2が直線状に切断形成されて
いる。 【0014】また、ウェハ1の外周部3は図2からわか
るようにたとえば円弧状に面取りされている。この面取
りによりウェハ外周部の欠損を防ぎ、ウェハ外周部での
チッピングを防止している。 【0015】さらに、この実施例におけるウェハ1は前
記オリエンテーションフラット2の両端と該ウェハ1の
外形線との接合部4において二点鎖線で示す角部領域を
実線で示す円弧状に面取りされ、この接合部4の角部領
域がウェハ1の各種処理中にチッピングを起こし、欠損
によるチッピング片として異物を発生すること等の不良
を防止するよう構成されている。すなわち、図1の実施
例における接合部4の面取り領域5は二点鎖線とで囲ま
れた領域であり、この面取り領域5の内縁はウェハ1の
外形線とオリエンテーションフラット2とに内接する共
通内接円の円弧により画定されている。 【0016】この接合部4の円弧状の面取りを行なう場
合、面取り領域5の好ましい面取り範囲は次のように決
定され、それについて図3に関し詳細に説明する。 【0017】図3において、ウェハ1の半径はRであ
り、その中心はO1とする。この中心O1からオリエンテ
ーションフラット2までの距離をyとし、O1からオリ
エンテーションフラット2に垂線を下ろすと、その交点
Pはオリエンテーションフラット2の中間点であり、該
オリエンテーションフラット2の面取り加工前の全長の
半分すなわち点Pから該オリエンテーションフラット2
とウェハ1の外形線との接合部4までの距離はbとす
る。 【0018】オリエンテーションフラット2の長さおよ
びウェハ1の厚さとウェハの直径との関係はミラーウェ
ハ(鏡面ウェハ)状態で表1に示すようになることがS
EMI規格において定められている。 【0019】 【表1】 【0020】一方、オリエンテーションフラット2を利
用してウェハ1の位置合せを行なう必要上、オリエンテ
ーションフラット2には正確な位置合せのために最低限
有していなければならないフラット部の長さがあり、そ
の長さの半分をaとすると、長さaは点Pから共通内接
円とオリエンテーションフラット2との内接点i1まで
の距離である。符号6は位置合せ用のローラであるが、
位置合せ手段としてはそれ以外に光電変換素子等を用い
てもよい。 【0021】また、共通内接円とウェハ1の外形線との
内接点はi2とすると、共通内接円の中心O2はウェハ1
の中心O1と内接点i2を結ぶ直線状にあり、この直線と
直線O1Pとの角度はθで表わされる。 【0022】したがって、ウェハ1の外形線およびオリ
エンテーションフラット2の両方に内接する共通内接円
の半径rは次のようにして求められる。 【0023】まず、ローラ6による位置合せのために最
低限有していなければならない長さ、すなわちオリエン
テーションフラット2のうち面取り加工されないフラッ
ト部の長さa(a=Pi2)は 【0024】 【数1】 【0025】次に、ウェハ1の中心O1からオリエンテ
ーションフラット2への垂直O1Pの長さyは 【0026】 【数2】 【0027】また、直角三角形O1P4より、y2=R2
−b2であるから、 【0028】 【数3】 【0029】(数2)式に(数3)式を代入すると、 【0030】 【数4】 【0031】(数1)式より 【0032】 【数5】 【0033】sin2θ+cos2θ=1より、(数
4),(数5)式から 【0034】 【数6】 【0035】(数6)式を整理すると、 【0036】 【数7】 【0037】したがって、本実施例においては、ウェハ
1の外形線とオリエンテーションフラット2との接合領
域における面取り領域5は図2に斜線で示すように、
(数7)式の半径rの共通内接円の円弧またはそれより
も外側の領域内であれば、どのような半径の円弧に沿っ
て面取り加工してもよい。 【0038】すなわち、ウェハ1の外形線およびオリエ
ンテーションフラット2の両方との共通内接円の半径r
は次式に示す範囲内であればよく、この半径rの範囲内
で円弧状に面取り加工すればよい。 【0039】 【数8】 【0040】その結果、本実施例によれば、ウェハ1の
外形線とオリエンテーションフラット2との接合領域に
は、鋭角的な角部または屈曲部が全く存在しないので、
この接合領域がウェハ1の搬送時にたとえばエアベアリ
ングのガイドに衝突したり、他のウェハと接触したりす
ることにより欠損してチッピング片を発生することを防
止できる。また、このようなチッピング片の発生による
異物不良の他に、搬送時に鋭角的角部がエアベアリング
のガイド等に引っ掛ることによる搬送不良、さらにレジ
スト塗布時に鋭角的角部で気流が乱れることによりレジ
ストの膜厚が部分的にばらつくことによるレジスト膜厚
不良等の不良を著しく低減することができ、大径のウェ
ハにとって特に好適である。 【0041】図4は本発明によるウェハの他の1つの実
施例を示す平面図である。 【0042】この実施例においては、ウェハ1の外形線
とオリエンテーションフラット2との接合領域を斜線で
示す面取り領域5の範囲内で直線的に面取り加工する。
この場合、面取り領域5の最大面取り範囲は、図3に関
して前記したように、ウェハ1の外形線およびオリエン
テーションフラット2の両方との共通内接円の内接点i
1とi2とを結ぶ直線により画定される。この共通内接円
の半径rは前記(数8)式に示すものと同じ範囲内で選
択できる。 【0043】本実施例の場合にも、ウェハ1の外形線と
オリエンテーションフラット2との接合部4における鋭
角的角部または屈曲部がなくなるので、チッピング片の
発生による異物不良、搬送不良、レジスト膜厚不良等を
大巾に低減できる。 【0044】なお、本発明による面取り加工は前記実施
例の円弧状または直線状の他、様々な曲線形状または多
角形状等、鋭角的角部をなくすことのできるものであれ
ば、どのような面取り形状にもすることができる。ま
た、本発明は前記した主フラットすなわちオリエンテー
ションフラットの他に、副フラットすなわち第2フラッ
トを設ける場合にも適用できる。すなわち、この場合に
は、図5に示すようにオリエンテーションフラット2の
両端とウェハ1の外形線との接合領域の面取り領域5を
面取り加工すると共に、第2フラット7の両端とウェハ
1の外形線との接合領域も5aで示す範囲の如く、第2
フラット7およびウェハ1の外形線の両方と内接する共
通内接円の円弧または内接点どうしを結ぶ直線に沿って
あるいはその外側の領域において面取り加工する。 【0045】さらに、オリエンテーションフラット2お
よび第2フラツト7の如きフラット部以外に、図5に符
号8で例示するように曲線状の位置決め用切欠きをウエ
ハ1に形成する場合にも本発明を適用することができ
る。すなわち、この場合、位置決め用切欠き8の両端と
ウエハ1の外形線との接合領域を、5bで示す範囲の如
く、該位置決め用切欠き8およびウエハ1の外形線の両
方に内接する共通内接円の円弧に沿ってあるいはその外
側の領域において面取り加工すればよい。 【0046】本発明の面取り加工はオリエンテーション
フラット2の形成と同時に行なってもよく、あるいは外
周部3の厚さ方向の面取り加工と同時に行なってもよ
く、このような同時的面取り加工は作業効率的に非常に
良好であるが、別々に面取り加工してもよい。 【0047】なお、本発明により面取り加工を行なう場
合に用いることのできる装置としては様々なものが考え
られるが、図6〜図8にその一例を示す。 【0048】図6の面取り装置はいわゆる形状倣い型の
もので、直線溝9を持つ砥石8を回転させながら水平方
向および垂直方向に移動させて面取り加工を行ない、ま
たウェハ1の外周部3の厚さ方向の面取り加工も行なう
ことができる。 【0049】図7の面取り装置はいわゆる形状転写型の
もので、ウェハ1の外周部3の厚さ方向の面取り形状に
合せた湾曲溝11を有する砥石10を回転させながら水
平方向に移動させることにより、ウェハ1の外周部3を
図2に示す如く面取り加工する他、図3〜図5に示す面
取り領域5,5a,5bも面取り加工することができ
る。 【0050】このように、図6および図7の面取り装置
は面取り領域5,5a,5bの面取り加工およびウェハ
1の外周部3の面取り加工のいずれも行なうことができ
るので、これらの機械的面取り加工は別々に行なっても
よいが、同時にに行なうのが効率的である。 【0051】また、図8の面取り装置は化学的に面取り
加工を行なうもので、多数のウェハ1を回転指持体12
に挟んでエッチング槽13内のエッチング液14中に沈
め、回転指持体12と共に回転させながらエッチング液
14でウェハ1の外周部のエッチングを行なう。この場
合には、面取り領域5,5a,5bのみの面取り加工を
行なうためにはウェハ1の他の外周部をエッチング液1
4に触れないようマスクする必要があるが、面取り領域
5,5a,5bを予め機械的研削で面取り加工した後、
エッチング液で外周部全体の角部を厚さ方向に化学的に
面取り加工してもよい。図8の場合はウェハ1に対する
機械的衝撃を軽減できる。 【0052】なお、本発明はシリコン(Si)よりなる
ウェハに限らず、ゲルマニウム(Ge)、あるいはガリ
ウム・砒素(GaAs),ガリウム・ガーネットの如き
各種化合物半導体材料よりなるウェハにも適用できる。 【0053】 【発明の効果】以上説明したように、本発明によれば、
ウェハの位置決め用切欠き部とウェハの外形部との接合
部及びウェハの外形部には鋭角的角部または屈曲部が存
在しないので、ウェハのチッピングによる異物不良,搬
送不良,レジスト膜厚不良の如き、鋭角的角部または屈
曲部の存在に起因する不良を著しく低減できる。
【図面の簡単な説明】 【図1】本発明によるウェハの一実施例の平面図。 【図2】図1のウェハの拡大断面図。 【図3】図1のウェハにおける面取り領域の決定につい
て説明するための平面図。 【図4】本発明によるウェハの他の1つの実施例の平面
図。 【図5】本発明のさらに他の実施例を示す平面図。 【図6】本発明によるウェハの加工方法を実施するため
に使用できる面取り装置の例を示す図。 【図7】本発明によるウェハの加工方法を実施するため
に使用できる面取り装置の例を示す図。 【図8】本発明によるウェハの加工方法を実施するため
に使用できる面取り装置の例を示す図。 【符号の説明】 1…ウェハ、2…オリエンテーションフラット、3…外
周部、4…面取り加工前のウェハの外形線とオリエンテ
ーションフラットとの接合部、5,5a,5b…面取り
領域、6…位置決め用のローラ、7…第2フラット、8
…位置決め用切欠き。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小森谷 進 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (72)発明者 江頭 悦郎 山梨県中巨摩郡竜王町西八幡(無番地) 株式会社日立製作所武蔵工場甲府分工場 内 (56)参考文献 特開 昭58−23430(JP,A) 特開 昭53−111277(JP,A) 特開 昭56−13728(JP,A)

Claims (1)

  1. (57)【特許請求の範囲】 1.半導体ウエハの外形部に曲線状の切り欠き部が存在
    するように加工される半導体ウエハの加工方法であっ
    て、砥石を用いて半導体ウエハの外形部の主面及び裏面
    を厚さ方向に面取り加工し、かつ前記ウエハの外形部と
    前記曲線状の切り欠き部との接合部を厚さ方向及び平面
    方向において面取り加工して、前記接合部が前記ウエハ
    の主面及び主面に対し平行な面内において曲線状となる
    ように加工することを特徴とする半導体ウエハの加工方
    法。 2.前記ウエハの外形部と前記曲線状の切り欠き部との
    接合部の面取り加工は、前記ウエハの外形部および前記
    曲線状の切り欠き部の内接円に沿ってまたはそれよりも
    外側の領域において曲線状に行なうことを特徴とする請
    求項1記載の半導体ウエハの加工方法。
JP7003783A 1995-01-13 1995-01-13 ウェハの加工方法 Expired - Lifetime JP2892959B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7003783A JP2892959B2 (ja) 1995-01-13 1995-01-13 ウェハの加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7003783A JP2892959B2 (ja) 1995-01-13 1995-01-13 ウェハの加工方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP22258292A Division JPH0777187B2 (ja) 1992-08-21 1992-08-21 ウエハ

Publications (2)

Publication Number Publication Date
JPH07211603A JPH07211603A (ja) 1995-08-11
JP2892959B2 true JP2892959B2 (ja) 1999-05-17

Family

ID=11566793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7003783A Expired - Lifetime JP2892959B2 (ja) 1995-01-13 1995-01-13 ウェハの加工方法

Country Status (1)

Country Link
JP (1) JP2892959B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004078639A1 (ja) * 2003-03-07 2004-09-16 Tosoh Corporation 微小流路構造体、及び金型
JP2006203071A (ja) * 2005-01-21 2006-08-03 Sumitomo Electric Ind Ltd Iii−v族化合物半導体単結晶基板
CN100440429C (zh) * 2005-09-28 2008-12-03 日立电线株式会社 半导体外延晶片及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823430A (ja) * 1981-08-04 1983-02-12 Nec Kyushu Ltd 半導体ウエハ−ス

Also Published As

Publication number Publication date
JPH07211603A (ja) 1995-08-11

Similar Documents

Publication Publication Date Title
JPH0624199B2 (ja) ウエハの加工方法
KR100756083B1 (ko) 레티클 보호용 제거 가능한 덮개, 이를 포함하는 장치 및 이를 사용하는 방법
KR100532641B1 (ko) 마스크 기판 및 그 제조 방법
JP3205468B2 (ja) ウエハチャックを備えた処理装置および露光装置
US5230747A (en) Wafer having chamfered bend portions in the joint regions between the contour of the wafer and the cut-away portion of the wafer
JPH08293476A (ja) 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク
JP2892959B2 (ja) ウェハの加工方法
JP3046003B2 (ja) 電子デバイス用ガラス基板及びその製造方法
JP2892958B2 (ja) ウェハ
JPH0777187B2 (ja) ウエハ
JPH07201692A (ja) ウェハ
JPH01260451A (ja) ダイシングラインの形成方法
JPH03171138A (ja) 電子デバイス用ガラス基板の製造方法
JPH11219923A (ja) 半導体ウェハおよび半導体ウェハの製造方法ならびに半導体装置の製造方法
JPS61292922A (ja) 半導体装置の製造方法
JP2001135557A (ja) 化合物半導体ウェハ
US20220163792A1 (en) Carrier mechanism for cleaning and handling
JPH04284629A (ja) 半導体基板の製造方法
JPH06181256A (ja) ウエハ搬送体および半導体製造装置
JP3023058B2 (ja) ウエハ上の不要レジスト露光装置
JP2001196333A (ja) オフアングル付き半導体ウエハ
JP2002052448A (ja) 半導体ウェハおよびその加工方法
JPS6226814A (ja) 露光装置
JPH05190650A (ja) 半導体基板
TW202216337A (zh) 雷射加工裝置及雷射加工方法