JPS61292922A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61292922A JPS61292922A JP13417785A JP13417785A JPS61292922A JP S61292922 A JPS61292922 A JP S61292922A JP 13417785 A JP13417785 A JP 13417785A JP 13417785 A JP13417785 A JP 13417785A JP S61292922 A JPS61292922 A JP S61292922A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- protective film
- forming
- chipping
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体装置全製造する際に利用して有効な技
術に関するものである。
術に関するものである。
トランジスタやICのごとき半導体装置の製造において
、接散、エツチング、蒸着等の各処理工程にウェハ状態
で自動搬送する際に若干の振動が加わりたp、あるいは
ビンセットでウニノ・の治具移し替えをする際にクエへ
周辺が欠け、その欠片がウニ八表面に付着するという問
題があった。この問題を解決するため、従来は特公昭5
3−38594号公報に開示されているように、ウェハ
周辺部に面取りを施すことが行なわれている。そして、
現在のように直径が5インチ、6インチと大口径化が進
んだウェハにおいても前述した面取りを行ない、ウェハ
のチッピングや欠けの発生を防止できると考えられてい
た。
、接散、エツチング、蒸着等の各処理工程にウェハ状態
で自動搬送する際に若干の振動が加わりたp、あるいは
ビンセットでウニノ・の治具移し替えをする際にクエへ
周辺が欠け、その欠片がウニ八表面に付着するという問
題があった。この問題を解決するため、従来は特公昭5
3−38594号公報に開示されているように、ウェハ
周辺部に面取りを施すことが行なわれている。そして、
現在のように直径が5インチ、6インチと大口径化が進
んだウェハにおいても前述した面取りを行ない、ウェハ
のチッピングや欠けの発生を防止できると考えられてい
た。
ところで、大口径ウェハは強度を維持するためにその肉
厚t−500μ〜700μと従来のウニノーのものより
厚くして、第6図に示すようにウェハ周辺部を面取りし
てチッピングやワレが発生するのを防止している。とこ
ろが、このシェフ1表面に素子全形成したのち、パッケ
ージングし易く、放熱効率を良好にするため研削後の肉
厚@400μ程度まで研削して薄くしなければならず、
そのため周辺部面取り済みのウェハ主表面に素子(図示
せず)′f:形成したウェハ1の上部にレジスト膜2を
塗布形成し、十分素子を保護しておき、ウニノ1裏面を
研削している。この結果、第7図に示すようにウェハ1
9の裏面の面取りが、裏面研削によシ完全に崩れてしま
い、ワレやチッピングを発生していた。本発明者は、前
述した裏面研削により、ウェハ強度が低下し、ワレ・チ
ッピングが発生し易くなっていることを認識し、ま九裏
面研削後のウェハのワレ・チッピングに対して何ら防止
対策がとられていないことに気付いた。
厚t−500μ〜700μと従来のウニノーのものより
厚くして、第6図に示すようにウェハ周辺部を面取りし
てチッピングやワレが発生するのを防止している。とこ
ろが、このシェフ1表面に素子全形成したのち、パッケ
ージングし易く、放熱効率を良好にするため研削後の肉
厚@400μ程度まで研削して薄くしなければならず、
そのため周辺部面取り済みのウェハ主表面に素子(図示
せず)′f:形成したウェハ1の上部にレジスト膜2を
塗布形成し、十分素子を保護しておき、ウニノ1裏面を
研削している。この結果、第7図に示すようにウェハ1
9の裏面の面取りが、裏面研削によシ完全に崩れてしま
い、ワレやチッピングを発生していた。本発明者は、前
述した裏面研削により、ウェハ強度が低下し、ワレ・チ
ッピングが発生し易くなっていることを認識し、ま九裏
面研削後のウェハのワレ・チッピングに対して何ら防止
対策がとられていないことに気付いた。
本発明の目的は、歩留の向上できる半導体装置の製造方
法全提供することである。
法全提供することである。
本発明の他の目的は、ウェハのチッピングやワレを効果
的に防止できうる技術を提供することである。
的に防止できうる技術を提供することである。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
全簡単に説明すれば、下記のとおりである。
全簡単に説明すれば、下記のとおりである。
すなわち、ウェハの周囲に保護膜を形成して、ウェハ周
辺部が、直接他と接触しないようにすることによシ、さ
らには前記保護膜で補強することにより、ウェハ周辺部
のワレやチッピングの防止を可能にするものである。
辺部が、直接他と接触しないようにすることによシ、さ
らには前記保護膜で補強することにより、ウェハ周辺部
のワレやチッピングの防止を可能にするものである。
〔実施例1〕
第1図は、本発明の一実施例である半導体装置の製造方
法を説明するための概略図、第2図はウェハ側部部分断
面図である。以下、図を用いて説明する。
法を説明するための概略図、第2図はウェハ側部部分断
面図である。以下、図を用いて説明する。
シリコン単結晶からなる棒状のシリコンインボッ)f、
スライスし面取シしたウェハを鏡面研摩したのち、その
主表面上に素子(図示せず)を形成する。素子が形成さ
れたウニ/S3は、レジスト塗布処理が行なわれ、その
表面上にレジスト膜4會形成する(第2A図)。そのの
ち、ウニノS3を薄くするため例えば機械的に裏面研削
を行ない、ウェハ肉厚’1400μ程度まで研削する(
第2B図)。なお、レジスト膜4は裏面研削の際にウェ
ハ表面の素子を保護するために形成している。次に研削
したウェハ3aの周辺部を覆うように、チッピングやワ
レを防止するための保護膜5を形成する保護膜形成処理
を行なう(第2C図)。そして、前記保護膜5を付着さ
せたまま搬送し、裏面エツチング、レジスト除去、プロ
ーブ検査等の処理を行なう。
スライスし面取シしたウェハを鏡面研摩したのち、その
主表面上に素子(図示せず)を形成する。素子が形成さ
れたウニ/S3は、レジスト塗布処理が行なわれ、その
表面上にレジスト膜4會形成する(第2A図)。そのの
ち、ウニノS3を薄くするため例えば機械的に裏面研削
を行ない、ウェハ肉厚’1400μ程度まで研削する(
第2B図)。なお、レジスト膜4は裏面研削の際にウェ
ハ表面の素子を保護するために形成している。次に研削
したウェハ3aの周辺部を覆うように、チッピングやワ
レを防止するための保護膜5を形成する保護膜形成処理
を行なう(第2C図)。そして、前記保護膜5を付着さ
せたまま搬送し、裏面エツチング、レジスト除去、プロ
ーブ検査等の処理を行なう。
第3図は保護膜形成装置の一実施例である。裏面研削し
たウェハ3aは、ウェハ載置台6上に搬送されたのち、
真空吸着孔7t−介して吸引され固定される。その後、
図示しない回転機構により、制御された速度で前記載置
台6が回転する。ウェハ周辺部の上方には、保護材供給
ノズル8が配設されておシ適当量の保護材がウェハ周辺
部に滴下できるようになっている。なお、保護材として
例えば高粘度レジストを適用することができる。
たウェハ3aは、ウェハ載置台6上に搬送されたのち、
真空吸着孔7t−介して吸引され固定される。その後、
図示しない回転機構により、制御された速度で前記載置
台6が回転する。ウェハ周辺部の上方には、保護材供給
ノズル8が配設されておシ適当量の保護材がウェハ周辺
部に滴下できるようになっている。なお、保護材として
例えば高粘度レジストを適用することができる。
〔実施例2〕
第4図は、本発明の他の実施例である半導体装置の製造
方法を説明するための概略図、第5図はウェハ側部部分
断面図である。以下、図を用いて説明する。なお〔実施
例1〕と同一構成部分は同一符号とし、その説明を省略
する。
方法を説明するための概略図、第5図はウェハ側部部分
断面図である。以下、図を用いて説明する。なお〔実施
例1〕と同一構成部分は同一符号とし、その説明を省略
する。
素子を形成したのち、レジストが塗布されたウェハ(第
5A図)の周辺部に、第3図に示したよりな保護膜形成
装置を用いて保護材を滴下し、保護膜5を形成する(第
5B囚)。保護撲形成後ウェハ3の裏面研削全行ない、
ウェハ肉厚を所定の厚さにする(第5C図)。そして、
裏面エツチング、レジスト除去、プローブ検査等の処理
を行なう。
5A図)の周辺部に、第3図に示したよりな保護膜形成
装置を用いて保護材を滴下し、保護膜5を形成する(第
5B囚)。保護撲形成後ウェハ3の裏面研削全行ない、
ウェハ肉厚を所定の厚さにする(第5C図)。そして、
裏面エツチング、レジスト除去、プローブ検査等の処理
を行なう。
〔効果〕
(1)裏面研削などの処理によシウエハ肉厚を薄くする
と、研削前の面取シが不完全となり、わずかな衝撃があ
っても簡単にチッピングやワレが発生してしまう。しか
しながらウェハ周辺部を覆うように保護膜を形成するこ
とにより、搬送中あるいは治具移し替え中にウニ八周辺
が直接他と接触することがなくなるので、最も脆いウニ
ノ・周辺にチッピングやワレが発生しなくなり、ウェハ
歩留を飛躍的に向上させることができるという効果が得
られる。
と、研削前の面取シが不完全となり、わずかな衝撃があ
っても簡単にチッピングやワレが発生してしまう。しか
しながらウェハ周辺部を覆うように保護膜を形成するこ
とにより、搬送中あるいは治具移し替え中にウニ八周辺
が直接他と接触することがなくなるので、最も脆いウニ
ノ・周辺にチッピングやワレが発生しなくなり、ウェハ
歩留を飛躍的に向上させることができるという効果が得
られる。
(2)ウェハ周辺部に保護膜を形成することによシ、裏
面研削したのち、薄く脆いウニノ・を再度面取シする困
難な作業を行なわずに、ワレやチッピング全防止するこ
とが可能となる。
面研削したのち、薄く脆いウニノ・を再度面取シする困
難な作業を行なわずに、ワレやチッピング全防止するこ
とが可能となる。
(3)少々のチクピング等がおるウェハでも、保護膜で
覆うことにより補強されるので、新九にワレが発生する
のを抑制して次工程に搬送することが可能となる。
覆うことにより補強されるので、新九にワレが発生する
のを抑制して次工程に搬送することが可能となる。
以上本発明者によりてなされた発明を実施例にもとづき
具体的に説明し九が、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、保護膜の材
料はウェハを汚染し逢いものであれば有機質、無機質ど
ちらでも良い。
具体的に説明し九が、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、保護膜の材
料はウェハを汚染し逢いものであれば有機質、無機質ど
ちらでも良い。
なお、弾力性を有する材料であれば一層好ましい。
また、本実施例のように物理的に保護膜全形成すること
に限定されず、例えば保護膜を形成しない部分にはマス
クをしておき、CVDのように化学的に、あるいはスパ
ッタリングのように物理的に保vk膜材をデボジシlン
し、ウェハ周辺部に保護膜を堆積させ、その後マスクを
剥がすようにしても良い。さらに、本実施例ではクエへ
表面に素子を形成したのちに保護膜を付着するようにし
ているが、ウニへ面取υ後に保護膜を形成し、その状態
で素子形成行程に流すようにしても良い。また、ウェハ
面取り’を行なわずに保護膜を代替として用いるように
しても良い。
に限定されず、例えば保護膜を形成しない部分にはマス
クをしておき、CVDのように化学的に、あるいはスパ
ッタリングのように物理的に保vk膜材をデボジシlン
し、ウェハ周辺部に保護膜を堆積させ、その後マスクを
剥がすようにしても良い。さらに、本実施例ではクエへ
表面に素子を形成したのちに保護膜を付着するようにし
ているが、ウニへ面取υ後に保護膜を形成し、その状態
で素子形成行程に流すようにしても良い。また、ウェハ
面取り’を行なわずに保護膜を代替として用いるように
しても良い。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の製造技
術に適用した場合について説明したが、それに限定され
るものではなく、たとえば脆性薄板を搬送する場合に適
用することができる。
をその背景となった利用分野である半導体装置の製造技
術に適用した場合について説明したが、それに限定され
るものではなく、たとえば脆性薄板を搬送する場合に適
用することができる。
第1図は本発明の一実施例である半導体装置のれるウェ
ハ側部部分断面図、 第3図は保#!膜形成装置の概略構成図、第4図は本発
明の他の実施例である半導体装置れるウェハ側部部分断
面図、 第6図は面取シウエハの側部断面図、 第7図は裏面研削したウェハの側部断面図である。 1.3・・・ウェハ、2,4・・・レジスト膜、5・・
・保護膜、6・・・ウェハ載置台、7・・・真空吸着孔
、8・・・保護材供給ノズル。
ハ側部部分断面図、 第3図は保#!膜形成装置の概略構成図、第4図は本発
明の他の実施例である半導体装置れるウェハ側部部分断
面図、 第6図は面取シウエハの側部断面図、 第7図は裏面研削したウェハの側部断面図である。 1.3・・・ウェハ、2,4・・・レジスト膜、5・・
・保護膜、6・・・ウェハ載置台、7・・・真空吸着孔
、8・・・保護材供給ノズル。
Claims (1)
- 【特許請求の範囲】 1、ウェハ周辺部にチッピングを防止するための保護膜
を形成する工程を有する半導体装置の製造方法。 2、ウェハ主面に素子を形成する工程と、前記ウェハの
裏面に研削等の処理を施してウェハ厚を薄くする工程と
、研削後ウェハ周辺部にチッピングを防止するための保
護膜を形成する工程を有する半導体装置の製造方法。 3、ウェハ主面に素子を形成する工程と、素子形成後に
ウェハ周辺部にチッピングを防止するための保護膜を形
成する工程と、保護膜形成後ウェハ裏面を研削する工程
とを有する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13417785A JPS61292922A (ja) | 1985-06-21 | 1985-06-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13417785A JPS61292922A (ja) | 1985-06-21 | 1985-06-21 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61292922A true JPS61292922A (ja) | 1986-12-23 |
Family
ID=15122242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13417785A Pending JPS61292922A (ja) | 1985-06-21 | 1985-06-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61292922A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02303128A (ja) * | 1989-05-18 | 1990-12-17 | Rohm Co Ltd | 半導体素子の製造方法 |
WO2002009165A1 (fr) * | 2000-07-21 | 2002-01-31 | Shin-Etsu Handotai Co., Ltd. | Procede de polissage d'une plaquette |
DE10139056A1 (de) * | 2001-08-08 | 2003-05-08 | Infineon Technologies Ag | Verfahren zum Dünnen eines scheibenförmigen Gegenstands sowie zur Herstellung eines beidseitig strukturierten Halbleiterbauelements |
JP2004349649A (ja) * | 2003-05-26 | 2004-12-09 | Shinko Electric Ind Co Ltd | ウエハーの薄加工方法 |
JP2008130576A (ja) * | 2006-11-16 | 2008-06-05 | Disco Abrasive Syst Ltd | ウエーハの搬送方法および加工装置 |
JP2019165152A (ja) * | 2018-03-20 | 2019-09-26 | エイブリック株式会社 | 半導体装置及び半導体装置の製造方法及び半導体集積回路装置の製造方法 |
-
1985
- 1985-06-21 JP JP13417785A patent/JPS61292922A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02303128A (ja) * | 1989-05-18 | 1990-12-17 | Rohm Co Ltd | 半導体素子の製造方法 |
WO2002009165A1 (fr) * | 2000-07-21 | 2002-01-31 | Shin-Etsu Handotai Co., Ltd. | Procede de polissage d'une plaquette |
DE10139056A1 (de) * | 2001-08-08 | 2003-05-08 | Infineon Technologies Ag | Verfahren zum Dünnen eines scheibenförmigen Gegenstands sowie zur Herstellung eines beidseitig strukturierten Halbleiterbauelements |
DE10139056B4 (de) * | 2001-08-08 | 2005-04-21 | Infineon Technologies Ag | Verfahren zum Dünnen eines scheibenförmigen Gegenstands sowie zur Herstellung eines beidseitig strukturierten Halbleiterbauelements |
JP2004349649A (ja) * | 2003-05-26 | 2004-12-09 | Shinko Electric Ind Co Ltd | ウエハーの薄加工方法 |
JP2008130576A (ja) * | 2006-11-16 | 2008-06-05 | Disco Abrasive Syst Ltd | ウエーハの搬送方法および加工装置 |
JP2019165152A (ja) * | 2018-03-20 | 2019-09-26 | エイブリック株式会社 | 半導体装置及び半導体装置の製造方法及び半導体集積回路装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2645478B2 (ja) | 半導体装置の製造方法 | |
US6245677B1 (en) | Backside chemical etching and polishing | |
TWI700773B (zh) | 改善晶圓塗覆 | |
US20030077878A1 (en) | Method for dicing a semiconductor wafer | |
US6743722B2 (en) | Method of spin etching wafers with an alkali solution | |
TWI796383B (zh) | 小徑晶圓的製造方法 | |
CN100385630C (zh) | 半导体晶片的制造方法 | |
TW200410304A (en) | Process for manufacturing thin semiconductor chip | |
KR102172620B1 (ko) | 기판의 제조 방법 | |
JPS61292922A (ja) | 半導体装置の製造方法 | |
JPS63256342A (ja) | 半導体ウエ−ハの研削方法 | |
JP2002025952A (ja) | 半導体ウエーハの処理方法 | |
US6638837B1 (en) | Method for protecting the front side of semiconductor wafers | |
WO2022151719A1 (zh) | 半导体器件处理方法 | |
JP3787485B2 (ja) | 薄板の加工方法 | |
JPH03272140A (ja) | 半導体基板の薬品処理装置 | |
JPS58105151A (ja) | 感光性樹脂膜の形成方法 | |
JP2005005447A (ja) | 半導体基板の製造方法 | |
JPH0837169A (ja) | 半導体基板の研削方法及び研削装置及び半導体装置の製造方法 | |
JPH04284629A (ja) | 半導体基板の製造方法 | |
JPH03272141A (ja) | 半導体基板のエッチング装置 | |
KR100620163B1 (ko) | 반도체 소자의 백그라인딩 방법 | |
KR20220048932A (ko) | 웨이퍼의 가공 방법, 및, 연삭 장치 | |
JPS61174620A (ja) | 半導体装置の製造方法 | |
Harris et al. | Yield implications of wafer edge engineering |