DE10139056A1 - Verfahren zum Dünnen eines scheibenförmigen Gegenstands sowie zur Herstellung eines beidseitig strukturierten Halbleiterbauelements - Google Patents

Verfahren zum Dünnen eines scheibenförmigen Gegenstands sowie zur Herstellung eines beidseitig strukturierten Halbleiterbauelements

Info

Publication number
DE10139056A1
DE10139056A1 DE2001139056 DE10139056A DE10139056A1 DE 10139056 A1 DE10139056 A1 DE 10139056A1 DE 2001139056 DE2001139056 DE 2001139056 DE 10139056 A DE10139056 A DE 10139056A DE 10139056 A1 DE10139056 A1 DE 10139056A1
Authority
DE
Germany
Prior art keywords
wafer
support material
thinning
semiconductor
product wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2001139056
Other languages
English (en)
Other versions
DE10139056B4 (de
Inventor
Carsten Von Koblinski
Friedrich Kroener
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2001139056 priority Critical patent/DE10139056B4/de
Publication of DE10139056A1 publication Critical patent/DE10139056A1/de
Application granted granted Critical
Publication of DE10139056B4 publication Critical patent/DE10139056B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Dünnen eines scheibenförmigen Gegenstands mit den Schritten: Einbetten des scheibenförmigen Gegenstands (1) zumindest in seinem Randbereich in ein Stützmaterial (SM) mit im Wesentlichen flüssiger Phase, Umwandeln des Stützmaterials (SM) in ein Material mit im Wesentlichen fester Phase und Dünnen des scheibenförmigen Gegenstands (1') zur Herstellung eines extradünnen Produktwafers (1). Auf diese Weise können Randausbrüche und unerwünschte Dickenschwankungen zuverlässig verhindert werden.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Dünnen eines scheibenförmigen Gegenstands sowie zur Herstellung eines beidseitig strukturierten Halbleiterbauelements und insbesondere auf ein Verfahren zur Herstellung eines ultradünnen Halbleiterwafers, bei dem Randausbrüche sowie Dickenschwankungen verhindert werden.
  • Für sogenannte Chipkarten und Smartcards werden derzeitige Halbleiterbauelemente zunehmend auf sehr dünnen Halbleiterkörpern bzw. -wafern hergestellt, die beispielsweise eine Dicke kleiner 100 Mikrometer aufweisen. Derartige ultradünne Wafer können beispielsweise mittels Wafern, die eine Ausgangsdicke von ca. 500 bis 1000 Mikrometern aufweisen und nach der Herstellung von jeweiligen Schaltelementen dünn geschliffen werden, realisiert werden.
  • Für zukünftige Halbleiterbauelemente sind jedoch Dicken von deutlich weniger als 50 Mikrometer erwünscht, wobei insbesondere sogenannte beidseitig strukturierte Halbleiterbauelemente eine Dicke von lediglich 5 bis 20 Mikrometern aufweisen dürfen, um ein Halbleiterbauelement beidseitig, d. h. von seiner Substratvorderseite als auch -rückseite, bearbeiten zu können.
  • Eine Enddicke bzw. minimale Dicke von Halbleiterwafern ist, auch dann wenn sie auf sogenannten Trägerwafern oder Schutzfolien montiert sind, einerseits durch Randausbrüche beim Schleifen in Folge der unausweichlichen Diskontinuität der Kräfteverteilungen und andererseits durch lokale Durchbiegung und somit strukturabhängige Dickenschwankungen prinzipiell begrenzt.
  • Zur Realisierung derartig dünner Halbleiterschichten ist beispielsweise das sogenannte "smart-cut"-Verfahren bekannt, bei dem in einer vorbestimmten Tiefe des Halbleitermaterials eine sogenannte Abspalt-Grenzschicht, beispielsweise durch Ionenimplantation, ausgebildet wird. Genauer gesagt ergibt sich in Folge eines Ausgasens beispielsweise einer verborgenen Wasserstoffimplantation ein Absprengen eines auf einem Trägerwafer befestigten Halbleiterwafers, wodurch Dicken bis zu einem Mikrometer eingestellt werden können. Anschließend muss die Oberfläche nurmehr poliert werden, wobei wesentlich geringere Kräfte als bei einem mechanischen Schleifen am Produktwafer ansetzen und somit insbesondere Randausbrüche verhindert werden.
  • Ein weiteres herkömmliches Verfahren zum Dünnen von Halbleiterwafern betrifft ein elektro-chemisches Verfahren, bei dem beispielsweise in einem Halbleiterwafer eine p-Schicht implantiert wird und anschließend der ganze Wafer einer elektro-chemischen Ätzung mit beispielsweise Kalilauge ausgesetzt wird. Durch diesen selektiven Ätzprozess, der im Wesentlichen auf der implantierten p-Schicht stoppt, können ebenfalls sehr dünne Halbleiterwafer ausgebildet werden. In gleicher Weise kann auch ein vergrabenes Oxid eines SIMOX-Halbleiterwafers diesen Zweck erfüllen.
  • Nachteilig ist jedoch bei diesen Verfahren, dass der Wafer nach seiner Dünnung nicht mehr vom Trägerwafer getrennt werden kann.
  • Fig. 1A und 1B zeigen vereinfachte Schnittansichten eines herkömmlichen Trägerwafers, der zum Halten bzw. Dünnen von Wafern bis zu einer Dicke von 50 bis 100 Mikrometern geeignet ist. Gemäß Fig. 1A und 1B wird zur vereinfachten Handhabung bzw. zur Herstellung eines ultradünnen Produktwafers 1 zunächst ein herkömmlicher Halbleiterwafer 1' auf einem Trägerwafer 2 mit einer Verbindungsschicht 6 verbunden.
  • Der Trägerwafer 2 besteht hierbei ebenfalls aus einem herkömmlichen Halbleiterwafer, der derart strukturiert ist, dass eine Vielzahl von Vorsprüngen 3 sowie eine durchgehende Öffnung 4 ein Kanalsystem 5 zwischen dem Halbleiterwafer 1' bzw. dem späteren Produktwafer 1 und dem Trägerwafer 2 ausbilden. Dieses Kanalsystem 5 dient im Wesentlichen einem vereinfachten Lösen der Verbindungsschicht 6 zu einem späteren Zeitpunkt.
  • Gemäß Fig. 1B können jedoch auch mit einem derartigen Trägerwafer 2 insbesondere Randausbrüche in einem Randbereich RB nicht verhindert werden, da bei Dicken unterhalb von 50 bis 100 Mikrometern ein über den Vorsprung 3 hinausragender Bereich des Produktwafers 1 auf Grund der beim Schleifen auftretenden mechanischen Belastungen absplittern bzw. ausbrechen kann. In gleicher Weise können sich jedoch auch Dickenunterschiede ergeben, die bei Produktwafer-Dicken von 5 bis 20 Mikrometern nicht tolerierbar sind.
  • Der Erfindung liegt daher die Aufgabe zu Grunde ein Verfahren zum Dünnen eines scheibenförmigen Gegenstandes sowie zur Herstellung eines beidseitig strukturierten Halbleiterbauelements zu schaffen, bei dem Randausbrüche sowie Dickenschwankungen zuverlässig verhindert werden.
  • Erfindungsgemäß wird diese Aufgabe hinsichtlich des Verfahrens zum Dünnen eines scheibenförmigen Gegenstands durch die Maßnahmen des Patentanspruchs 1 gelöst. Hinsichtlich des Verfahrens zur Herstellung eines beidseitig strukturierten Halbleiterbauelements wird diese Aufgabe durch die Maßnahmen des Patentanspruchs 12 gelöst.
  • Insbesondere durch ein Einbetten des scheibenförmigen Gegenstands zumindest in seinem Randbereich in ein Stützmaterial mit im Wesentlichen flüssiger Phase und einem nachfolgenden Umwandeln des Stützmaterials in ein Material mit im Wesentlichen fester Phase können bei einem abschließenden Dünnen des scheibenförmigen Gegenstands ultradünne Produktwafer mit einer konstanten Dicke von weit unterhalb 50 Mikrometern hergestellt werden, wobei Randausbrüche zuverlässig verhindert sind.
  • Insbesondere durch eine Umwandlung des Stützmaterials in ein Material mit im Wesentlichen flüssiger und/oder gasförmiger Phase kann nach dem Dünnen eine beliebige Weiterverarbeitung mit herkömmlichen Verfahren erfolgen.
  • Vorzugsweise besteht der scheibenförmige Gegenstand aus einem Halbleiterwafer mit einem Trägerwafer, der ein Kanalsystem aufweist, wobei zum Einbringen des Stützmaterials ein Unterdruck im Trägerwafer ausgebildet wird. Auf diese Weise werden nicht nur Randbereiche sondern auch alle weiteren Bereiche bei einem Trägerwafer mit Kanalsystem unterstützt, wodurch Dickenschwankungen ausgeglichen werden.
  • Als Stützmaterial wird vorzugsweise ein Material verwendet, welches bei der Umwandlung in eine feste Phase keine Reaktionsprodukte erzeugt und keine Volumenänderungen aufweist. Insbesondere Epoxidharze, die mit einem Härter versehen sind, können somit als Stützmaterial in geeigneter Weise verwendet werden, wobei sich eine Aushärtung bei ca. 20 Grad Celsius ohne Abgasungen und Volumenänderungen realisieren lässt. Darüber hinaus besitzen derartige Materialien ausgezeichnete Hafteigenschaften, so dass die beim Schleifen auftretenden Kräfte problemlos aufgenommen werden können.
  • Vorzugsweise erfolgt eine Umwandlung des Stützmaterials in eine flüssige und/oder gasförmige Phase bei einer Temperatur, die oberhalb einer beim Dünnen auftretenden Temperatur und unterhalb einer Temperatur liegt, die eine Dotierstoffverteilung beeinflusst. Wiederum zeigen auch hinsichtlich dieser Forderung Epoxidharze hervorragende Eigenschaften, da sie sich bei Temperaturen von ca. 300 bis 700 Grad Celsius einfach verflüssigen lassen. Damit verursachen weder die beim Schleifen auftretenden Temperaturen noch die für eine Verflüssigung notwendigen Temperaturen, die weit unterhalb von Diffussionstemperaturen liegen, Probleme. Die elektrischen Eigenschaften von Halbleiterbauelementen in einem Halbleiterwafer werden somit kaum beeinflußt.
  • Hinsichtlich des Verfahrens zur Herstellung eines beidseitig strukturierten Halbleiterbauelements werden zunächst eine Vielzahl von Schaltelementen an einer ersten Oberfläche eines Halbleiterwafers ausgebildet und anschließend das vorstehend beschriebene Verfahren zum Dünnen des Halbleiterwafers derart angewendet, dass die bereits strukturierte Oberfläche im Stützmaterial zum Liegen kommt, wobei anschließend eine Vielzahl von weiteren Schaltelementen an einer rückseitigen Oberfläche ausgebildet werden und abschließend über eine Verbindungsschicht ein endgültiger Trägerwafer zur vereinfachten Handhabung des beidseitigen strukturierten Halbleiterwafers befestigt wird. Auf diese Weise können erstmalig Halbleiterbauelemente durch eine beidseitige Strukturierung in einem ultradünnen Produktwafer ausgebildet werden, wodurch sich die elektrischen Eigenschaften von Halbleiterschaltungen zum Teil wesentlich verbessern lassen.
  • Vorzugsweise besteht die Verbindungsschicht aus Methylsilsesquioxan oder einem eutektischen Goldbond, wodurch man eine ausgezeichnete Temperaturverträglichkeit oder einen gemeinsamen elektrischen Kontakt auf der Waferrückseite besonders einfach realisieren kann.
  • In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
  • Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.
  • Es zeigen:
  • Fig. 1A und 1B vereinfachte Schnittansichten eines Trägerwafers mit einem Produktwafer gemäß dem Stand der Technik;
  • Fig. 2A bis 2C vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Verfahrensschritte des erfindungsgemäßen Verfahrens gemäß einem ersten Ausführungsbeispiel;
  • Fig. 3A und 3B vereinfachte Schnittansichten eines Trägerwafers mit einem Produktwafer zur Veranschaulichung der erfindungsgemäßen Verfahrens gemäß einem zweiten Ausführungsbeispiel; und
  • Fig. 4A bis 4C vereinfachte Schnittansichten eines Produktwafers zur Veranschaulichung eines erfindungsgemäßen Verfahrens zur Herstellung eines beidseitig strukturierten Halbleiterbauelements.
  • Fig. 2A bis 2C zeigen vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Herstellungsschritte des Verfahrens zum Dünnen scheibenförmiger Gegenstände.
  • Gemäß Fig. 2A wird in einer mit einem Trennmittel 8 beschichteten Form bzw. Schale 7 ein Stützmaterial SM mit im Wesentlichen flüssiger Phase eingebracht und darin ein zu bearbeitender scheibenförmiger Gegenstand beispielsweise in Form eines Silizium-Halbleiterwafers 1' eingebettet. Der Halbleiterwafer besitzt zu diesem Zeitpunkt eine Dicke von ca. 500 bis 1000 Mikrometern und kann gemäß Fig. 2A teilweise, aber auch vollständig in das flüssige Stützmaterial eingetaucht werden. Der Halbleiterwafer 1' kann zu diesem Zeitpunkt bereits eine Strukturierung, d. h. Schaltelemente an seiner Unterseite aufweisen oder noch unbearbeitet sein. Als Stützmaterial SM können hierbei alle Materialien verwendet werden, die zunächst in flüssiger Phase vorliegen und bei relativ geringen Temperaturen in eine feste Phase umgewandelt werden können, wobei keine Reaktionsprodukte wie z. B. eine Ausgasung sowie Volumenänderungen erfolgen sollten. Ferner sollte das Stützmaterial nach der Umwandlung in die feste Phase bei Temperaturen, die oberhalb einer bei einem Schleifvorgang erzeugten Temperatur und unterhalb einer Temperatur, bei der sich Dotierstoffverteilungen im Halbleiterwafer verändern und somit die elektrischen Eigenschaften beeinflusst werden, in eine flüssige und/oder gasförmige Phase umwandeln lassen.
  • Vorzugsweise bieten sich in erster Linie Epoxidharze an, da sich diese üblicherweise bei Zimmertemperatur (ca. 20 Grad Celsius) mit einem Härter vermischt von einem im Wesentlichen flüssigen Zustand in einen festen Zustand mit außerordentlich guten Haftungseigenschaften umwandeln lassen, wobei zu einem späteren Zeitpunkt bei Temperaturen unterhalb von 700 Grad Celsius wiederum eine Umwandlung in eine flüssige und/oder gasförmige Phase möglich ist.
  • Gemäß Fig. 2B wird in einem nachfolgenden Verfahrensschritt das im Wesentlichen flüssige Stützmaterial SM in eine feste Phase umgewandelt und eine Dünnung des Halbleiterwafers 1' zur Herstellung eines ultradünnen Produktwafers 1 mit einer minimalen Dicke dmin ≤ 50 Mikrometer durchgeführt. Auf Grund der vollständigen Einbettung des Halbleiterwafers 1' bzw. Produktwafers 1 in das Stützmaterial und die nachfolgend durchgeführte Aushärtung dieses Materials wird selbst in einem Randbereich RB des Produktwafers 1 eine ausreichende Stützung des zu bearbeitenden Materials ermöglicht, so dass Randausbrüche und Dickenschwankungen insbesondere bei einem mechanischen Dünnschleifen mit seinen einhergehenden relativ hohen Schleifkräften problemlos aufgefangen werden können. Die zusätzliche Haftung des Stützmaterials SM verhindert hierbei ein Herausgleiten des Produktwafers 1 aus der Stützform. Auf diese Weise können problemlos Produktwafer 1 mit Dicken von weit unterhalb 50 Mikrometer und insbesondere von ca. 5 bis 20 Mikrometer durch mechanische Bearbeitung ausgebildet werden, wodurch erstmalig auch eine beidseitige Strukturierung ermöglicht wird.
  • Gemäß Fig. 2C wird abschließend das Stützmaterial durch Umwandlung in eine im Wesentlichen flüssige und/oder gasförmige Phase vom Produktwafer 1 entfernt, wobei dieses Entfernen auf Grund der günstigen Materialeigenschaften in einem sogenannten Niedertemperaturschritt ausreichend unterhalb von Temperaturen durchgeführt wird, die eine Dotierstoffverteilung im Halbleitermaterial beeinflussen könnten. Die elektrischen Eigenschaften von bereits im Produktwafer 1 ausgebildeten Schaltelementen werden durch das vorstehend beschriebene Verfahren somit nicht beeinflusst.
  • Fig. 3A und 3B zeigen vereinfachte Schnittansichten eines Trägerwafers mit Produktwafer zur Veranschaulichung eines zweiten Ausführungsbeispiels. Gleiche Bezugszeichen bezeichnen hierbei gleiche oder ähnliche Elemente wie in Fig. 1 und 2, weshalb auf ihre wiederholte Beschreibung nachfolgend verzichtet wird.
  • Gemäß Fig. 3A wird zur Verbesserung einer Verwendbarkeit eines sogenannten Hochtemperaturträgers 2 zunächst ein herkömmlicher Halbleiterwafer 1' über eine Verbindungsschicht 6 mit dem Trägerwafer 2 verbunden.
  • Genauer gesagt wird beispielsweise eine Flüssigschicht aus Alkohol und polymerisierten sowie teilweise durch organische Reste substituierten Kieselsäuremolekülen auf beispielsweise dem Halbleiterwafer 1' ausgebildet. Vorzugsweise wird ein dicker, flüssiger Film mit alkoholatisch verdünnten, halborganischen Kieselsäureketten als Flüssigschicht aufgeschleudert. Zu diesem Zeitpunkt befindet sich die Flüssigschicht noch eindeutig in der flüssigen Phase am Halbleiterwafer 1' und kann in dieser Form noch keine Verbindung mit dem Trägerwafer 2 eingehen.
  • Aus diesem Grund wird zunächst ein Nieder-Temperaturschritt durchgeführt, bei dem die alkoholatischen Lösungsmittel bzw. Mittel zum Verdünnen oder Einstellen der richtigen Viskosität teilweise verdunsten. Andererseits darf die Temperatur bei diesem Herstellungsschritt noch nicht so hoch sein, dass bereits eine Vernetzung der halborganischen Kieselsäure-Polymere eintritt.
  • Insbesondere Methylsilsesquioxan in Butanol (als Alkohol) verdünnt ist zur Realisierung der Verbindungsschicht 6 geeignet, wenn es mit einer Drehzahl von ca. 500 U/min auf mindestens einen der beiden Wafer aufgeschleudert wird und sodann bei ca. 75 Grad Celsius auf einer Heizplatte dem Großteil des Butanols Gelegenheit gegeben wird zu verdunsten. In einem nachfolgenden Schritt wird der Halbleiterwafer 1' mit dem Trägerwafer 2 in Kontakt gebracht und z. B. unter Einwirkung einer gleichmäßigen Druckkraft zusammengefügt. Ferner wird ein Durchführen einer Temperaturbehandlung bei einer Mindesttemperatur von 300 Grad Celsius durchgeführt, um die eigentliche Verbindungsschicht 6 zu realisieren. Vorzugsweise werden die Wafer mit einem gleichförmigen Druck von mindestens 1000 Pascal beaufschlagt, wobei ein kontinuierliches Aufheizen erfolgt. Auf diese Weise erhält man durch eine Vernetzung der halborganischen Kieselsäure-Polymere eine mechanisch stabile und hochtemperaturfeste oxidische Verbindungsschicht 6, die zu einem späteren Zeitpunkt auf besonders einfache Weise, beispielsweise mittels Flusssäure, wieder lösbar ist.
  • Zur Verbesserung der einfachen und schnellen Auflösung dieser Verbindungsschicht 6 besitzt der Trägerwafer 2, der vorzugsweise aus einem herkömmlichen Silizium-Halbleiterwafer mit einer Dicke von ca. 500 bis 1000 Mikrometern besteht, eine Vielzahl von Vorsprüngen 3, die ein Kanalsystem 5 bzw. ein Hohlraumsystem zwischen dem Trägerwafer 2 und dem Halbleiterwafer 1' ausbilden. Ferner besitzt der Trägerwafer 2 vorzugsweise in seinem Zentrumsbereich eine durchgehende Öffnung 4 zum Einbringen eines Strömungsmittels in das Kanalsystem 5.
  • Nach dem Ausbilden eines derartigen Waferstapels bestehend aus einem Trägerwafer 2 und einem zu dünnenden Halbleiterwafer 1' werden diese gemäß Fig. 3A in eine mit Trennmittel 8 beschichtete Schale bzw. Form 7 gelegt, die beispielsweise mit dem vorstehend beschriebenen Kunststoff bzw. Stützmaterial SM aufgefüllt ist. Das Hinzufügen des Stützmaterials SM kann jedoch in gleicher Weise auch nachträglich erfolgen, wobei vorzugsweise ein Unterdruck über die Öffnung 4 am Trägerwafer 2 ausgebildet wird und das flüssige Stützmaterial SM über das Kanalsystem 5 bis in die entlegensten Bereiche des Hohlraumsystems eingesaugt wird. Wieder verwendet man vorzugsweise mit Härtern vermischte Epoxidharze, die bei ca. 20 Grad Celsius aushärten und eine außerordentlich hohe Haftkraft zur Aufnahme der beim mechanischen Schleifen auftretenden Kräfte aufweisen.
  • Nach der Umwandlung des Stützmaterials SM in ein ausgehärtetes Stützmaterial bzw. Material mit fester Phase beginnt der eigentliche Schleifprozess, bei dem nunmehr der zu dünnende Halbleiterwafer 1' (gestrichelte Linie) bis auf Dicken weit unterhalb von 50 Mikrometer gedünnt werden kann. Zum Glätten der beim Schleifen verursachten rauen Oberfläche können des weiteren Polierverfahren oder sonstige Verfahren angewendet werden. Da der zu dünnende Halbleiterwafer 1' zumindest in seinem Randbereich RB ab einer vorbestimmten Dicke vollständig vom ausgehärteten Stützmaterial SM umgeben ist und auch im Kanalsystem 5 ausreichend Stützmaterial vorhanden ist, werden Randausbrüche sowie unerwünschte Dickenschwankungen zuverlässig verhindert.
  • Abschließend kann das ausgehärtete Stützmaterial SM durch eine geeignete Nieder-Temperaturbehandlung wieder in seine flüssige und/oder gasförmige Phase umgewandelt werden, wodurch man wiederum ein System bestehend aus dem hochtemperaturfesten Trägerwafer 2 mit seiner oxidischen Verbindungsschicht 6 und einem ultradünnen Produktwafer 1 mit Dicken unterhalb von 50 Mikrometern erhält. Eine weitere Verarbeitung erfolgt nach bekannten Herstellungsverfahren für ultradünne Halbleiterwafer, weshalb auf eine weitergehende Beschreibung nachfolgend verzichtet wird.
  • Das Stützmaterial SM muss demzufolge lediglich in seiner festen Phase eine ausreichende Festigkeit sowie ausreichende Haftungseigenschaften aufweisen und sollte möglichst keine Volumenänderungen auf Grund der Umwandlung von der flüssigen in die feste Phase oder auf Grund von Temperaturänderungen aufweisen, wobei ferner keine Reaktionsprodukte erzeugt werden sollten. Auf diese Weise können erstmalig Produktwafer 1 bis zu einer Dicke von 5 bis 20 Mikrometern ausgebildet werden.
  • Ferner können mit dem vorstehend beschriebenen Verfahren erstmalig beidseitig strukturierte Halbleiterbauelemente hergestellt werden, wie nachfolgend beschrieben wird.
  • Fig. 4A bis 4C zeigen vereinfachte Schnittansichten eines Produktwafers zur Veranschaulichung wesentlicher Verfahrensschritte bei der Herstellung beidseitig strukturierter Halbleiterbauelemente. Gleiche Bezugszeichen bezeichnen hierbei wiederum gleiche oder entsprechende Elemente wie in den Fig. 1 bis 3, weshalb auf eine detaillierte Beschreibung nachfolgend verzichtet wird.
  • Gemäß Fig. 4A wird ein an seiner ersten Oberfläche bereits strukturierter und mit einer Vielzahl von Schaltelementen versehener Halbleiterwafer 1' (gestrichelte Linie) derart in das Stützmaterial SM eingebettet, dass die bereits strukturierten und ausgebildeten Schaltelemente darin vollständig eingebettet sind. Vorzugsweise sind hierbei bis auf die Verdrahtung alle Prozessschritte, insbesondere aber die Diffusionsschritte zum Ausbilden der Schaltelemente abgeschlossen. In einem nachfolgenden Schritt wird gemäß Fig. 4A der Halbleiterwafer 1' mit dem vorstehend beschriebenen Schleifverfahren bis auf eine gewünschte Dicke weit unterhalb von 50 Mikrometern gedünnt, wobei wiederum Randausbrüche und vor allem eine unerwünschte Dickenschwankung im Wafer zuverlässig verhindert wird. Da das Aushärten des Stützmaterials SM bei Raumtemperatur erfolgt und beim Schleifen relativ geringe Temperaturen im Halbleitersubstrat erzeugt werden, werden die bereits im Halbleitersubstrat ausgebildeten Schaltelemente bzw. deren Diffusionsgebiete nicht oder kaum beeinflusst.
  • Anschließend kann der so dünn geschliffene Produktwafer 1 mit dem als Übergangs-Träger wirkenden ausgehärteten Stützmaterial SM in üblicher Weise weiter verarbeitet werden, wobei beispielsweise Metallisierungsschichten bzw. elektrische Leiterbahnen 10 an einer zur ersten Oberfläche gegenüber liegenden zweiten Oberfläche des Produktwafers 1 ausgebildet werden. In gleicher Weise können auch Isolationsgebiete 9 oder weitergehende Schaltelemente beispielsweise mittels Niedertemperaturprozessen von der zweiten Oberfläche bzw. Rückseite des Produktwafers 1 in unmittelbarer Nähe zu den an der ersten Oberfläche ausgebildeten Schaltelementen so eingebracht werden, dass sich neue Schaltelemente bzw. neuartige Halbleiterbauelemente ergeben.
  • Gemäß Fig. 4B wird über eine Dauer-Verbindungsschicht 11 ein sogenannter Dauer-Träger 12 auf die zweite Oberfläche des ultradünnen Produktwafers 1 aufgebracht, der für immer am Produkt bleibt und beispielsweise einen herkömmlichen nicht strukturierten Halbleiterwafer aufweist. Je nach dem ob es sich um ein total dielektrisch isoliertes Produkt, dessen sämtlichen Anschlüsse an der Vorderseite sind, oder ob es sich um ein Produkt mit einem gemeinsamen elektrischen Kontakt auf der Waferrückseite handelt, ist die Verbindungsschicht beispielsweise eine vorstehend beschriebene oxidische Verbindung wie Methylsilsesquioxan oder ein eutektischer Goldbond. In gleicher Weise richten sich auch die nachfolgenden höchstmöglichen Prozesstemperaturen nach der jeweils verwendeten Dauer-Verbindungsschicht 11 und dem Dauer-Träger 12.
  • Ferner wird gemäß Fig. 4B nach dem Befestigen des Dauer- Trägers 12 das Stützmaterial SM durch eine geeignete Temperaturbehandlung entfernt bzw. in eine flüssige und/oder gasförmige Phase umgewandelt. Da die dafür notwendige Temperatur weit unterhalb von sogenannten Diffusionstemperaturen liegt, werden die elektrischen Eigenschaften der im Produktwafer 1 ausgebildeten Schaltelemente nicht bzw. kaum beeinflusst.
  • Abschließend können gemäß Fig. 4C wiederum an der ersten Oberfläche des Produktwafers 1 noch fehlende Metallisierungslagen 13 bzw. elektrische Leiterbahnen zur Realisierung einer Verdrahtung ausgebildet werden, wodurch das Halbleiterbauelement vervollständigt wird. Derartige Verdrahtungsebenen können jedoch auch schon zu einem früheren Zeitpunkt, d. h. zu einem Verfahrensschritt gemäß Fig. 4A, ausgebildet werden.
  • Auf diese Weise erhält man ein Verfahren zur Herstellung eines beidseitig strukturierten Halbleiterbauelements, mit dem auf einfache und kostengünstige Weise Halbleiterbauelemente in einem ultradünnen Produktwafer 1 ausgebildet werden können und wobei eine Strukturierung bzw. Bearbeitung von zwei Seiten erfolgen kann.
  • Ein derartiges Verfahren ermöglicht vollkommen neuartige Halbleiterbauelemente.
  • Die Erfindung wurde vorstehend anhand von Silizium-Halbleiterwafern als Trägerwafer bzw. Produktwafer beschrieben. Sie ist jedoch nicht darauf beschränkt und umfasst in gleicher Weise alternative Materialien. In gleicher Weise wurde die vorstehende Erfindung anhand von Epoxidharzen beschrieben, die als Stützmaterial verwendet werden. Es können jedoch in gleicher Weise auch andere Kunststoffe mit äquivalenten Eigenschaften verwendet werden. Bezugszeichenliste 1 Produktwafer
    1' Halbleiterwafer
    2, 12 Trägerwafer
    3 Vorsprung
    4 Öffnung
    5 Kanalsystem
    6, 11 (Dauer-)Verbindungsschicht
    7 Form
    8 Trennmittel
    9 Isolationsgebiet
    10, 13 Leiterbahn
    SM Stützmaterial
    RB Randbereich
    dmin minimale Dicke

Claims (16)

1. Verfahren zum Dünnen eines scheibenförmigen Gegenstands mit den Schritten:
a) Einbetten des scheibenförmigen Gegenstands (1'; 2, 1') zumindest in seinem Randbereich (RB) in ein Stützmaterial (SM) mit im Wesentlichen flüssiger Phase;
b) Umwandeln des Stützmaterials (SM) in ein Stützmaterial mit im Wesentlichen fester Phase; und
c) Dünnen des scheibenförmigen Gegenstands (1'; 2, 1') zur Herstellung eines ultradünnen Produktwafers (1).
2. Verfahren nach Patentanspruch 1, gekennzeichnet durch den weiteren Schritt:
a) Umwandeln des Stützmaterials (SM) in ein Stützmaterial mit im Wesentlichen flüssiger und/oder gasförmiger Phase.
3. Verfahren nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, dass der scheibenförmige Gegenstand einen Halbleiterwafer (1') mit einem Trägerwafer (2) aufweist.
4. Verfahren nach Patentanspruch 3, dadurch gekennzeichnet, dass in Schritt a) ein Unterdruck in einem Kanalsystem des Trägerwafers (2) ausgebildet wird.
5. Verfahren nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, dass das Einbetten in Schritt a) mittels einer mit Trennmittel (8) beschichteten Form (7) erfolgt.
6. Verfahren nach einem der Patentansprüche 1 bis 5, dadurch gekennzeichnet, dass in Schritt b) die Umwandlung des Stützmaterials (SM) in eine feste Phase ohne Erzeugung von Reaktionsprodukten und/oder Volumenänderungen erfolgt.
7. Verfahren nach Patentanspruch 6, dadurch gekennzeichnet, dass in Schritt b) als Stützmaterial (SM) ein Epoxidharz mit einem Härter verwendet wird und ein Aushärten bei ca. 20 Grad Celsius durchgeführt wird.
8. Verfahren nach einem der Patentansprüche 2 bis 7, dadurch gekennzeichnet, dass in Schritt d) die Umwandlung des Stützmaterials (SM) in eine flüssige und/oder gasförmige Phase bei einer Temperatur erfolgt, die oberhalb einer beim Dünnen auftretenden Temperatur und unterhalb von Temperaturen liegt, die eine Dotierstoffverteilung beeinflussen.
9. Verfahren nach Patentanspruch 8, dadurch gekennzeichnet, dass die Temperatur in einem Bereich von ca. 300 bis 700 Grad Celsius liegt.
10. Verfahren nach einem er Patentansprüche 1 bis 9, dadurch gekennzeichnet, dass in Schritt c) ein mechanisches Schleifen durchgeführt wird.
11. Verfahren nach einem der Patentansprüche 1 bis 10, dadurch gekennzeichnet, dass in Schritt b) eine Haftung des Stützmaterials (SM) am scheibenförmigen Gegenstand (1') erfolgt.
12. Verfahren zur Herstellung eines beidseitig strukturierten Halbleiterbauelements mit den Schritten:
Ausbilden einer Vielzahl von Schaltelementen an einer ersten Oberfläche eines Halbleiterwafers (1');
Dünnen des Halbleiterwafers (1') nach einem Verfahren gemäß der Patentansprüche 1 bis 11 an einer zur ersten Oberfläche gegenüberliegenden zweiten Oberfläche;
Ausbilden einer Vielzahl von Schaltelementen (9, 10) an der zweiten Oberfläche des Produktwafers (1);
Ausbilden einer Dauer-Verbindungsschicht (11) an der zweiten Oberfläche des Produktwafers (1);
Befestigen eines Trägers (12) an der Dauer-Verbindungsschicht (11); und
Entfernen des Stützmaterials (SM) von der ersten Oberfläche des Produktwafers (1).
13. Verfahren nach Patentanspruch 12, gekennzeichnet durch den weiteren Schritt Ausbilden von abschließenden Verdrahtungsschichten (13) an der ersten Oberfläche des Produktwafers (1).
14. Verfahren nach Patentanspruch 12 oder 13, dadurch gekennzeichnet, dass die Dauer- Verbindungsschicht (11) Methylsilsesquioxan oder einen eutektischen Goldbond aufweist.
15. Verfahren nach einem der Patentansprüche 12 bis 14, dadurch gekennzeichnet, dass als Vielzahl von Schaltelementen elektrische Leiterbahnen (10) und/oder Isoliergebiete (9) an der zweiten Oberfläche des Produktwafers (1) ausgebildet werden.
16. Verfahren nach einem der Patentansprüche 1 bis 15, dadurch gekennzeichnet, dass als Produktwafer (1) ein Siliziumwafer mit einer Dicke von ca. 5 bis 20 Mikrometern ausgebildet wird.
DE2001139056 2001-08-08 2001-08-08 Verfahren zum Dünnen eines scheibenförmigen Gegenstands sowie zur Herstellung eines beidseitig strukturierten Halbleiterbauelements Expired - Fee Related DE10139056B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001139056 DE10139056B4 (de) 2001-08-08 2001-08-08 Verfahren zum Dünnen eines scheibenförmigen Gegenstands sowie zur Herstellung eines beidseitig strukturierten Halbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001139056 DE10139056B4 (de) 2001-08-08 2001-08-08 Verfahren zum Dünnen eines scheibenförmigen Gegenstands sowie zur Herstellung eines beidseitig strukturierten Halbleiterbauelements

Publications (2)

Publication Number Publication Date
DE10139056A1 true DE10139056A1 (de) 2003-05-08
DE10139056B4 DE10139056B4 (de) 2005-04-21

Family

ID=7694865

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001139056 Expired - Fee Related DE10139056B4 (de) 2001-08-08 2001-08-08 Verfahren zum Dünnen eines scheibenförmigen Gegenstands sowie zur Herstellung eines beidseitig strukturierten Halbleiterbauelements

Country Status (1)

Country Link
DE (1) DE10139056B4 (de)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292922A (ja) * 1985-06-21 1986-12-23 Hitachi Hokkai Semiconductor Ltd 半導体装置の製造方法
US5258323A (en) * 1992-12-29 1993-11-02 Honeywell Inc. Single crystal silicon on quartz
DE19648501A1 (de) * 1996-11-22 1998-05-28 Max Planck Gesellschaft Verfahren für die lösbare Verbindung und anschließende Trennung reversibel gebondeter und polierter Scheiben sowie eine Waferstruktur und Wafer
US5860211A (en) * 1996-06-07 1999-01-19 International Business Machines Corporation Method of temporarily bonding two surfaces
DE19756614A1 (de) * 1997-12-18 1999-07-01 Wacker Siltronic Halbleitermat Verfahren zur Montage und Demontage einer Halbleiterscheibe, und Stoffmischung, die zur Durchführung des Verfahrens geeignet ist
WO2000067305A1 (fr) * 1999-04-30 2000-11-09 Shin-Etsu Handotai Co., Ltd. Procede de polissage et procede de nettoyage de tranches, et film de protection
DE3907261C2 (de) * 1989-03-07 2001-04-05 Nematel Dr Rudolf Eidenschink Klebstoff
JP2001144123A (ja) * 1999-09-02 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292922A (ja) * 1985-06-21 1986-12-23 Hitachi Hokkai Semiconductor Ltd 半導体装置の製造方法
DE3907261C2 (de) * 1989-03-07 2001-04-05 Nematel Dr Rudolf Eidenschink Klebstoff
US5258323A (en) * 1992-12-29 1993-11-02 Honeywell Inc. Single crystal silicon on quartz
US5860211A (en) * 1996-06-07 1999-01-19 International Business Machines Corporation Method of temporarily bonding two surfaces
DE19648501A1 (de) * 1996-11-22 1998-05-28 Max Planck Gesellschaft Verfahren für die lösbare Verbindung und anschließende Trennung reversibel gebondeter und polierter Scheiben sowie eine Waferstruktur und Wafer
DE19756614A1 (de) * 1997-12-18 1999-07-01 Wacker Siltronic Halbleitermat Verfahren zur Montage und Demontage einer Halbleiterscheibe, und Stoffmischung, die zur Durchführung des Verfahrens geeignet ist
WO2000067305A1 (fr) * 1999-04-30 2000-11-09 Shin-Etsu Handotai Co., Ltd. Procede de polissage et procede de nettoyage de tranches, et film de protection
EP1122767A1 (de) * 1999-04-30 2001-08-08 Shin-Etsu Handotai Co., Ltd Verfahren zum polieren und reinigen eines wafers, und schutzschicht
JP2001144123A (ja) * 1999-09-02 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
DE10139056B4 (de) 2005-04-21

Similar Documents

Publication Publication Date Title
DE102008051494B4 (de) Verfahren zum Herstellen der SOI-Substrate mit einer feinen vergrabenen Isolationsschicht
DE112009000140B4 (de) Verfahren zum reversiblen Anbringen eines Vorrichtungswafers an einem Trägersubstrat und ein daraus erhaltener Gegenstand
EP0862788B1 (de) Herstellungsverfahren eines vertikal integrierten halbleiterbauelements
DE102010027703B4 (de) Verfahren und Vorrichtung zum Entfernen eines reversibel angebrachten Vorrichtungswafers von einem Trägersubstrat
DE4434321C2 (de) Optischer Wellenleiter mit einem Polymerkern und dessen Herstellungsverfahren
DE102011002546B4 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
WO2005013352A2 (de) Verfahren zum herstellen eines halbleiterbauelements mit einem kunststoffgehäuse und trägerplatte zur durchführung des verfahrens
WO2002091433A2 (de) Verfahren zum rückseitenschleifen von wafern
WO2001003180A1 (de) Verfahren zum vereinzeln eines wafers
DE102004052921A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
EP2572380B1 (de) Verfahren zur herstellung von chipstapeln sowie ein träger für die durchführung des verfahrens
CH693158A5 (de) Verfahren zur Herstellung metallischer Mikrostrukturen.
DE10350038A1 (de) Verfahren zum anodischen Bonden von Wafern und Vorrichtung
DE10139056B4 (de) Verfahren zum Dünnen eines scheibenförmigen Gegenstands sowie zur Herstellung eines beidseitig strukturierten Halbleiterbauelements
WO1996013060A1 (de) Verfahren zum direkten verbinden von planaren körpern und nach dem verfahren aus planaren körpern hergestellte gegenstände
DE10223719C1 (de) Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
DE10029035C1 (de) Verfahren zur Bearbeitung eines Wafers
DE19741971A1 (de) Verfahren zum Herstellen Direct-Wafer-Bond Si/Si02/Si-Substrate
WO1999026287A1 (de) Siliziumfolie als träger von halbleiterschaltungen als teil von karten
DE102007021991B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements durch Ausbilden einer porösen Zwischenschicht
DE10065686C2 (de) Verfahren zur Handhabung eines dünnen Halbleiterwafers oder Substrats
DE10323394B4 (de) Verfahren zum Erzeugen einer elektrischen Kontaktierung zwischen zwei Halbleiterstücken und Verfahren zum Herstellen einer Anordnung von Halbleiterstücken
WO1993020584A1 (de) Verfahren zum herstellen einer monokristallinen siliziumschicht auf einem vergrabenen dielektrikum
DE112017002718T5 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit einer Zwischenlage, die keine Kontaktdurchführung aufweist
DE102016117990B4 (de) Temporäre mechanische stabilisierung von halbleiterhohlräumen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee