DE10065686C2 - Verfahren zur Handhabung eines dünnen Halbleiterwafers oder Substrats - Google Patents

Verfahren zur Handhabung eines dünnen Halbleiterwafers oder Substrats

Info

Publication number
DE10065686C2
DE10065686C2 DE2000165686 DE10065686A DE10065686C2 DE 10065686 C2 DE10065686 C2 DE 10065686C2 DE 2000165686 DE2000165686 DE 2000165686 DE 10065686 A DE10065686 A DE 10065686A DE 10065686 C2 DE10065686 C2 DE 10065686C2
Authority
DE
Germany
Prior art keywords
carrier material
semiconductor wafer
connecting medium
adhesive
adhesive connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2000165686
Other languages
English (en)
Other versions
DE10065686A1 (de
Inventor
Thomas Schmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2000165686 priority Critical patent/DE10065686C2/de
Publication of DE10065686A1 publication Critical patent/DE10065686A1/de
Application granted granted Critical
Publication of DE10065686C2 publication Critical patent/DE10065686C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

Die Erfindung betrifft ein Verfahren zur Handhabung eines dünnen Halbleiterwafers oder Substrats, und bezieht sich ins­ besondere auf ein Verfahren zur Handhabung eines dünnen oder ultradünnen Silizium-Halbleiterwafers bei der Herstellung von Bipolartransistoren mit isoliertem Gate.
Bekannte Bipolartransistoren mit isoliertem Gate (IGBT, Insu­ lated Gate Bipolar Transistor) weisen gegenüber konventionel­ len MOSFETs den Vorteil auf, daß ihre Leitfähigkeit im einge­ schalteten Zustand durch eine Überschwemmung des niedrig do­ tierten Mittelbereichs durch ein Elektron-Loch-Plasma be­ stimmt wird, die aus der Injektion von Elektronen durch den MOS-Kanal auf der Vorderseite und der Injektion von Löchern durch den p-Emitter auf der Rückseite resultiert. Aufgrund dieser Überschwemmung mit Ladungsträgern ergeben sich gegen­ über dem konventionellen MOSFET deutlich höhere Ein- und Aus­ schaltverluste.
In jüngerer Zeit wurden daher IGBT mit transparentem p-Emit­ ter und einer Feldstopzone entwickelt, die einen günstigen Kompromiß zwischen statischer Verlustleistung und Schaltver­ lusten aufweisen.
Eine hierzu erforderliche Optimierung der Halbleiterstruktu­ ren bedingt die Handhabung und Verarbeitung besonders dünner oder ultradünner Siliziumwafer der Größenordnung von etwa 60 µm oder weniger mit deutlich reduzierter Dicke des Substrats, da der transparente p-Emitter und/oder die Feldstopzone erst in einem so dünnen Zustand der Wafer eingebracht werden kann.
Mit den derzeit üblichen Verarbeitungsanlagen ist jedoch zum einen die Herstellung derart dünner Wafer ohne geeignete Unterstützung nicht möglich, und können zum anderen derart dünne Wafer nicht gehandhabt und prozessiert werden.
Daher kamen zu dem vorgenannten Zweck derzeit verschiedenar­ tige Ersatzprozesse, spezielle Umbauten von Standardequipment oder Eigenkonstruktionen von Handlinggeräten zum Einsatz, die jedoch zu einer geringen Ausbeute des eingesetzten Materials führen und zudem eine Weiterentwicklung zu zukünftig benötig­ ten, zunehmend dünneren Siliziumwafern verhindern.
Aus der WO 94/17550 A1 ist ein Verfahren zur Herstellung eines mikroelektronischen Gerätes bekannt, bei dem alternierende Substrate verwendet werden. Ein erstes Substrat dient der Herstellung des Gerätes und erfüllt Anforderungen, die bei der Herstellung gestellt werden. Ein zweites Substrat dient dagegen dem Betrieb des mikroelektronischen Gerätes und er­ füllt Anforderungen, die der Betrieb stellt, beispielsweise hinsichtlich des thermischen Ausdehnungskoeffizienten, der insbesondere bei Kryoanwendungen eine große Bedeutung hat, d. h. bei Anwendungen mit Temperaturen nahe am absoluten Null­ punkt. Neben diesen beiden Substraten wird bei der Herstel­ lung noch ein temporäres Substrat eingesetzt.
Das erste Substrat wird an einen Wafer gebondet und dient als Träger beim dünnen des Wafers auf eine Dicke zwischen 30 Na­ nometern und 50 Mikrometern. Während der Herstellung einer mikroelektronischen Schaltung auf dem gedünnten Wafer ver­ bleibt das erste Substrat am gedünnten Wafer. Nach der Her­ stellung der mikroelektronischen Schaltung wird ein temporä­ res Substrat auf die Schaltung aufgebracht, das als Handha­ bungs- und Unterstützungshilfe genutzt wird und die mikro­ elektronische Schaltungselemente bei folgenden Bearbeitungs­ schritten schützt. Diese Bearbeitungsschritte betreffen das Ersetzten des ersten Substrates durch das zweite Substrat. Dabei wird das erste Substrat in einem Ätzprozess entfernt. Eine das erste Substrat und einen Halbleiterwafer zum Tragen der mikroelektronischen Schaltung verbindende Schicht wird gegebenenfalls erst dann entfernt, wenn das erste Substrat entfernt worden ist. Danach wird das zweite Substrat am ge­ dünnten Wafer befestigt und anschließend das temporäre Sub­ strat entfernt.
Aus der US 5,206,749 ist eine Flüssig­ keitskristallanzeigeeinheit bekannt. Eine Flachanzeigeeinheit wird unter Verwendung von im wesentlichen einkristallinem Dünnfilm-Material hergestellt, das auf Substrate übertragen wird, um Anzeigeeinheiten herzustellen. Es wird ein ISE (Iso­ lated Silicon Epitaxy) genanntes Verfahren eingesetzt, um ei­ nen SOI-Film (Silicon-on-Insulator) herzustellen. Der Tran­ sistor zum Ansteuern eines Pixels wird auf einer dünnen Sili­ ziumschicht gefertigt, die sich durch eine Siliziumdioxid­ schicht getrennt auf einem Siliziumsubstrat befindet. Nach der Fertigung des Transistors wird die Siliziumdioxidschicht weggeätzt. Anschließend wird das Substrat entfernt.
Aus der US 52 73 615 ist es beispielsweise bekannt, prozessierte Halbleiterwafer mit der die Bauelemente tragenden Seite voran auf einem Träger aufzubringen und die freiliegende Rückseite des Halbleiterwafers anschließend zu dünnen und zu metallisieren. Erfindungsgemäß werden dazu als Verbindungsmaterialien Waxe verwendet, die ein auf die Prozesstemperaturen abgestimmtes Erweichungsverhalten zeigen. Zudem ist es daraus bekannt, dass gerade hochtemperaturstabile Waxe es erlauben, auch den gedünnten Wafer einer entsprechend erhöhten Temperatur auszusetzen.
Aus der US 60 76 585 ist ebenfalls ein Verfahren bekannt, bei dem ein prozessierter Halbleiterwafer mit der die Bauelemente tragenden Seite voran mit einem Träger verbunden und anschließend dünngeschliffen wird. Zudem wird dort erfindungsgemäß der gedünnte Wafer vom Träger wieder gelöst.
Der Erfindung liegt daher die Aufgabe zugrunde, ein einfaches Verfahren bereitzustellen, mit dem dünne oder ultradünne Halbleiterwafer auf Standardequipment handhabbar und mit ho­ her Ausbeute prozessierbar sind.
Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren mit den in Patentanspruch 1 angegebenen Verfahrensschritten.
Erfindungsgemäß wird somit ein ultradünner Wafer nach dem Dünnungsprozeß auf einem Wechselträger weiterproduziert, der die Verwendung von Standardequipment erlaubt, eine reprodu­ zierbar hohe und stabile Ausbeute sicherstellt, und den Wechsel von der Vorderseite des Wafers auf dessen Rückseite ohne separate Handhabung des Wafers ermöglicht. Vorteilhaft werden hierdurch Prozesse wie beispielsweise Implantationen im Ult­ rahochvakuum, chemisch-mechanisches Polieren, Ausheilen im Ofen usw. möglich, die derzeit aus technischen Gründen nicht durchführbar sind.
Insbesondere vorteilhaft ist es, daß die über das erste Ver­ bindungsmedium hergestellte erste Haftverbindung und die über das zweite Verbindungsmedium hergestellte zweite Haftverbin­ dung getrennt voneinander lösbar sind und somit ein Wechsel zwischen der Vorder- und der Rückseite des Systemwafers unter einstellbaren Bedingungen möglich ist, ohne die beizubehal­ tende Haftverbindung zu zerstören.
Bevorzugt wird die erste Haftverbindung mittels einer Folie als erstem Verbindungsmedium hergestellt, wobei vorteilhaft eine Folie mit einer ersten, permanent klebenden Seite und einer zweiten, thermisch relaxierbaren Seite verwendet wird.
Hierbei ist auch möglich, daß die Folie mittels ultraviolet­ tem Licht ablösbar ist.
Alternativ kann die erste Haftverbindung mittels einem ther­ misch relaxierbaren, chemisch lösbaren oder mittels ultravio­ lettem Licht lösbaren Klebstoff oder Lack als erstem Verbin­ dungsmedium hergestellt werden, woraus sich Vorteile einer flächigen oder punktuellen Auftragbarkeit ergeben können.
Bevorzugt wird als erstes und/oder zweites Trägermaterial ein Halbleitermaterial verwendet, das mit bekannten Verfahren einfach zu handhaben ist.
Alternativ kann als erstes und/oder zweites Trägermaterial ein optisch durchlässiger Träger aus Glas, SiO2 oder Saphir verwendet werden, der das Lösen der ersten und/oder zweiten Haftverbindung mittels ultraviolettem Licht vorteilhaft un­ terstützt.
In beiden der vorstehenden Fälle kann als erstes und/oder zweites Trägermaterial ein durchlochter Träger verwendet wer­ den, der das Lösen der ersten und/oder zweiten Haftverbindung durch die jeweils angewandten Ablösemittel weiter erleich­ tert.
Vorteilhaft ist hierbei auch, wenn der durchlochte Träger auf zumindest einer Seite desselben strukturiert ist.
Bevorzugt wird das erste und/oder das zweite Trägermaterial chemisch von dem dünnen Halbleiterwafer abgelöst, und insbe­ sondere der chemische Ablösevorgang des zweiten Trägermateri­ als über die Strukturierung des Trägers mittels einer geeig­ neten Chemikalie durchgeführt.
Vorzugsweise wird als zweites Verbindungsmedium ein hochtem­ peraturfester Klebstoff verwendet, der bei der thermischen Relaxierung des ersten Verbindungsmediums ein gleichzeitiges Lösen der zweiten Haftverbindung verhindert.
Besonders vorteilhaft sind dem erfindungsgemäßen Verfahren gedünnte Halbleiterwafer mit einer Dicke von 60 µm oder weni­ ger verarbeitbar.
Die Erfindung wird nachstehend anhand eines Ausführungsbei­ spiels unter Bezugnahme auf die Zeichnung näher beschrieben.
Es zeigen:
Fig. 1 bis 7 vereinfacht den schrittweisen Ablauf der Verar­ beitung eines dünnen oder ultradünnen Siliziumwafers gemäß einem Ausführungsbeispiel des Verfahrens zur Handhabung eines dünnen Halbleiterwafers oder Substrats.
In Fig. 1 bezeichnet das Bezugszeichen 1 einen zu prozessie­ renden Systemwafer, bezeichnet das Bezugszeichen 2 ein erstes Verbindungs- oder Klebemedium, beispielsweise eine doppelsei­ tig klebende Folie, eine Schicht aus thermisch relaxierbarem, mittels ultraviolettem Licht oder chemisch lösbarem Kleb­ stoff, einen auf ähnliche Weise verarbeitbaren Lack oder der­ gleichen, und bezeichnet das Bezugszeichen 3 ein erstes Trä­ germaterial, das beispielsweise ein aus Silizium bestehender, gegebenenfalls optisch durchlässiger, durchlochter und ein- oder beidseitig strukturierter Trägerwafer sein kann, der zur Stützung und Stabilisierung des Systemwafers während der nachfolgenden Prozessierungsschritte dient.
Bei Verwendung einer doppelseitig klebenden Folie als erstem Verbindungsmedium 2 weist diese bevorzugt eine dem ersten Trägermaterial 3 zugewandte permanent klebende Fläche und ei­ ne dem Systemwafer 1 zugewandte relaxierbare, bevorzugt ther­ misch relaxierbare Fläche auf, die idealerweise nach der Re­ laxation keinen Kraftaufwand zum Ablösen des Systemwafers 1 erforderlich macht.
In dem in Fig. 1 dargestellten Zustand sind der noch unge­ dünnte Systemwafer 1 mit seiner in durchbrochener Linie ange­ deuteten Systemseite und das erste Trägermaterial 3 mit dem auf diesem vorab aufgebrachten ersten Verbindungsmedium 2 noch nicht verbunden.
Der Systemwafer 1 wird zunächst vor einem Dünnungsprozeß zur Erzeugung dünner oder ultradünner Wafer mit beispielsweise einer Dicke von 60 µm oder weniger mittels dem beispielsweise doppelseitig klebenden ersten Verbindungsmedium 2 auf dem ersten Trägermaterial 3 fixiert und auf die gewünschte End­ dicke gedünnt. Fig. 3 zeigt diesen fixierten Zustand nach dem Dünnungsvorgang mit einem gedünntem Systemwafer 4.
Sodann werden auf der Rückseite des gedünnten Systemwafers 4 erforderliche Prozeßschritte, beispielsweise ein chemisch- mechanischer Poliervorgang (CMP), Implantationen zum Aufbau des Emitterbereichs und dergleichen durchgeführt und an­ schließend die resultierende Schichtstruktur bzw. der Stapel oder Stack auf der prozessierten Rückseite des gedünnten Systemwafers 4 wie in Fig. 4 dargestellt mit einem zweiten Verbindungsmedium 5, beispielsweise einer Glasschicht, einer Schicht aus Spin an Glass (SOG) und dergleichen, versehen.
Dieses zweite Verbindungsmedium 5 ermöglicht daraufhin, wie in Fig. 5 gezeigt, eine Verbindung des Stacks aus Fig. 4 mit einem zweiten Trägermaterial 6, das aus einem einseitig oder beidseitig strukturierten, gegebenenfalls durchlochten oder optisch durchlässigen Trägerwafer, Glas, SiO2 oder Saphir be­ stehen kann, bei Temperaturen, die unterhalb der Relaxations- bzw. Ablösetemperatur des ersten Verbindungsmediums 2 liegen.
Anschließend wird der resultierende, aus dem ersten Trägerma­ terial 3, dem ersten Verbindungsmedium 2, dem gedünnten Systemwafer 4, dem zweiten Verbindungsmedium 5 und dem zwei­ ten Trägermaterial 6 bestehende Gesamtstack auf eine Tempera­ tur erwärmt, die zur Relaxation bzw. zum Lösen der durch das erste Verbindungsmedium 2 gebildeten Haftverbindung erforder­ lich ist, und an der Verbindungsfläche zwischen dem ersten Verbindungsmedium 2 und der Systemseite, d. h. der Vordersei­ te des gedünnten Systemwafers 4 in zwei Einzelstacks aus ers­ tem Trägermaterial 3 und erstem Verbindungsmedium 2 einer­ seits und gedünntem Systemwafer 4, zweitem Verbindungsmedium 5 als hochtemperaturfester Verbindung und zweitem Trägermate­ rial 6 getrennt, wie in Fig. 6 dargestellt.
Das erste Trägermaterial 3 kann danach gereinigt und wieder­ verwendet werden. Der verbleibende Stack, bestehend aus dem ultradünnem Systemwafer 4, dem zweiten Verbindungsmedium 5 als hochtemperaturfester Verbindung und dem zweiten Trägerma­ terial 6 wird sodann beispielsweise in einem Ofen ausgeheilt und steht danach für weitere, auf der Systemseite des gedünn­ ten Systemwafers 4 durchzuführende Prozesse zur Verfügung, wie in Fig. 7 gezeigt.
Nach Abschluß dieser Prozesse wird der prozessierte gedünnte Systemwafer 4 von dem zweiten Trägermaterial 6 durch Ablösen, beispielsweise durch Ätzen, des zweiten Verbindungsmediums 5 getrennt.
Wie vorstehend beschrieben wurde, wird somit durch wechsel­ weises Stabilisieren des dünnen oder ultradünnen Systemwafers 4 an der jeweils nicht bearbeiteten Systemwaferseite mittels des ersten Trägermaterials 3 und des zweiten Trägermaterials 6 unter Verwendung zweier unterschiedlich temperaturfester oder auf verschiedene Art und Weise lösbarer Haft- oder Kle­ beverbindungen, die ein Lösen nur der jeweils gewünschten Verbindung bei unterschiedlich hohen Temperaturen oder unter Einsatz entsprechend geeigneter Mittel erlauben, ein Wechsel von der Rückseite zur Vorderseite und damit die Handhabung und beidseitige Bearbeitung des dünnen oder ultradünnen Systemwafers 4 ermöglicht.

Claims (18)

1. Verfahren zur Verarbeitung eines dünnen, Halbleiterwafers (4) mit den Schritten:
Aufbringen eines ersten Trägermaterials (3) auf eine Systemseite eines noch ungedünnten Halbleiterwafers (4) mit­ tels einer durch ein erstes Verbindungsmedium (2) hergestell­ ten ersten Haftverbindung,
Dünnen des Halbleiterwafers (4),
Bearbeiten einer trägermaterialfreien zweiten Fläche des dünnen Halbleiterwafers (4),
Aufbringen eines zweiten Trägermaterials (6) auf die be­ arbeitete zweite Fläche des dünnen Halbleiterwafers (4) mit­ tels einer durch ein zweites Verbindungsmedium (5) herge­ stellten zweiten Haftverbindung,
Lösen der durch das erste Verbindungsmedium (2) herge­ stellten ersten Haftverbindung und dadurch Entfernen des ers­ ten Trägermaterials (3) von der ersten Fläche des dünnen Halbleiterwafers (4),
Bearbeiten der trägermaterialfreien Systemseite des dün­ nen Halbleiterwafers (4), und
Lösen der durch das zweite Verbindungsmedium (5) herge­ stellten zweiten Haftverbindung und dadurch Entfernen des zweiten Trägermaterials (6) von der zweiten Fläche des dünnen Halbleiterwafers (4).
2. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß die über das erste Verbindungsmedium (2) herge­ stellte erste Haftverbindung und die über das zweite Verbin­ dungsmedium (5) hergestellte zweite Haftverbindung getrennt voneinander lösbar sind.
3. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß die erste Haftverbindung mittels einer Folie als erstem Verbindungsmedium (2) hergestellt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeich­ net, daß als Folie eine Folie mit einer ersten, permanent klebenden Seite und einer zweiten, relaxierbaren Seite ver­ wendet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeich­ net, daß die zweite, relaxierbare Seite der Folie ther­ misch relaxiert wird.
6. Verfahren nach Anspruch 3 oder 4, dadurch gekenn­ zeichnet, daß die Folie mittels ultraviolettem Licht ablösbar ist.
7. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß die erste Haftverbindung mittels einem Klebstoff als erstem Verbindungsmedium (2) hergestellt wird.
8. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß die erste Haftverbindung über einen Lack als erstem Verbindungsmedium (2) hergestellt wird.
9. Verfahren nach Anspruch 1, 7 oder 8, dadurch ge­ kennzeichnet, daß die erste Haftverbindung thermisch relaxierbar, chemisch lösbar, oder mittels ultraviolettem Licht lösbar ist.
10. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß als erstes und/oder zweites Trägermaterial (3, 6) ein Halbleitermaterial verwendet wird.
11. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß als erstes und/oder zweites Trägermaterial (3, 6) ein optisch durchlässiger Träger verwendet wird.
12. Verfahren nach Anspruch 11, dadurch gekenn­ zeichnet, daß als optisch durchlässiges Trägermaterial Glas, SiO2 oder Saphir verwendet wird.
13. Verfahren nach einem der Ansprüche 1 oder 10 bis 12, dadurch gekennzeichnet, daß als erstes und/oder zweites Trägermaterial (3, 6) ein durchlochter Träger verwen­ det wird.
19. Verfahren nach Anspruch 13, dadurch gekenn­ zeichnet, daß der durchlochte Träger auf zumindest ei­ ner Seite desselben strukturiert ist.
15. Verfahren nach einem der Ansprüche 1 oder 10 bis 14, dadurch gekennzeichnet, daß das erste und/oder das zweite Trägermaterial (3, 6) chemisch von dem dünnen Halbleiterwafer (4) abgelöst wird.
16. Verfahren nach einem der Ansprüche 14 oder 15, da­ durch gekennzeichnet, daß der chemische Ablösevor­ gang des zweiten Trägermaterials (6) über die Strukturierung des Trägers mittels einer geeigneten Chemikalie durchgeführt wird.
17. Verfahren nach einem der vorangehenden Ansprüche, da­ durch gekennzeichnet, daß als zweites Verbindungs­ medium (2) ein hochtemperaturfester Klebstoff verwendet wird.
18. Verfahren nach einem der vorangehenden Ansprüche, da­ durch gekennzeichnet, daß gedünnte Halbleiterwafer mit einer Dicke von 60 µm oder weniger verarbeitbar sind. 1.
DE2000165686 2000-12-29 2000-12-29 Verfahren zur Handhabung eines dünnen Halbleiterwafers oder Substrats Expired - Fee Related DE10065686C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000165686 DE10065686C2 (de) 2000-12-29 2000-12-29 Verfahren zur Handhabung eines dünnen Halbleiterwafers oder Substrats

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000165686 DE10065686C2 (de) 2000-12-29 2000-12-29 Verfahren zur Handhabung eines dünnen Halbleiterwafers oder Substrats

Publications (2)

Publication Number Publication Date
DE10065686A1 DE10065686A1 (de) 2002-07-11
DE10065686C2 true DE10065686C2 (de) 2002-11-14

Family

ID=7669403

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000165686 Expired - Fee Related DE10065686C2 (de) 2000-12-29 2000-12-29 Verfahren zur Handhabung eines dünnen Halbleiterwafers oder Substrats

Country Status (1)

Country Link
DE (1) DE10065686C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202107B2 (en) 2003-07-28 2007-04-10 Infineon Technologies Ag Method for producing a semiconductor component with a plastic housing and carrier plate for performing the method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050095814A1 (en) 2003-11-05 2005-05-05 Xu Zhu Ultrathin form factor MEMS microphones and microspeakers
DE102006025671B4 (de) 2006-06-01 2011-12-15 Infineon Technologies Ag Verfahren zur Herstellung von dünnen integrierten Halbleitereinrichtungen

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5273615A (en) * 1992-04-06 1993-12-28 Motorola, Inc. Apparatus and method for handling fragile semiconductor wafers
US5304842A (en) * 1990-10-24 1994-04-19 Micron Technology, Inc. Dissimilar adhesive die attach for semiconductor devices
WO1994017550A1 (en) * 1993-01-19 1994-08-04 Hughes Aircraft Company Method of fabricating a microelectronic device using an alternate substrate
DE19940390A1 (de) * 1998-08-26 2000-03-16 Lintec Corp Selbstklebende doppelt beschichtete Klebefolie und Verfahren zu ihrer Verwendung
US6076585A (en) * 1998-03-02 2000-06-20 Motorola, Inc. Method of manufacturing a semiconductor device and apparatus therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5304842A (en) * 1990-10-24 1994-04-19 Micron Technology, Inc. Dissimilar adhesive die attach for semiconductor devices
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5273615A (en) * 1992-04-06 1993-12-28 Motorola, Inc. Apparatus and method for handling fragile semiconductor wafers
WO1994017550A1 (en) * 1993-01-19 1994-08-04 Hughes Aircraft Company Method of fabricating a microelectronic device using an alternate substrate
US6076585A (en) * 1998-03-02 2000-06-20 Motorola, Inc. Method of manufacturing a semiconductor device and apparatus therefor
DE19940390A1 (de) * 1998-08-26 2000-03-16 Lintec Corp Selbstklebende doppelt beschichtete Klebefolie und Verfahren zu ihrer Verwendung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202107B2 (en) 2003-07-28 2007-04-10 Infineon Technologies Ag Method for producing a semiconductor component with a plastic housing and carrier plate for performing the method
US7622733B2 (en) 2003-07-28 2009-11-24 Infineon Technologies Ag Semiconductor structure with a plastic housing and separable carrier plate

Also Published As

Publication number Publication date
DE10065686A1 (de) 2002-07-11

Similar Documents

Publication Publication Date Title
DE102010027703B4 (de) Verfahren und Vorrichtung zum Entfernen eines reversibel angebrachten Vorrichtungswafers von einem Trägersubstrat
DE69836707T2 (de) Behandlungsverfahren zum Molekularkleben und Ablösen von zwei Strukturen
AT508318B1 (de) Verfahren für eine vorübergehende montage eines bausteinwafers auf einem trägersubstrat
DE69636338T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
RU2121733C1 (ru) Способ изготовления монокристаллических кремниевых площадок на кварцевой подложке
DE60205358T2 (de) Verfahren zum selektiven transferieren von halbleiter-chips von einem träger zu einem empfangssubstrat
DE102011002546B4 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
EP1192657B1 (de) Verfahren zum vereinzeln eines wafers
DE69233314T2 (de) Verfahren zur Herstellung von Halbleiter-Produkten
DE112015004453B4 (de) Niedertemperatur-Haftmittelharze zum Verbinden von Wafern
DE202013104987U1 (de) Vorrichtung zum Vereinzeln von Halbleiter-Dies
WO2000014789A1 (de) Verfahren zum aufbringen eines schaltungschips auf einen träger
CN110828375B (zh) 一种快速、无刻蚀的转移二维材料和制备异质结的方法
DE112013004330T5 (de) Pseudosubstrat mit verbesserter Nutzungseffizienz eines Einkristallmaterials
DE102009042920A1 (de) Elektronikbauelement und Verfahren zu dessen Herstellung
DE102017103095A1 (de) Handhaben eines dünnen Wafers während der Chipherstellung
EP2572380B1 (de) Verfahren zur herstellung von chipstapeln sowie ein träger für die durchführung des verfahrens
DE10065686C2 (de) Verfahren zur Handhabung eines dünnen Halbleiterwafers oder Substrats
DE10340409B4 (de) Trägerwafer und Verfahren zum Bearbeiten eines Halbleiterwafers unter Verwendung eines Trägerwafers
EP3216049B1 (de) Verfahren und vorrichtung zum beschichten eines produktsubstrats
DE102005035057A1 (de) Verfahren zum Herstellen einer Halbleiterchipanordnung unter Verwendung eines Trägersubstrats und entsprechende Halbleiterchipanordnung
DE10339998B3 (de) Verfahren zum Verbinden einer Oberfläche eines Halbleitersubstrats mit einer Oberfläche eines Trägers
DE19800715A1 (de) Elektrisches Halbleiterelement sowie Verfahren zur Herstellung eines Halbleiterelementes
DE10139056B4 (de) Verfahren zum Dünnen eines scheibenförmigen Gegenstands sowie zur Herstellung eines beidseitig strukturierten Halbleiterbauelements
EP0865075A2 (de) Verfahren zum Herstellen von räumlich strukturierten Bauteilen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee