DE19800715A1 - Elektrisches Halbleiterelement sowie Verfahren zur Herstellung eines Halbleiterelementes - Google Patents

Elektrisches Halbleiterelement sowie Verfahren zur Herstellung eines Halbleiterelementes

Info

Publication number
DE19800715A1
DE19800715A1 DE1998100715 DE19800715A DE19800715A1 DE 19800715 A1 DE19800715 A1 DE 19800715A1 DE 1998100715 DE1998100715 DE 1998100715 DE 19800715 A DE19800715 A DE 19800715A DE 19800715 A1 DE19800715 A1 DE 19800715A1
Authority
DE
Germany
Prior art keywords
monolith
segments
semiconductor element
element according
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1998100715
Other languages
English (en)
Inventor
Klaus Prof Dr Ing Schumacher
Ulrich Dr Ing Hilleringmann
Volker Dipl Ing Mankowski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ERA AG, 75015 BRETTEN, DE
Original Assignee
BREMICKER AUTO ELEKTRIK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BREMICKER AUTO ELEKTRIK filed Critical BREMICKER AUTO ELEKTRIK
Priority to DE1998100715 priority Critical patent/DE19800715A1/de
Publication of DE19800715A1 publication Critical patent/DE19800715A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/11—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers or surface barriers, e.g. bipolar phototransistor
    • H01L31/1105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers or surface barriers, e.g. bipolar phototransistor the device being a bipolar phototransistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Description

Die Erfindung betrifft ein Halbleiterelement sowie ein Verfahren zur Herstellung desselben.
Im Stand der Technik sind Verfahren zur Herstellung moderner integrierter Halbleiterschaltungen bekannt. Das entscheidende Kennzeichen ist der Aufbau der Bauelemente und Strukturen von einer Oberfläche einer Silizium- Kristallscheibe her. Der Siliziumkristall dient dabei sowohl als Träger der gesamten Schaltung als auch als Halbleiterwerkstoff für die aktiven Bauelemente (Transistoren, Dioden, Thyristoren, Bipolartransistoren Fototransistoren und dergleichen). Die im Halbleiter notwendigen unterschiedlichen Dotierungen werden in der Planartechnologie von der Oberfläche her eingebracht, und zwar in der Regel entweder durch die Diffusionstechnik oder durch die Ionenimplantationstechnik. Das bei einer kontrollierten Oxidation des Siliziums entstehende glasartige Siliziumoxid dient als Isolator und als Dielektrikum. Leiterbahnen werden entweder aufgedampft, aufgestäubt oder chemisch abgeschieden. Als Aufdampfungsmaterial kommt beispielsweise Aluminium in Betracht. Zur chemischen Abscheidung wird beispielsweise hochdotiertes polykristallines Silizium eingesetzt. Zur Metallisierung ist es auch bekannt, eine Kathodenstrahlzerstäubung anzuwenden, die auch Sputterbeschichtung genannt wird.
Um eine integrierte Schaltung herzustellen, ist es erforderlich, diese Elemente (verschieden dotierte Bereiche, Isolatorschichten, Elektroden und Leiterbahnen) in genau definierten Mustern nacheinander aufzubringen. Dies geschieht mit Hilfe der Fotoätztechnik.
Die bekannten Technologien sind relativ kostenintensiv, wobei aber auch ein wesentlicher Nachteil ist, daß eine hochspannungsfeste Ausbildung praktisch nicht erreichbar ist. Beispielsweise erreichen sogenannte SIMOX Bausteine nur eine Spannungsfestigkeit bis ca. 150 oder maximal 200 Volt.
Ausgehend von diesem Stand der Technik liegt der Erfindung die Aufgabe zugrunde, ein besonders spannungsfestes, insbesondere hochspannungsfestes elektrisches Halbleiterelement zu schaffen, welches kostengünstig herzustellen ist, eine geringe Chipfläche benötigt und vorzugsweise auch optisch ansteuerbar ist.
Zur Lösung dieser Aufgabe wird ein spannungsfestes insbesondere hochspannungsfestes elektrisches Halbleiterelement vorgeschlagen, welches aus einem Halbleitermonolithen besteht, der in Einzelelemente segmentiert ist, die durch Trennfugen voneinander getrennt sind.
Vorteilhafte Weiterbildungen hierzu sind in den Ansprüchen 2 bis 16 angegeben. Ein Verfahren zur Herstellung eines solchen Halbleiterelementes ist in Anspruch 17 angegeben. Vorteilhafte Weiterbildungen hierzu sind in den Ansprüchen 18 bis 22 angegeben. Eine alternative Verfahrensweise ist in Anspruch 23 angegeben.
Durch die Erfindung wird ein kostengünstiges hochspannungsfestes Halbleiterelement zur Verfügung gestellt, welches eine geringe Chipfläche benötigt und gegebenenfalls optisch ansteuerbar ist. Wesentlicher Inhalt der Erfindung ist die Erzeugung von lateral nebeneinander angeordneten Halbleiterschaltelementen, die aus einem Substrat in Form eines Monolithen (Wafer) bestehen. Der Monolith ist segmentiert, so daß vollständig voneinander isolierte Einzelbausteine gebildet sind, die nur über ihre elektrischen Steuerelemente miteinander verbunden sind. Die somit kaskadierten, parallel oder in Reihe geschalteten Halbleiterschaltelemente weisen besonders hohe Spannungsfestigkeit auf und sind kostengünstig und relativ einfach herzustellen. Mit dem erfindungsgemäßen Verfahren können beispielsweise mehrere hintereinander angeordnete planare Halbleiterschaltelemente, vorzugsweise für Spannungen über 100 Volt, erzeugt werden. Dabei werden beispielsweise auf einer Halbleiterscheibe die Schaltelementstrukturen integriert. Zum Beispiel können auf einer Standardsiliziumscheibe mit einer 110 Oberflächenorientierung lichtempfindliche Darlingtontransistoren implantiert werden. Diese Schaltelemente sind in wenigen Mikrometer Abstand auf der Oberfläche des Monolithen angeordnet, wobei die Separation in die Einzelelemente nach dem Aufbringen der Schaltelemente erfolgt. Die Erfindung beschreibt zwei unterschiedliche Verfahren, wie solche Halbleiterschaltelemente hergestellt werden können.
Zum einen kann eine Segmentierung durch Grabenherstellung (Trennung) zwischen den Einzelelementen durch abrasiere Verfahren (Schleifen) oder chemische Verfahren (Ätzen) oder auch durch thermische Verfahren (Laser) erfolgen. Bei der Ätzung kann im Trocken- oder Naßätzverfahren vorgegangen werden. Die so erzeugten Trenngräben können bis zu einige 100 Mikrometer tief sein. Die Gräben werden anschließend mit Isoliermaterial verfüllt. Die so gebildeten Einzelelemente (Segmente) können durch Metallisieren oder Bonden der Oberfläche, in die die entsprechenden elektrischen Elemente eingebettet sind, miteinander elektrisch leitend verbunden werden. Bei elektrischen Elementen, die mittels Lichteinfalles aktivierbar sind, kann die Oberfläche in Form einer Maske ausgebildet sein, so daß relativ großflächige Bereiche der Oberfläche zum Lichteintritt freiliegen und lediglich die übrigen Bereiche zum Zwecke der elektrischen Verbindung beschichtet und miteinander verbunden sind. Nach diesem Prozeß kann die Rückseite der Scheibe vollständig abgetragen werden, so daß entsprechend der Tiefe der Gräben im Monolithen vollständig voneinander isolierte, in sich monolithische Halbleitereinzelelemente gebildet sind, die nur an gezielten Stellen elektrisch leitfähig miteinander verbunden sind. Zur mechanischen Stabilisierung können diese relativ empfindlichen Strukturen beispielsweise auf einen Isolierträger, zum Beispiel Glas, aufgebracht werden. Anschließend kann der Monolith (die segmentierte Siliziumscheibe) beliebig geschnitten werden. Je nach Spannungs- oder Stromanforderung können mehr oder weniger zusammengeschaltete Einzelelemente abgetrennt werden. Es lassen sich auf diese Weise Kaskaden erzeugen, die beispielsweise sogar im kV-Bereich sicher funktionsfähig sind. Bei einem alternativen Verfahren zur Trennung der Einzelelemente wird zunächst der Monolith, beispielsweise durch Kleben, auf einem Fixierelement, beispielsweise einer Glasplatte, fixiert, insbesondere angeklebt. Der Monolith wird mit der Schaltungsseite auf diesen Träger aufgeklebt. Anschließend kann die Rückseite des Monolithen, beispielsweise durch chemische, thermische oder abrasieve Verfahren abgearbeitet werden. Von der gleichen Seite können dann entsprechende Trenngräben in den Monolithen eingebracht werden, was dann auch zu einer vollständigen Separierung der Einzelelemente führt. Vor Aufbringen auf das Fixierelement auf der Vorderseite müssen natürlich sämtliche elektrischen Verbindungen zwischen den Einzelelementen aufgebracht werden. Nachfolgend können dann die weiteren Prozeßschritte folgen, wie die Isolierung der Einzelelemente, zum Beispiel durch Verguß. Anschließend können einzelne Kaskaden herausgelöst werden mit beliebigen Anzahlen von verknüpften Einzelelementen.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und nachstehend näher beschrieben.
Es zeigt:
Fig. 1 ein hochspannungsfestes Halbleiterelement in Seitenansicht, teilweise geschnitten;
Fig. 2 desgleichen schematisch in Draufsicht gesehen;
Fig. 3 bis 8 einen Verfahrensablauf zur Herstellung eines Halbleiterelementes gemäß Fig. 1.
In Fig. 1 und 2 ist ein segmentierter Monolith 1 gezeigt. Der segmentierte Monolith hat beispielsweise eine Kantenlänge von 1 cm × 0,5 cm (A; B) und eine Dicke vom 20 µm bis 0,5 mm. Der Monolith ist in Einzelelemente 2 segmentiert, die durch Trennfugen 3 voneinander getrennt sind. Der Monolith 1 besteht aus einer Siliziumkristallscheibe. Die Segmente 2 des Monolithen 1 sind quaderförmig ausgebildet. Die Trennfugen 3 haben eine Breite von ca. 2 bis 30 µm. Die Breite der Segmente 2 (parallel zur Längskante A) kann ca. 200 µm betragen. Die Segmente 2 des Monolithen 1 sind durch ein Isoliermittel voneinander elektrisch getrennt, wobei dieses Isoliermittel gleichzeitig das Mittel zur mechanischen Verbindung der Segmente 2 sein kann. Beispielsweise kann dieses Isoliermittel, welches gleichzeitig Klebemittel sein kann, ein Polyimid, ein Harz oder ein Kautschuk sein.
Die Segmente 2 sind durch einen unterseitig auf den segmentierten Monolithen 1 aufgebrachten Träger 4, beispielsweise eine Glasscheibe, mechanisch zu einer Einheit verbunden. Der Träger 4 besteht dabei aus elektrisch isolierendem Material.
Vorzugsweise ist der Träger 4 formstabil.
In die dem Träger 4 abgewandte Stirnfläche der Segmente 2 sind aktive elektronische Elemente eingebettet. Diese elektronischen Elemente, die bei 5 angegeben sind, können sämtlich oder nur teilweise in Gruppen zueinander parallel oder in Reihe geschaltet sein. Diese elektronischen Elemente 5 sind miteinander elektrisch leitend verbunden, wozu eine Maske aus elektrisch leitfähigem Werkstoff, beispielsweise eine Aluminiumbedampfung, auf die Stirnfläche des Monolithen 1 bzw. der Segmente 2 aufgebracht ist. Dabei sind durch die Maske selbst lichtdurchlässige Bereiche im Bereich der Stirnfläche eines jeden Segmentes ausgespart, sofern das elektronische Element 5 ein lichtaktives Element ist.
Die elektrischen Verbindungsmittel sind bei 6 schematisch angegeben. Bei 7 sind entsprechende freie Anschlüsse schematisch angedeutet.
Das in Fig. 1 und 2 gezeigte Element ist nach dem nachstehenden Verfahren hergestellt.
Im Ausführungsbeispiel ist beispielsweise als elektrisch aktives Element 5 ein Hochspannungsschalter ausgebildet, bei dem die Elemente 5 durch Fotobipolartransistoren mit Durchbruchspannungen von mehr als 200 Volt ausgebildet sind. Sie sind in eine Standardsiliziumscheibe als Monolith 1 mit 110 Oberflächenorientierung als Darlingtontransistoren integriert.
Es handelt sich somit um einen Fotodarlingtontransistor als optisch gesteuertem Schalter.
Um eine hohe Spannungsfestigkeit zur Ansteuerung von Hochspannungsverbrauchern zu erreichen, erfolgt eine Kaskadierung von mehreren Einzeltransistoren auf der Scheibenebene in planarer, lateraler Form. Die Stromtragfähigkeit bzw. der Serienwiderstand des Schalters kann durch Parallelschaltung mehrerer Elemente optimiert werden. Folglich bestimmen der geforderte Strom und die notwendige Spannungsfestigkeit die Anzahl der Elemente auf einem Chip und damit die erforderliche Chipfläche.
Zur Integration des Schalters in Planartechnik werden die einzelnen elektrisch aktiven Elemente 5 auf der Scheibenoberfläche des Monolithen 1 in wenigen Mikrometer Abstand voneinander hergestellt, wobei der Prozeß unabhängig von der Anzahl der Elemente ist. Es entsteht somit ein Element, wie es in Fig. 3 gezeigt ist. Anschließend folgt eine Trenchätzung von ca. 200 µm Tiefe zwischen den Einzelelementen (2, 5) mittels einer anisotrop wirkenden Ätzlösung, zum Beispiel auf der Basis von KOH. Alternativ läßt sich die Trennätzung auch im Trockenätzverfahren durchführen. Mit der Trennätzung werden zwischen den so gebildeten Segmenten 2 Trenngräben 3 in entsprechender Tiefe von beispielsweise bis zu 200 µm ausgebildet. Es entsteht somit ein Zwischenprodukt, wie aus Fig. 4 ersichtlich ist. Zur elektrischen Isolation werden die Trenngräben 3 mit isolierendem Werkstoff ausgefüllt. Dieser Werkstoff kann gleichzeitig eine dauerhafte mechanische Verbindung der Einzelelemente untereinander gewährleisten. In einem nachfolgenden Verfahrensschritt wird die Kaskaden- Metallisierung zur Bildung der elektrischen Verbindungen 6 und Anschlüsse 7 aufgebracht und strukturiert, so daß die Einzelelemente vollständig integriert und funktionsfähig sind.
Diese Situation ist in Fig. 5 gezeigt.
Zur elektrischen Trennung der Einzelsegmente 2 wird der strukturierte Wafer (Monolith 1) mit der Schaltungsseite auf einem stabilen Träger 8 fixiert. Die Fixierung kann beispielsweise mittels eines Haftklebers oder dergleichen erfolgen. Der Träger kann beispielsweise eine Glasscheibe sein. Nach der Fixierung auf dem Träger 8, wie dies in Fig. 6 gezeigt ist, kann der Wafer (Monolith 1) von der Rückseite her bis auf eine Restdicke von ca. 180 µm gedünnt werden, wie in Fig. 7 gezeigt ist. Damit sind die im Ausführungsbeispiel als Fotobipolartransistoren ausgebildeten aktiven Elemente 5 weitgehend elektrisch voneinander entkoppelt. Lediglich an den Enden der aufgefüllten Gräben 3 besteht noch eine Verbindung, die zur mechanischen Stabilisierung hilfreich ist.
Wie aus Fig. 8 ersichtlich ist, werden die gedünnten Scheiben (Monolith 1) mit der Rückseite auf einem stabilen, elektrisch isolierenden Träger 4 vorzugsweise unlösbar befestigt, um einerseits die mechanische Stabilität zu verbessern und andererseits eine allseitige elektrische Isolation der Elemente während der Chipvereinzelung zu gewährleisten.
Anschließend wird der auf der Vorderseite fixierte Träger 8 entfernt, so daß die Anschlußflecken der Chips (Segmente 2) zugänglich sind. Diese sind beispielsweise für einen automatischen Test "On Wafer" geeignet, so daß Funktions- und Stabilitätsprüfungen durchgeführt werden können. Das so erzeugte Produkt ist in Fig. 1 ersichtlich.
Das Zerlegen des Monolithen 1 in einzelne Chips erfolgt mechanisch durch Trennschleifen, beispielsweise mit einer Wafersäge. Dabei erfolgt gleichzeitig die seitliche Trennung der Einzelelemente 2 voneinander, so daß eine Kette von in Serie geschalteten elektronischen aktiven Elementen, beispielsweise Fotobipolartransistoren, entsteht. Mit dieser Verfahrenstechnik lassen sich nahezu beliebig viele Transistoren in Arrays kaskadieren und für Spannungen bis weit in den kV-Bereich hinein auslegen. Die Stromtragfähigkeit liegt beispielsweise im Bereich von 100 mA.
Die Erfindung ist nicht auf das Ausführungsbeispiel beschränkt sondern im Rahmen der Offenbarung vielfach variabel.
Alle neuen, in der Beschreibung und/oder Zeichnung offenbarten Einzel- und Kombinationsmerkmale werden als erfindungswesentlich angesehen.

Claims (23)

1. Elektrisches Halbleiterelement insbesondere spannungsfestes, vorzugsweise hochspannungsfestes oder auch gut stromtragfähiges elektrisches Halbleiterelement bestehend aus einem Halbleiter- Monolithen (1) der in Einzelelemente (2) segmentiert ist, die durch Trennfugen (3) voneinander getrennt sind.
2. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet, daß der Monolith (1) aus einer Siliziumkristallscheibe besteht.
3. Halbleiterelement nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Segmente (2) des Monolithen (1) quaderförmig ausgebildet sind und die Trennfugen (3) eine Breite von etwa 1 bis 50 µm aufweisen.
4. Halbleiterelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Monolith (1) aus Segmenten (2) besteht, deren Länge gleich der Kantenlänge des quaderförmigen Monolithen (1) ist, deren Breite etwa 200 µm beträgt und deren Höhe etwa 0,5 mm bis 20 µm beträgt.
5. Halbleiterelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Segmente (2) des Monolithen (1) durch Isoliermittel miteinander mechanisch verbunden sind, das in die Trennfugen (3) eingebracht ist.
6. Halbleiterelement nach Anspruch 5, dadurch gekennzeichnet, daß das Isoliermittel ein Polyimid, ein Harz oder ein Kautschuk ist.
7. Halbleiterelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Segmente (2) des Monolithen (1) durch einen einseitig auf den segmentierten Monolithen (1) aufgebrachten Träger (4) aus Isolierstoff mechanisch miteinander zu einer Einheit verbunden sind.
8. Halbleiterelement nach Anspruch 7, dadurch gekennzeichnet, daß der Träger (4) eine formstabile Platte ist.
9. Halbleiterelement nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, daß die Verbindung zwischen dem Träger (4) und den Segmenten (2) eine Klebverbindung ist oder die Verbindung durch anodisches Bonden vorgesehen ist.
10. Halbleiterelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß in die Stirnfläche der Segmente (2), insbesondere in die dem Träger (4) abgewandte Stirnseite, aktive elektronische Elemente (5) wie Dioden, Thyristoren, Bipolartransistoren, MOS-Tran­ sistoren oder dergleichen Elemente, integriert sind.
11. Halbleiterelement nach Anspruch 10, dadurch gekennzeichnet, daß das elektronische Element (5) ein Fotobipolartransistor mit Durchbruchspannung von über 200 Volt ist, der in die Stirnfläche eines Segmentes (2) mit 110 oder 100 oder 111 Oberflächenorientierung als Darlingtontransistor integriert ist.
12. Halbleiterelement nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die elektronischen Elemente (5) eines Monolithen (1) sämtlich oder nur teilweise, z. B. in Gruppen, zueinander parallel oder in Reihe geschaltet sind.
13. Halbleiterelement nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß die elektronischen Elemente (5) eines Monolithen (1) sämtlich oder nur teilweise, z. B. in Gruppen, miteinander elektrisch leitend verbunden sind.
14. Halbleiterelement nach Anspruch 13, dadurch gekennzeichnet, daß als elektrischer Verbinder (6,7) eine Maske aus elektrisch leitfähigem Werkstoff auf die Stirnfläche des Monolithen (1) aufgebracht ist, wobei insbesondere lichtdurchlässige Bereiche im Bereich der Stirnfläche eines jeden Segmentes (2) ausgespart sind.
15. Halbleiterelement nach Anspruch 14, dadurch gekennzeichnet, daß die Maske aus einer Metallisierungsschicht besteht.
16. Halbleiterelement nach Anspruch 15, dadurch gekennzeichnet, daß die Metallisierungsschicht aufgesputtet ist.
17. Verfahren zur Herstellung eines Halbleiterelementes nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß auf der Oberfläche des Halbleitermonolithen, insbesondere der Siliziumkristallscheibe, in wenigen Mikrometer Abstand die einzelnen aktiven elektronischen Elemente hergestellt bzw. eingebracht werden, daß nachfolgend eine Segmentierung des Monolithen durch Einbringen von Trenngräben von der Oberfläche her zwischen den elektronischen Elementen erfolgt, wobei die Tiefe der Trenngräben so bemessen wird, daß der Zusammenhalt des Monolithen auf der den elektronischen Elementen abgewandten Unterseite noch beibehalten wird, daß nachfolgend die Gräben mit isolierendem Werkstoff gefüllt werden, wobei letzter zugleich eine dauerhafte mechanische Verbindung der benachbarten Segmente bewirkt,
daß dann eine maskenartige Beschichtung der Oberfläche mit elektrisch leitendem Werkstoff, insbesondere eine Metallisierung, erfolgt,
daß danach der segmentierte Monolith (Wafer) mit der Schaltungsseite auf einem Träger, insbesondere formstabilen Träger, fixiert wird, daß dann von der Rückseite her der Monolith bis auf eine Restdicke gedünnt wird, so daß die Segmente weitgehend oder vollständig elektrisch voneinander entkoppelt sind, wobei vorzugsweise an den Enden der Trenngräben noch eine Verbindung zwischen den Segmenten verbleibt, die zur mechanischen Stabilisierung dient,
daß dann der gedünnte Monolith mit seiner Rückseite auf einem Träger befestigt wird, der vorzugsweise formstabil ist und elektrisch isolierend wirkt, wobei vorzugsweise noch vorhandene Verbindungen zwischen den Segmenten des Monolithen beim Aufbringen des Trägers oder vor dem Aufbringen des Trägers unterbrochen werden, und daß schließlich der die Schaltungsseite abdeckende Träger entfernt wird, so daß die Anschlußbereiche der elektronischen Elemente zugänglich sind.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß der segmentierte Monolith in Einzelelemente oder Gruppen von Einzelelementen zerlegt wird, indem eine Trennung im Bereich eines oder mehrerer Trenngräben erfolgt.
19. Verfahren nach einem der Ansprüche 17 oder 18, dadurch gekennzeichnet, daß der Monolith beim Dünnen von einer Dicke von etwa 400 bis 750 µm auf etwa 180 bis 200 µm gedünnt wird, insbesondere zurückgeätzt wird.
20. Verfahren nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, daß die Trenngräben durch Ätzung, insbesondere Trenchätzung, erzeugt werden.
21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß eine anisotrop wirkende Ätzlösung verwendet wird.
22. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß eine Trockenätzung vorgenommen wird.
23. Verfahren nach einem der Ansprüche 17 bis 22, dadurch gekennzeichnet, daß in Abwandlung der Verfahrensweise gemäß Anspruch 17 nach dem Aufbringen der elektronischen Elemente auf der Oberfläche des Monolithen, zunächst die maskenartige Beschichtung der Oberfläche mit elektrisch leitendem Werkstoff, z. B. Metallisierung, erfolgt, dann der Monolith mit der Schaltungsseite auf einem Träger fixiert wird, nachfolgend von der Rückseite her Trenngräben zur Segmentierung des Monolithen in Einzelsegmente und zur Separierung der Einzelsegmente eingebracht werden, wobei der Monolith gegebenenfalls vor der Einbringung der Trenngräben gedünnt wird, nachfolgend die Trenngräben mit isolierendem Werkstoff gefüllt werden, wobei letzterer zugleich eine dauerhafte mechanische Verbindung zwischen den benachbarten Segmenten bewirkt.
DE1998100715 1998-01-12 1998-01-12 Elektrisches Halbleiterelement sowie Verfahren zur Herstellung eines Halbleiterelementes Withdrawn DE19800715A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1998100715 DE19800715A1 (de) 1998-01-12 1998-01-12 Elektrisches Halbleiterelement sowie Verfahren zur Herstellung eines Halbleiterelementes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1998100715 DE19800715A1 (de) 1998-01-12 1998-01-12 Elektrisches Halbleiterelement sowie Verfahren zur Herstellung eines Halbleiterelementes

Publications (1)

Publication Number Publication Date
DE19800715A1 true DE19800715A1 (de) 1999-07-15

Family

ID=7854320

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998100715 Withdrawn DE19800715A1 (de) 1998-01-12 1998-01-12 Elektrisches Halbleiterelement sowie Verfahren zur Herstellung eines Halbleiterelementes

Country Status (1)

Country Link
DE (1) DE19800715A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004079789A2 (en) * 2003-03-05 2004-09-16 Rensselaer Polytechnic Institute Interstage isolation in darlington transistors
US7833876B2 (en) 2007-08-27 2010-11-16 Denso Corporation Semiconductor device having multiple element formation regions and manufacturing method thereof
US7911023B2 (en) 2007-11-06 2011-03-22 Denso Corporation Semiconductor apparatus including a double-sided electrode element and method for manufacturing the same
EP2426709A1 (de) * 2010-09-02 2012-03-07 Nxp B.V. Halbleitersubstrat

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268326A (en) * 1992-09-28 1993-12-07 Motorola, Inc. Method of making dielectric and conductive isolated island
EP0615286A2 (de) * 1993-03-10 1994-09-14 Nippondenso Co., Ltd. Halbleiteranordnung mit einer Isolationszone
EP0623951A1 (de) * 1993-01-25 1994-11-09 Telefonaktiebolaget Lm Ericsson Halbleiteranordnung in einer dünnen aktiven Schicht mit hoher Durchbruchspannung
US5557134A (en) * 1993-11-17 1996-09-17 Nippondenso Co., Ltd. Dielectric isolated type semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268326A (en) * 1992-09-28 1993-12-07 Motorola, Inc. Method of making dielectric and conductive isolated island
EP0623951A1 (de) * 1993-01-25 1994-11-09 Telefonaktiebolaget Lm Ericsson Halbleiteranordnung in einer dünnen aktiven Schicht mit hoher Durchbruchspannung
EP0615286A2 (de) * 1993-03-10 1994-09-14 Nippondenso Co., Ltd. Halbleiteranordnung mit einer Isolationszone
US5557134A (en) * 1993-11-17 1996-09-17 Nippondenso Co., Ltd. Dielectric isolated type semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004079789A2 (en) * 2003-03-05 2004-09-16 Rensselaer Polytechnic Institute Interstage isolation in darlington transistors
WO2004079789A3 (en) * 2003-03-05 2004-11-11 Rensselaer Polytech Inst Interstage isolation in darlington transistors
US7833876B2 (en) 2007-08-27 2010-11-16 Denso Corporation Semiconductor device having multiple element formation regions and manufacturing method thereof
US7911023B2 (en) 2007-11-06 2011-03-22 Denso Corporation Semiconductor apparatus including a double-sided electrode element and method for manufacturing the same
EP2426709A1 (de) * 2010-09-02 2012-03-07 Nxp B.V. Halbleitersubstrat

Similar Documents

Publication Publication Date Title
EP0698288B1 (de) Herstellungsverfahren für vertikal kontaktierte halbleiterbauelemente
DE19543540C1 (de) Vertikal integriertes Halbleiterbauelement mit zwei miteinander verbundenen Substraten und Herstellungsverfahren dafür
DE4314913C1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen
DE19546418A1 (de) Photospannungsgenerator
EP2287916A2 (de) Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
DE102006062855B4 (de) Halbleitervorrichtung mit dielektrischer Trennung und Herstellungsverfahren derselben
DE10240461A9 (de) Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
DE19757269B4 (de) Verfahren zur Herstellung eines Silicium-Auf-Isolator-Halbleitersubstrats
EP0865081B1 (de) Verfahren zum Herstellen von elektronischen Elementen
DE102015101566B4 (de) Mems-schalter mit konstanter kapazität und herstellungsverfahren hierfür
EP0427052B1 (de) Verfahren zur Herstellung von Hybridschaltungen mit einem Array aus gleichen elektronischen Elementen
DE69934466T2 (de) Herstellungsverfahren von halbleiteranordnungen als chip-size packung
DE102005039479B3 (de) Halbleiterbauteil mit gedünntem Halbleiterchip und Verfahren zur Herstellung des gedünnten Halbleiterbauteils
DE10225373A1 (de) Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
EP1522095B1 (de) Verfahren zur herstellung eines bauelementes mit tiefliegenden anschlussflächen
DE19800715A1 (de) Elektrisches Halbleiterelement sowie Verfahren zur Herstellung eines Halbleiterelementes
DE102014008029B4 (de) Elektrostatische Haltevorrichtung mit einer Elektroden-Trägerscheibe und Verfahren zur Herstellung der Haltevorrichtung
DE102016109950B3 (de) Integrierte Schaltung mit einem - durch einen Überführungsdruck aufgebrachten - Bauelement und Verfahren zur Herstellung der integrierten Schaltung
DE102018125378B3 (de) Anodisches Bonden eines Glassubstrats mit Kontaktdurchführungen an ein Siliziumsubstrat
EP1678074A1 (de) Festes isolierendes und elektrisch leitendes verbinden prozessierter halbleiterscheiben
DE3522168C2 (de) Verfahren zum Masseverbinden von planaren Bauelementen und integrierten Schaltkreisen
DE19710375C2 (de) Verfahren zum Herstellen von räumlich strukturierten Bauteilen
DE10361696B4 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung
WO1999026287A1 (de) Siliziumfolie als träger von halbleiterschaltungen als teil von karten
EP1014444A1 (de) Integrierter Schaltkreis mit Schutzschicht und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: ERA AG, 75015 BRETTEN, DE

8139 Disposal/non-payment of the annual fee