CN100385630C - 半导体晶片的制造方法 - Google Patents
半导体晶片的制造方法 Download PDFInfo
- Publication number
- CN100385630C CN100385630C CNB2004100901324A CN200410090132A CN100385630C CN 100385630 C CN100385630 C CN 100385630C CN B2004100901324 A CNB2004100901324 A CN B2004100901324A CN 200410090132 A CN200410090132 A CN 200410090132A CN 100385630 C CN100385630 C CN 100385630C
- Authority
- CN
- China
- Prior art keywords
- semiconductor wafer
- film
- support substrate
- back surface
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 133
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000227 grinding Methods 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 80
- 238000011112 process operation Methods 0.000 claims description 18
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 5
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 claims description 4
- 150000002148 esters Chemical class 0.000 claims description 4
- QQONPFPTGQHPMA-UHFFFAOYSA-N propylene Natural products CC=C QQONPFPTGQHPMA-UHFFFAOYSA-N 0.000 claims description 4
- 125000004805 propylene group Chemical group [H]C([H])([H])C([H])([*:1])C([H])([H])[*:2] 0.000 claims description 4
- 229920000098 polyolefin Polymers 0.000 claims description 3
- 229920000915 polyvinyl chloride Polymers 0.000 claims description 3
- 239000004800 polyvinyl chloride Substances 0.000 claims description 3
- 229920002614 Polyether block amide Polymers 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 claims 14
- 230000015572 biosynthetic process Effects 0.000 abstract description 12
- 230000001681 protective effect Effects 0.000 abstract 3
- 239000010408 film Substances 0.000 description 85
- 239000003344 environmental pollutant Substances 0.000 description 24
- 231100000719 pollutant Toxicity 0.000 description 24
- 238000004544 sputter deposition Methods 0.000 description 12
- 238000012423 maintenance Methods 0.000 description 6
- 238000005452 bending Methods 0.000 description 5
- 230000006837 decompression Effects 0.000 description 5
- 239000004697 Polyetherimide Substances 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229920001601 polyetherimide Polymers 0.000 description 4
- 239000004575 stone Substances 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229920004747 ULTEM® 1000 Polymers 0.000 description 1
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- -1 argon ion Chemical class 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 229910001651 emery Inorganic materials 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Electrodes Of Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
一种半导体晶片的制造方法，包括：使该支持衬底和该半导体晶片成为整体的一体化工序；用研磨装置的研磨机构研磨半导体晶片背面使其薄型化的研磨加工工序；和用薄膜生成装置用的薄膜生成机构在半导体晶片背面生成薄膜的薄膜生成工序，在一体化工序中，在支持衬底背面，粘附可剥离的保护带实施上述研磨加工工序，在实施上述薄膜生成工序之前完成剥离除去该保护带的保护带剥离除去工序，即使是100μm以下极其之薄加工也不会使半导体晶片产生弯曲，在其半导体晶片背面能形成均匀不含有杂质的高精度薄膜，能使半导体晶片更加薄型化。
Description
发明领域
本发明涉及在形成了许多例如，IC、LSI等半导体芯片的半导体晶片背面，用研磨装置薄薄地而且均匀地整体研磨以后，在其背面上形成氧化薄膜等的半导体晶片的制造方法。
背景技术
这种形成了多个IC、LSI等半导体芯片的半导体晶片，是用研磨装置研磨背面减薄形成以后，借助于划片装置等分割装置分成一个个半导体芯片，组装到携动电话、个人计算机等电气机器的电路里才广泛利用的。
尽管，随着近年来半导体芯片的薄型化，上下层叠半导体芯片谋求功能、处理能力、存储容量等提高的层叠芯片正在实用化，因此携动电话，笔记型个人计算机等电气机器的薄型化、小型化、轻量化成为可能。
在层叠芯片的制造中，在半导体晶片阶段，埋设从形成电路的表面到背面的电极，采用进行背面的机械研磨或化学的蚀刻法使电极露出，同时为防止构成电极的铜等金属向硅等半导体内部扩散，在半导体晶片背面上形成SiO2薄膜等绝缘薄膜。
并且，在半导体晶片的表面上形成了功率晶体管等电路后，研磨或蚀刻半导体晶片的背面，而向其背面以数十nm厚度形成Ti、Ag、Au等金属薄膜构成的半导体晶片技术也正在提供实用。
这样地研磨、抛光等在表面形成了电路的半导体晶片背面减薄形成了之后，在背面上形成薄膜的情况下，为了使半导体芯片有良好的热特性和电特性，需要将半导体晶片形成得极其之薄。
但是，把半导体晶片的厚度加工减薄到，例如大约100μm～15μm，半导体晶片便产生弯曲对薄膜的形成造成障碍，存在不能均匀地形成薄膜的问题。
尤其，在薄膜的形成中，可在减压下的环境中使用形成薄膜的减压成薄膜装置的话，在保持半导体晶片的保持台上不可能使用吸引力，就得以静电式保持半导体晶片，所以薄膜的应力改为抗拒静电式保持台的保持力使弯曲产生的结果，不能均匀地形成薄膜。
所以，为了使半导体晶片保持不产生弯曲程度的刚性，其厚度现状就是200μm左右成了界限，存在不能从其减薄形成的这一问题。
[专利文献1]特开2001-93863
因此，本发明人，在半导体晶片背面上形成薄膜的情况下，即使更薄地形成半导体晶片的情况下，为了能够形成均-的薄膜，在玻璃衬底等刚性高的支持衬底上粘附支持半导体晶片，在此状态研磨半导体晶片的背面减薄到要求的厚度，而且开发用薄膜生成装置在半导体晶片背面形成需要的薄膜技术，已经以同-申请人名字在申请。
[优先权申请发明]特愿2002-240578号
但是，用研磨装置研磨半导体晶片的背面，其研磨加工工序的时候发生的污染物附着支持衬底的背面，之后经过洗净工序，然而在其洗净工序中附着的污染物不能完全除去，搬入薄膜生成装置在减压下生成薄膜时没有除去的污染物便污染薄膜生成装置内部，发生了部分使半导体晶片背面生长的薄膜质量降低的这个问题。
所以，在被支持衬底所支持的状态，半导体晶片背面用研磨装置经过研磨加工工序之后搬进薄膜生成装置时，存在应该解决支持衬底背面成为没有附着污染物状态的课题。
发明内容
本发明是在表面上形成了电路的半导体晶片背面上形成薄膜的半导体晶片的制造方法，至少，包括有平坦的支持面的支持衬底支持半导体晶片的表面，使该支持衬底和该半导体晶片成为整体的一体化工序；用具有保持半导体晶片的吸盘台和研磨该吸盘台上所保持的半导体晶片背面的研磨机构的研磨装置，把成为整体的支持衬底侧保持在该吸盘台上，用该研磨机构研磨半导体晶片背面使其薄型化的研磨加工工序；和用具有保持半导体晶片的吸盘台和在该吸盘台上所保持的生成薄膜的薄膜生成机构的薄膜生成装置，把成为整体的支持衬底侧保持在该吸盘台上，用该薄膜生成机构而在半导体晶片背面生成薄膜的薄膜生成工序，是以包括完成在上述一体化工序中，在上述支持衬底背面，粘附可剥离的保护带实施上述研磨加工工序，在实施上述薄膜生成工序之前剥离除去该保护带的保护带剥离除去工序作为最主要特征的半导体晶片制造方法。
而且，在有关本发明的半导体晶片制造方法方面，包括上述支持衬底是玻璃衬底或聚醚酰胺衬底，上述保护带是聚氯乙烯带或聚烯烃带；上述支持衬底的厚度是1mm～3mm的范围；以及在上述一体化工序中，半导体晶片介以丙烯系、酯系、或尿烷系的粘合剂粘附在支持衬底上；作为附加的要件。
在有关本发明的半导体晶片制造方法方面，半导体晶片由高度刚性支持衬底所支持的状态完成薄膜形成工序，所以在研磨加工工序中即使加工成厚度极其之薄象100μm以下的半导体晶片也不会产生弯曲，能在其半导体晶片背面上形成均匀的薄膜，能够更进一步减薄半导体晶片。
特别是，在研磨加工工序中支持半导体晶片的支持衬底背面侧，因研磨而产生了的污染物附着，然而采用在向薄膜生成装置搬进之前剥离除去粘附于其支持衬底背面侧的保护带的办法，成为在支持衬底背面侧完全不存在污染物的状态，即使在薄膜生成装置中减压的环境型进行薄膜形成工序，因为没有给薄膜生成装置带入污染物，所以即便部分也不会使半导体晶片背面所生长的薄膜质量降低。
附图说明
图1是表示本发明应用的半导体晶片一例立体图。
图2是分开表示和该半导体晶片一体化的支持衬底和保护带的一例立体图。
图3是表示该半导体晶片和支持衬底一体化，而且粘附了保护带状态的立体图。
图4表示用于构成本发明薄型化的研磨加工工序的研磨装置一例立体图。
图5是表示在本发明的薄膜生成工序以前从和半导体晶片一体化了的支持衬底背面剥离除去保护带的状况立体图。
图6是表示应用于本发明的薄膜形成工序的减压式成薄膜装置的一例概略剖面图。
具体实施方式
研磨在表面形成了电路的半导体晶片背面使之减薄，是在其背面上形成薄膜的半导体晶片制造方法，就是为了防止在研磨背面减薄之际和形成薄膜之际不使半导体晶片本身产生弯曲，防止生成薄膜时在研磨加工工序中产生的污染物的一部分作为杂质而进入生成的薄膜内降低薄膜质量，大概，包括：在有平坦支持面的支持衬底支持半导体晶片的表面使该支持衬底和该半导体晶片成为整体的一体化工序；把该成为整体的支持衬底侧保持在研磨装置的该吸盘台上，用该研磨机构研磨半导体晶片背面使之减薄的研磨加工工序；和把和减薄后的半导体晶片成为一体的支持衬底侧保持在薄膜生成装置的吸盘台上，用薄膜生成机构而在半导体晶片背面生成薄膜的薄膜生成工序，而且在上述一体化工序中，在上述支持衬底背面粘附可剥离的保护带，以便实施上述研磨加工工序，采用介于在实施上述薄膜生成工序之前剥离除去该保护带的保护带剥离除去工序之间的办法，使半导体晶片不产生弯曲而能够均匀薄型化，同时实现能很有效地形成半导体晶片背面没有混杂污染物的均匀薄膜。
并且，使用的支持衬底为，例如，厚度是在1mm～3mm范围的玻璃衬底或聚醚酰亚胺衬底，和半导体晶片大致形成相同形状，介以丙烯系、酯系或尿烷系的粘合剂使半导体晶片和支持衬底粘合的。并且，在支持衬底背面上粘附的保护带，例如，是氯乙烯带或聚醚酰亚胺带，对支持衬底的粘附，至少是在支持衬底和半导体晶片的一体化工序中进行的，然而在其一体化工序前，可以使用预先粘附了保护带的支持衬底，并且，就是在一体化工序后给支持衬底背面粘附保护带也可。总之，研磨加工工序之前，在支持衬底背面存在保护带就行。
而且，和半导体晶片一体化了的支持衬底背面侧，即，把保护带載置到研磨装置的吸盘台上吸附固定，用研磨机构研磨半导体晶片背面使其减薄，然而随着该研磨也就附着于吸附所产生的一部分污染物的保护带面上，研磨加工工序后通过洗净工序进行污染物的除去，然而尽管如此也不能把附着的污染物完全除去。
假设，污染物的一部分被带入薄膜生成装置内，在减压下使薄膜生成机构起作用，污染物在薄膜生成装置内飛散，变成和薄膜生成物质一起淀积在半导体晶片背面，含有污染物杂质的薄膜就以一部分形成了。因此，在处于一体化状态的半导体晶片和支持衬底的洗净工序之后，搬入薄膜生成装置内以前，采用剥离除去污染物污染了的保护带的办法从支持衬底背面侧能完全除去污染物，不将污染物带入薄膜生成装置内，就能消除薄膜生成工序中由污染物造成的不合适。
这样，按照本发明的半导体晶片制造方法，半导体晶片由高度刚性支持衬底所支持的状态完成减薄的研磨加工工序和薄膜形成工序，所以能得到厚度在100μm以下既均匀且极其之薄加工后的半导体晶片，同时能在薄膜生成工序中形成没有杂质的质量良好的薄膜。
[实施例1]
一边参照附图一边说明本发明的半导体晶片制造方法，图1是表示半导体晶片1的图，说明该半导体晶片1的背面，例如，研磨或蚀刻之后形成薄膜的状态。在这个半导体晶片1的表面，隔开规定间隔网格状形成多个划道2，在由划道2所划分的多个矩形区施加电路图形。而且，通过切削划道2，各矩形区就成为半导体芯片3。
对该半导体晶片1背面的研磨抛光研磨和薄膜的形成前，和表示在图2的支持衬底10一体化。该支持衬底10，通过研磨弯曲厚度如100μm以下那样极其变薄后的半导体晶片或能不翘曲而稳定地支持象由高刚性部件构成，例可用玻璃衬底或聚醚酰亚胺衬底。以这种聚醚酰亚胺形成的衬底，即使200℃的温度也保持刚性同时具有不变形的性质，也可以使用斯米雷特FS-1400系列(商品名：住友ベ-クライ卜(股份))或ULTEM1000(商品名：日本ジ-イ-プラスチツク(股份))方面出售的产品。并且，其他也可以使用，例如，陶瓷、合金、金属、树脂等。总之，由这些材料构成的支持衬底，其厚度为1mm～3m左右是希望的。
平坦地形成支持衬底10的支持面表面10a和背面，如图3所示，以支持衬底10的表面10a和半导体晶片1的表面对面的方式，通过用粘合剂粘附两者进行一体化，在表面10a支持半导体晶片1，完成所谓一体化工序。通过该一体化工序半导体晶片1就露出没有形成电路的背面侧。
使用的粘合剂方面，例如，用由丙烯系、酯系、尿烷系等树脂构成的粘合剂是令人满意的。并且，作为支持衬底10用透明衬底的情况下，作为粘合剂如果使用因紫外线而使黏结力降低的类型，因为以后能让透过透明衬底给粘合剂照射紫外线，就能容易地进行支持衬底10和半导体晶片1的剥离。
在该一体化工序中，在支持衬底10背面侧粘附保护带11。这时使用的保护带11，例如，是聚氯乙烯带，聚烯烃带等，一体化了以后，使用本技术领域公知的胶带粘贴机进行粘附，或者，也可以使用预先在背面侧粘附了保护带的支持衬底10和半导体晶片1一体化。总之，在下一工序用研磨的薄型化工序前，给支持衬底10的背面粘附保护带11粘附是要事，反正一体化工序或其前后也都可以。
其次，如上述那样，研磨或抛光被支持衬底10支持了的半导体晶片1背面进行薄型化加工。在该薄型化加工中，例如，可使用图4示出的研磨或抛光装置(以下，称为研磨装置)20。
在这种研磨装置20方面，从基座21的端部竖立的侧壁部22的内侧面上沿垂直方向配设一对轨道23，沿着轨道23随着支持板24升降，作为安装于支持板24上的薄型化加工机构的研磨机构25上下移动那样的构成。并且，在基座21上可旋转地配设转盘26，进而在转盘26上可旋转地配设多个保持研磨、抛光对象物的吸盘台27。
在上述研磨机构25方面，就是在有垂直方向轴心的主轴28的顶端经过固定件29装着研磨轮30，在研磨轮30下面固定研磨石(砂轮)31，随着主轴28的旋转研磨石31就旋转的结构。
和支持衬底10一体化后的半导体晶片1，借助于粘附了支持衬底10的保护带11的背面侧保持在吸盘台27上而受到吸住支持，随着转盘26的旋转而被置于研磨机构25的正下方，以半导体晶片1的背面向上的状态与研磨石31对峙。
而且，采用研磨石31一边旋转，研磨机构25一边下降增加作用于半导体晶片1的背面压力的办法研磨、抛光背面，通过进行规定量的这种研磨、抛光，使背面削除规定量，加工减薄半导体晶片1并形成要求厚度，例如100μm～15μm的厚度，总之，完成薄型化的研磨加工工序。
还有，就薄型化加工装置来说，除上述的研磨装置20外，也可以用CMP装置、干式蚀刻装置、湿式蚀刻法装置等。并且，研磨之后也可蚀刻研磨面，所以把研磨装置和蚀刻装置组合起来也行。
研磨加工工序后，从研磨装置20取出一体化的半导体晶片1，为了除去由于研磨而产生的附着污染物，故此进行洗净工序。这个洗净工序，对一体化的半导体晶片1和支持衬底10周围多遍喷射清洗水，冲洗附着的污染物。
洗净工序后，一体化的半导体晶片1和支持衬底10，进行除去水分使其干燥，移送下一道的薄膜形成工序。而且，在进行薄膜形成工序的搬入薄膜形成装置内以前，如图5所示，剥离除去支持衬底10背面粘附的保护带11。即，对受污染物污染的保护带11进行剥离除去工序。
在下一道的薄膜形成工序，用适宜的薄膜形成装置，而且在薄型化加工后的半导体晶片1背面形成薄膜。薄膜形成装置方面，可用PVD(Physical Vapor Deposition)装置、CVD(Chemical VaporDeposition)装置，然而在本发明实施例中，以下说明使用图6示出的减压式成薄膜装置40的情况。
在该减压式成薄膜装置40中，溅射室41的内部配设以静电式，或以吸盘台吸附式保持板状物的保持部42，并且在其对向位置支持励磁部件43并配设Au等溅射源44。将高频电源47和该溅射源44连接起来。并且，在溅射室41一方的侧部设置导入溅射气体的导入口45，在另一方的侧部设置和减压源通连的减压口46。而且，由溅射室41、励磁部件43、溅射源44、引进口4、减压口46、和高频电源47构成薄膜形成机构48。
依靠和半导体晶片1成为整体的支持衬底10的背面保持在保持部42上，使半导体晶片1的背面和溅射源44对置保持。而且，从高频电源47对由励磁部件43所磁化了的溅射源44加上约40kHz的高频功率，并从减压口46把溅射室1的内部减压到10-2Pa～10-4Pa左右，在减压的环境下，从导入口45导入氩气体等惰性气体而发生等离子体，等离子体中的氩离子撞击溅射源44之后溅射源44的金属粒子弹出淀积在半导体晶片1的背面，形成薄膜。也就是说，完成薄膜形成工序。
如上述那样进行薄膜的形成时，溅射室41的内部成为接近真空的状态，因为对于保持部42来说难以吸住半导体晶片1，令人满意的是以静电式来保持，然而假如把减薄了的半导体晶片1直接保持在静电式的保持部42的话，和吸附式相比保持力弱，因而对减薄了的半导体晶片1来说弯曲就产生了。
但是，在本发明中，介以不产生弯曲的高度刚性支持衬底10就能够保持成为一体后的半导体晶片，所以通过薄型化加工形成厚度大约100μm～15μm的半导体晶片也不会产生弯曲，在半导体晶片1的背面上高精度地形成均匀的薄膜，同时在支持衬底10的背面侧粘附保护带11，以保护带11阻止在研磨的薄型化加工中产生的污染物附着于支持衬底10的背面侧，采用在薄膜形成工序之前剥离除去其该保护带11的办法，实现不使污染物带入减压式成薄膜40装置内，因而形成不含杂质的高精度薄膜。
总而言之，本发明就是，研磨表面上形成电路的半导体晶片背面使之薄型化，在其背面形成薄膜的半导体晶片的制造方法，为了在研磨背面薄型化时和形成薄膜时不使半导体晶片本身发生弯曲，和有刚性的支持衬底一体化，为了防止在研磨加工工序所产生的部分污染物，附着于支持衬底的背面侧被带入薄膜生成装置内，在薄膜的生成时作为杂质进入生成后的里使薄膜的质量降低，对于支持衬底背面侧预先粘附可剥离保护带，在实施薄膜生成工序以前，采用剥离除去该保护带的办法从支持衬底上完全除去污染物，就能在半导体晶片背面形成不含杂质的高精度均匀薄膜，对这种的半导体晶片来说，很有效地研磨背面之后就能广泛地利用于形成小型、薄型化而且高质量薄膜的半导体芯片制造。
Claims (4)
1.一种半导体晶片的制造方法，用于表面上形成了电路的半导体晶片的背面上形成薄膜，其特征是
至少，包括有平坦的支持面的支持衬底支持半导体晶片的表面，使该支持衬底和该半导体晶片成为整体的一体化工序；
用具有保持半导体晶片的吸盘台和研磨该吸盘台上所保持的半导体晶片背面的研磨机构的研磨装置，把成为整体的支持衬底侧保持在该吸盘台上，用该研磨机构研磨半导体晶片背面使其薄型化的研磨加工工序；和
用具有保持半导体晶片的吸盘台和在该吸盘台上所保持的半导体晶片表面上生成薄膜的薄膜生成机构的薄膜生成装置，把成为整体的支持衬底侧保持在该吸盘台上，用该薄膜生成机构而在半导体晶片背面生成薄膜的薄膜生成工序，
在上述一体化工序中，在上述支持衬底背面粘附可剥离的保护带，以便进行上述研磨加工工序，在实施上述薄膜生成工序之前完成剥离除去该保护带的保护带剥离除去工序。
2.按照权利要求1所述的半导体晶片的制造方法，其特征是上述支持衬底是玻璃衬底或聚醚酰胺衬底，上述保护带是聚氯乙烯带或聚烯烃带。
3.按照权利要求1或2所述的半导体晶片的制造方法，其特征是上述支持衬底的厚度在1mm～3mm的范围。
4.按照权利要求1所述的半导体晶片的制造方法，其特征是在上述一体化工序中，半导体晶片通过丙烯系、酯系、或尿烷系的粘合剂粘附在支持衬底上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003386451 | 2003-11-17 | ||
| JP2003386451A JP4416108B2 (ja) | 2003-11-17 | 2003-11-17 | 半導体ウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1619779A CN1619779A (zh) | 2005-05-25 |
| CN100385630C true CN100385630C (zh) | 2008-04-30 |
Family
ID=34567411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100901324A Active CN100385630C (zh) | 2003-11-17 | 2004-11-02 | 半导体晶片的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7183178B2 (zh) |
| JP (1) | JP4416108B2 (zh) |
| CN (1) | CN100385630C (zh) |
| DE (1) | DE102004055233B4 (zh) |
| SG (1) | SG112046A1 (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3859682B1 (ja) | 2005-09-08 | 2006-12-20 | 東京応化工業株式会社 | 基板の薄板化方法及び回路素子の製造方法 |
| JP5074719B2 (ja) | 2006-07-14 | 2012-11-14 | 東京応化工業株式会社 | ウエハを薄くする方法及びサポートプレート |
| US8389099B1 (en) | 2007-06-01 | 2013-03-05 | Rubicon Technology, Inc. | Asymmetrical wafer configurations and method for creating the same |
| US8348720B1 (en) | 2007-06-19 | 2013-01-08 | Rubicon Technology, Inc. | Ultra-flat, high throughput wafer lapping process |
| JP2009224454A (ja) * | 2008-03-14 | 2009-10-01 | Disco Abrasive Syst Ltd | 光デバイスの製造方法 |
| FR2944645B1 (fr) * | 2009-04-21 | 2011-09-16 | Soitec Silicon On Insulator | Procede d'amincissement d'un substrat silicium sur isolant |
| US9227295B2 (en) | 2011-05-27 | 2016-01-05 | Corning Incorporated | Non-polished glass wafer, thinning system and method for using the non-polished glass wafer to thin a semiconductor wafer |
| JP5890977B2 (ja) * | 2011-07-20 | 2016-03-22 | 株式会社ディスコ | 加工方法 |
| JP5846060B2 (ja) * | 2011-07-27 | 2016-01-20 | 信越化学工業株式会社 | ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法 |
| JP2013168430A (ja) * | 2012-02-14 | 2013-08-29 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| JP5687647B2 (ja) * | 2012-03-14 | 2015-03-18 | 株式会社東芝 | 半導体装置の製造方法、半導体製造装置 |
| JP2013197511A (ja) * | 2012-03-22 | 2013-09-30 | Toshiba Corp | サポート基板、半導体装置の製造方法、半導体装置の検査方法 |
| JP2013201240A (ja) | 2012-03-23 | 2013-10-03 | Toshiba Corp | 半導体装置の製造方法および半導体基板支持用ガラス基板 |
| JP6093328B2 (ja) * | 2013-06-13 | 2017-03-08 | 東京エレクトロン株式会社 | 基板処理システム、基板処理方法、プログラム及びコンピュータ記憶媒体 |
| CN103956337B (zh) * | 2014-05-23 | 2016-06-15 | 扬州杰利半导体有限公司 | 一种半导体晶片的切割方法 |
| JP2016092065A (ja) * | 2014-10-30 | 2016-05-23 | 株式会社ディスコ | ウェーハの研削方法及び積層保護テープ |
| KR102515348B1 (ko) | 2015-05-28 | 2023-03-30 | 에이지씨 가부시키가이샤 | 유리 기판 및 적층 기판 |
| US11133186B2 (en) * | 2018-09-14 | 2021-09-28 | Disco Corporation | Processing method of workpiece |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1208752A (zh) * | 1997-04-11 | 1999-02-24 | 琳得科株式会社 | 基质材料及使用该材料的粘接带 |
| JP2000040677A (ja) * | 1998-07-23 | 2000-02-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子の製造方法 |
| JP2001093863A (ja) * | 1999-09-24 | 2001-04-06 | Toshiba Corp | ウェーハ裏面スパッタリング方法及び半導体製造装置 |
| JP2002075940A (ja) * | 2000-08-25 | 2002-03-15 | Hitachi Ltd | 半導体装置の製造方法 |
| CN1412831A (zh) * | 2001-10-18 | 2003-04-23 | 富士通株式会社 | 板状物支撑部件及其使用方法 |
| CN1433055A (zh) * | 2002-01-15 | 2003-07-30 | 日东电工株式会社 | 保护带条的粘贴方法与装置以及保护带条的分离方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7534498B2 (en) * | 2002-06-03 | 2009-05-19 | 3M Innovative Properties Company | Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body |
| JP2004079889A (ja) | 2002-08-21 | 2004-03-11 | Disco Abrasive Syst Ltd | 半導体ウェーハの製造方法 |
-
2003
- 2003-11-17 JP JP2003386451A patent/JP4416108B2/ja not_active Expired - Lifetime
-
2004
- 2004-11-02 CN CNB2004100901324A patent/CN100385630C/zh active Active
- 2004-11-10 SG SG200406592A patent/SG112046A1/en unknown
- 2004-11-15 US US10/986,783 patent/US7183178B2/en active Active
- 2004-11-16 DE DE102004055233.9A patent/DE102004055233B4/de active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1208752A (zh) * | 1997-04-11 | 1999-02-24 | 琳得科株式会社 | 基质材料及使用该材料的粘接带 |
| JP2000040677A (ja) * | 1998-07-23 | 2000-02-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子の製造方法 |
| JP2001093863A (ja) * | 1999-09-24 | 2001-04-06 | Toshiba Corp | ウェーハ裏面スパッタリング方法及び半導体製造装置 |
| JP2002075940A (ja) * | 2000-08-25 | 2002-03-15 | Hitachi Ltd | 半導体装置の製造方法 |
| CN1412831A (zh) * | 2001-10-18 | 2003-04-23 | 富士通株式会社 | 板状物支撑部件及其使用方法 |
| CN1433055A (zh) * | 2002-01-15 | 2003-07-30 | 日东电工株式会社 | 保护带条的粘贴方法与装置以及保护带条的分离方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7183178B2 (en) | 2007-02-27 |
| DE102004055233B4 (de) | 2016-07-21 |
| JP4416108B2 (ja) | 2010-02-17 |
| US20050106840A1 (en) | 2005-05-19 |
| JP2005150434A (ja) | 2005-06-09 |
| DE102004055233A1 (de) | 2005-06-30 |
| SG112046A1 (en) | 2005-06-29 |
| CN1619779A (zh) | 2005-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100385630C (zh) | 半导体晶片的制造方法 | |
| US6245677B1 (en) | Backside chemical etching and polishing | |
| CN100355037C (zh) | 晶片的加工方法 | |
| TWI694510B (zh) | 晶圓的加工方法及電子元件 | |
| JP2005210038A (ja) | 半導体集積回路装置の製造方法 | |
| JP6987448B2 (ja) | 小径ウェーハの製造方法 | |
| TWI767022B (zh) | 基板處理方法及基板處理系統 | |
| JP2005050997A (ja) | 半導体素子分離方法 | |
| JP2003257907A (ja) | 半導体素子の製造方法および半導体素子 | |
| JP2004349649A (ja) | ウエハーの薄加工方法 | |
| WO2003058697A1 (fr) | Procede de fabrication d'une microplaquete semi-conductrice | |
| JP2006303329A (ja) | シリコン基板の薄板加工方法およびそれに用いられる加工装置 | |
| TW200409229A (en) | Apparatus and method for fabricating semiconductor devices | |
| JP2010239161A (ja) | 半導体集積回路装置の製造方法 | |
| JP4427308B2 (ja) | 半導体ウェーハの分割方法 | |
| KR100411256B1 (ko) | 웨이퍼 연마공정 및 이를 이용한 웨이퍼 후면 처리방법 | |
| KR20050030630A (ko) | 반도체 웨이퍼의 제조 방법 | |
| JP7313775B2 (ja) | ウェーハの加工方法 | |
| JP2003347260A (ja) | 処理装置及び基板処理方法 | |
| KR20110055977A (ko) | 반도체 패키지 제조용 장비 및 이를 이용한 반도체 패키지 제조방법 | |
| JPH02185032A (ja) | エッチング方法及びエッチング装置 | |
| JP2003151939A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0837169A (ja) | 半導体基板の研削方法及び研削装置及び半導体装置の製造方法 | |
| JP2003124147A (ja) | 半導体装置の製造方法 | |
| JPS61292922A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |