JP2003257907A - 半導体素子の製造方法および半導体素子 - Google Patents
半導体素子の製造方法および半導体素子Info
- Publication number
- JP2003257907A JP2003257907A JP2002055908A JP2002055908A JP2003257907A JP 2003257907 A JP2003257907 A JP 2003257907A JP 2002055908 A JP2002055908 A JP 2002055908A JP 2002055908 A JP2002055908 A JP 2002055908A JP 2003257907 A JP2003257907 A JP 2003257907A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- semiconductor device
- element substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 207
- 238000000034 method Methods 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 54
- 239000000758 substrate Substances 0.000 claims abstract description 206
- 238000000227 grinding Methods 0.000 claims abstract description 74
- 239000000853 adhesive Substances 0.000 claims abstract description 57
- 230000001070 adhesive effect Effects 0.000 claims abstract description 57
- 239000012790 adhesive layer Substances 0.000 claims abstract description 49
- 238000005187 foaming Methods 0.000 claims abstract description 20
- 238000005498 polishing Methods 0.000 claims description 44
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 24
- 239000002245 particle Substances 0.000 claims description 19
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 16
- 239000010410 layer Substances 0.000 abstract description 38
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 19
- 238000004140 cleaning Methods 0.000 abstract description 9
- 238000011109 contamination Methods 0.000 abstract description 5
- 230000035939 shock Effects 0.000 abstract description 4
- 238000007747 plating Methods 0.000 description 14
- 239000002184 metal Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 239000000314 lubricant Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000002826 coolant Substances 0.000 description 2
- 239000000498 cooling water Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007730 finishing process Methods 0.000 description 2
- 239000006260 foam Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 239000002932 luster Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B41/00—Component parts such as frames, beds, carriages, headstocks
- B24B41/06—Work supports, e.g. adjustable steadies
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
- B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
- B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
- B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【課題】 割れ難く、半導体素子基板への汚染が少な
く、薄く薄層化でき、後の基板剥離や洗浄が容易な薄層
化工程を備える。 【解決手段】 半導体素子基板１１は熱発泡性接着シー
ト１２によって支持基板１３と一体に接着され、真空吸
着用座盤１４に真空吸着されて固定される。その結果、
熱発泡性接着シート１２の熱発泡接着層が衝撃緩和層と
して機能し、ダメージを受け易いＧaＡs半導体素子基板
でも高速研削で割れ難く、３０μm程度までの薄層化で
きる。また、ワックスを用いた半導体素子基板１１の固
定や油性研磨剤による研磨の必要がなく、ワックスやオ
イル等の汚染を避けて洗浄を簡単にできる。また、１３
０℃に加熱することによって熱発泡性接着シート１２の
熱発泡接着層が発泡して半導体素子基板１１を容易に分
離できる。
く、薄く薄層化でき、後の基板剥離や洗浄が容易な薄層
化工程を備える。 【解決手段】 半導体素子基板１１は熱発泡性接着シー
ト１２によって支持基板１３と一体に接着され、真空吸
着用座盤１４に真空吸着されて固定される。その結果、
熱発泡性接着シート１２の熱発泡接着層が衝撃緩和層と
して機能し、ダメージを受け易いＧaＡs半導体素子基板
でも高速研削で割れ難く、３０μm程度までの薄層化で
きる。また、ワックスを用いた半導体素子基板１１の固
定や油性研磨剤による研磨の必要がなく、ワックスやオ
イル等の汚染を避けて洗浄を簡単にできる。また、１３
０℃に加熱することによって熱発泡性接着シート１２の
熱発泡接着層が発泡して半導体素子基板１１を容易に分
離できる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体素子の製
造方法および半導体素子に関し、特に半導体素子基板の
薄層化および薄層化された半導体素子基板を有する半導
体素子に関する。
造方法および半導体素子に関し、特に半導体素子基板の
薄層化および薄層化された半導体素子基板を有する半導
体素子に関する。
【０００２】
【従来の技術】近年、化合物半導体の分野においては、
素子の高密度化や集積化が進められており、特に移動体
通信機器の小型化,軽量化に従って素子の微細化は進む
一方である。一般に、半導体素子の面積が小さくなるに
連れて、素子の熱抵抗が増大する。素子の高性能,高信
頼性等を実現するためには、素子の熱抵抗を下げること
が不可欠である。そのため、放熱効果の改善に様々な工
夫が行われている。尚、素子の熱抵抗を下げるために
は、半導体基板上に集積回路素子パターンを形成した
後、上記半導体基板を薄層化して基板裏面への放熱を増
加させる方法が最も有効的である。
素子の高密度化や集積化が進められており、特に移動体
通信機器の小型化,軽量化に従って素子の微細化は進む
一方である。一般に、半導体素子の面積が小さくなるに
連れて、素子の熱抵抗が増大する。素子の高性能,高信
頼性等を実現するためには、素子の熱抵抗を下げること
が不可欠である。そのため、放熱効果の改善に様々な工
夫が行われている。尚、素子の熱抵抗を下げるために
は、半導体基板上に集積回路素子パターンを形成した
後、上記半導体基板を薄層化して基板裏面への放熱を増
加させる方法が最も有効的である。
【０００３】図６に、従来より行われている半導体素子
基板１の薄層化の概略を示す。半導体素子基板１の表面
に保護レジスト２を塗布し、保護レジスト２側をエレク
トロンワックス３で真空吸着用台座盤４に貼り付け固定
する。そして、真空吸着用台座盤４を研磨装置台５に真
空吸着して、半導体素子基板１の薄層化を行うのであ
る。その場合における薄層化の方法としては、砥石を用
いて削る研削と研磨材を用いて磨く研磨との２つの方法
がある。研削の場合には、通常粒径サイズが４０μm以
上の砥石が使用され、流水中で研削が行われる。また、
研磨の場合には、粒径サイズが３μm〜９μmのダイヤモ
ンド油性研磨材６と油性潤滑剤とが使用される。尚、７
は、研磨定盤である。
基板１の薄層化の概略を示す。半導体素子基板１の表面
に保護レジスト２を塗布し、保護レジスト２側をエレク
トロンワックス３で真空吸着用台座盤４に貼り付け固定
する。そして、真空吸着用台座盤４を研磨装置台５に真
空吸着して、半導体素子基板１の薄層化を行うのであ
る。その場合における薄層化の方法としては、砥石を用
いて削る研削と研磨材を用いて磨く研磨との２つの方法
がある。研削の場合には、通常粒径サイズが４０μm以
上の砥石が使用され、流水中で研削が行われる。また、
研磨の場合には、粒径サイズが３μm〜９μmのダイヤモ
ンド油性研磨材６と油性潤滑剤とが使用される。尚、７
は、研磨定盤である。
【０００４】上記研削用の砥石は、上記研磨用の研磨材
に比較して粒径サイズが大きい。したがって、上記研削
の場合には、薄層化の速度は速いのであるが、半導体素
子基板１の表面に深い傷等のダメージを与えるために薄
い半導体素子基板１が割れ易いという欠点がある。その
ために、１５０μm程度の厚みまでは研削のみでも薄層
化が可能ではあるが、それ以下に薄くする場合は研磨に
よって行うのが通例である。上記研磨の場合には、上記
研磨材の粒径サイズを砥石の粒径サイズよりも小さくす
ると共に、通常、滑らかでダメージが小さい油性研磨材
が用いられる。
に比較して粒径サイズが大きい。したがって、上記研削
の場合には、薄層化の速度は速いのであるが、半導体素
子基板１の表面に深い傷等のダメージを与えるために薄
い半導体素子基板１が割れ易いという欠点がある。その
ために、１５０μm程度の厚みまでは研削のみでも薄層
化が可能ではあるが、それ以下に薄くする場合は研磨に
よって行うのが通例である。上記研磨の場合には、上記
研磨材の粒径サイズを砥石の粒径サイズよりも小さくす
ると共に、通常、滑らかでダメージが小さい油性研磨材
が用いられる。
【０００５】Ｓi基板に比較して割れ易いＧaＡs基板を
薄く研磨する場合には、特に注意が必要である。例え
ば、半導体素子基板１としてＧaＡs基板を用いる場合に
は、厚さ約１５０μmまでは量産が可能な研削が行われ
ている。しかしながら、上述したように、１００μm以
下の超薄層化には研削を使うことができないのである。
薄く研磨する場合には、特に注意が必要である。例え
ば、半導体素子基板１としてＧaＡs基板を用いる場合に
は、厚さ約１５０μmまでは量産が可能な研削が行われ
ている。しかしながら、上述したように、１００μm以
下の超薄層化には研削を使うことができないのである。
【０００６】上記ＧaＡs基板を１００μm以下に薄くす
る場合には、一般に研磨方法で行われる。しかしなが
ら、水性研磨材を用いて研磨する場合には基板へのダメ
ージも大きくなるので、通常は基板へのダメージの小さ
い油性研磨材が使われる。
る場合には、一般に研磨方法で行われる。しかしなが
ら、水性研磨材を用いて研磨する場合には基板へのダメ
ージも大きくなるので、通常は基板へのダメージの小さ
い油性研磨材が使われる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体素子基板の薄層化方法には、以下のような問
題がある。すなわち、生産効率のよい薄層化方法である
研削方法は、半導体素子基板１へのダメージが大きく、
半導体素子基板１としてＧaＡs基板を用いる場合には、
ＧaＡs基板が薄くなると割れ易いという問題がある。そ
こで、１００μm以下に薄くする場合には研磨方法を適
用するのであるが、研磨剤としてはＧaＡs半導体素子基
板１へのダメージが大きい水性研磨材よりもダメージが
小さい油性研磨材が使われる。
来の半導体素子基板の薄層化方法には、以下のような問
題がある。すなわち、生産効率のよい薄層化方法である
研削方法は、半導体素子基板１へのダメージが大きく、
半導体素子基板１としてＧaＡs基板を用いる場合には、
ＧaＡs基板が薄くなると割れ易いという問題がある。そ
こで、１００μm以下に薄くする場合には研磨方法を適
用するのであるが、研磨剤としてはＧaＡs半導体素子基
板１へのダメージが大きい水性研磨材よりもダメージが
小さい油性研磨材が使われる。
【０００８】ところが、その場合であっても、寸法が３
インチ以上のＧaＡs半導体素子基板１の場合は、ハンド
リング,洗浄,搬送,実装等のプロセス中において割れ易
く、薄層化が可能な厚さに限界(約８０μm)が生ずると
いう問題がある。
インチ以上のＧaＡs半導体素子基板１の場合は、ハンド
リング,洗浄,搬送,実装等のプロセス中において割れ易
く、薄層化が可能な厚さに限界(約８０μm)が生ずると
いう問題がある。
【０００９】また、上記研削方法および研磨方法の両方
共、半導体素子基板１を真空吸着用台座盤４にエレクト
ロンワックス３で貼り付けて固定し、薄層化後に半導体
素子基板１を剥がし、ワックスや研磨剤を洗浄する必要
がある。そのため、薄層化に時間やコストが掛るという
問題がある。特に、油性研磨材の場合には、一般的に粘
度の高いオイルの潤滑材が使われている。そのために、
最終的に潤滑材のオイルが半導体素子基板１の研磨面の
凹凸部に残り、残留オイルの有機洗浄による完全除去が
困難になる。したがって、鏡面平坦化工程を行って物理
的にオイルを除去する必要が生ずるのである。ところ
が、その場合の鏡面仕上げプロセスは量産の場合には非
常に効率が悪いのである。
共、半導体素子基板１を真空吸着用台座盤４にエレクト
ロンワックス３で貼り付けて固定し、薄層化後に半導体
素子基板１を剥がし、ワックスや研磨剤を洗浄する必要
がある。そのため、薄層化に時間やコストが掛るという
問題がある。特に、油性研磨材の場合には、一般的に粘
度の高いオイルの潤滑材が使われている。そのために、
最終的に潤滑材のオイルが半導体素子基板１の研磨面の
凹凸部に残り、残留オイルの有機洗浄による完全除去が
困難になる。したがって、鏡面平坦化工程を行って物理
的にオイルを除去する必要が生ずるのである。ところ
が、その場合の鏡面仕上げプロセスは量産の場合には非
常に効率が悪いのである。
【００１０】この場合、上記半導体素子基板１の研磨面
(裏面)にオイルが残留すると、後工程において裏面にメ
ッキする際におけるメタル層と半導体素子基板１との密
着性に影響を与え、メタル層が半導体素子基板１から剥
がれ易くなる。
(裏面)にオイルが残留すると、後工程において裏面にメ
ッキする際におけるメタル層と半導体素子基板１との密
着性に影響を与え、メタル層が半導体素子基板１から剥
がれ易くなる。
【００１１】そこで、この発明の目的は、割れ難く、半
導体素子基板への汚染が少なく、薄い厚さまで薄層化で
き、且つ、後の基板剥離や洗浄が容易な薄層化工程を備
えた半導体素子の製造方法、および、この半導体素子の
製造方法によって作成された高性能,高信頼性な半導体
素子を提供することにある。
導体素子基板への汚染が少なく、薄い厚さまで薄層化で
き、且つ、後の基板剥離や洗浄が容易な薄層化工程を備
えた半導体素子の製造方法、および、この半導体素子の
製造方法によって作成された高性能,高信頼性な半導体
素子を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、第１の発明の半導体素子の製造方法は、半導体基板
上に素子が形成されて成る半導体素子基板を支持基板に
両面接着シートで接着して,上記半導体素子基板と両面
接着シートと支持基板とを一体化させ、上記両面接着シ
ートおよび支持基板と一体化された半導体素子基板に対
して水を使用する薄層化処理を行う薄層化工程を備えた
ことを特徴としている。
め、第１の発明の半導体素子の製造方法は、半導体基板
上に素子が形成されて成る半導体素子基板を支持基板に
両面接着シートで接着して,上記半導体素子基板と両面
接着シートと支持基板とを一体化させ、上記両面接着シ
ートおよび支持基板と一体化された半導体素子基板に対
して水を使用する薄層化処理を行う薄層化工程を備えた
ことを特徴としている。
【００１３】上記構成によれば、半導体素子基板が、両
面接着シートによって支持基板に接着して一体化された
状態で薄層化処理が行われる。その際に、上記両面接着
シートが上記半導体素子基板に対して衝撃緩和層として
機能するので、薄層化工程に高速研削が適用されても上
記半導体素子基板は割れ難くなる。更に、上記薄層化工
程においては水を使用する薄層化処理を行うので、油性
潤滑剤や冷却剤等を使用する必要がない。したがって、
洗浄は水洗等でよく、洗浄処理が簡単になる。
面接着シートによって支持基板に接着して一体化された
状態で薄層化処理が行われる。その際に、上記両面接着
シートが上記半導体素子基板に対して衝撃緩和層として
機能するので、薄層化工程に高速研削が適用されても上
記半導体素子基板は割れ難くなる。更に、上記薄層化工
程においては水を使用する薄層化処理を行うので、油性
潤滑剤や冷却剤等を使用する必要がない。したがって、
洗浄は水洗等でよく、洗浄処理が簡単になる。
【００１４】また、１実施例では、上記第１の発明の半
導体素子の製造方法において、上記両面接着シートとし
て、一方の面に熱発泡接着層または感光接着層が形成さ
れた両面接着シートを使用する。
導体素子の製造方法において、上記両面接着シートとし
て、一方の面に熱発泡接着層または感光接着層が形成さ
れた両面接着シートを使用する。
【００１５】この実施例によれば、上記薄層化工程にお
いては、上記両面接着シートの特に熱発泡接着層または
感光接着層が、上記半導体素子基板に対してクッション
緩衝材として作用して衝撃緩和の役割を呈する。さら
に、上記両面接着シートの一方の面に熱発泡接着層が形
成されている場合には、加熱による熱発泡接着層の発泡
によって上記半導体素子基板が支持基板から分離するこ
とになる。また、上記両面接着シートの一方の面に感光
接着層が形成されている場合には、上記感光接着層が感
光によって硬化することによって上記半導体素子基板が
支持基板から分離することになる。したがって、上記薄
層化された半導体素子基板の剥離が容易になる。
いては、上記両面接着シートの特に熱発泡接着層または
感光接着層が、上記半導体素子基板に対してクッション
緩衝材として作用して衝撃緩和の役割を呈する。さら
に、上記両面接着シートの一方の面に熱発泡接着層が形
成されている場合には、加熱による熱発泡接着層の発泡
によって上記半導体素子基板が支持基板から分離するこ
とになる。また、上記両面接着シートの一方の面に感光
接着層が形成されている場合には、上記感光接着層が感
光によって硬化することによって上記半導体素子基板が
支持基板から分離することになる。したがって、上記薄
層化された半導体素子基板の剥離が容易になる。
【００１６】また、１実施例では、上記第１の発明の半
導体素子の製造方法において、上記両面接着シートにお
ける上記熱発泡接着層または感光接着層の厚さは、２０
μm以上且つ１００μm以下である。
導体素子の製造方法において、上記両面接着シートにお
ける上記熱発泡接着層または感光接着層の厚さは、２０
μm以上且つ１００μm以下である。
【００１７】上記熱発泡接着層または感光接着層の厚さ
が２０μmを下回る場合には、衝撃緩和層としての充分
なクッション性が得られず、粘着力も弱くなる。一方、
上記層の厚さが１００μmを上回る場合には、薄層化に
よる厚さに面内分布が生じてしまう。この実施例によれ
ば、上記熱発泡接着層または感光接着層の厚さは２０μ
m以上且つ１００μm以下である。したがって、衝撃緩和
層として最適に機能するのである。
が２０μmを下回る場合には、衝撃緩和層としての充分
なクッション性が得られず、粘着力も弱くなる。一方、
上記層の厚さが１００μmを上回る場合には、薄層化に
よる厚さに面内分布が生じてしまう。この実施例によれ
ば、上記熱発泡接着層または感光接着層の厚さは２０μ
m以上且つ１００μm以下である。したがって、衝撃緩和
層として最適に機能するのである。
【００１８】また、１実施例では、上記第１の発明の半
導体素子の製造方法において、上記水を使用する薄層化
処理は水を使用する水性研削であり、その際に用いる砥
石の粒径は１μm以上且つ８μm以下である。
導体素子の製造方法において、上記水を使用する薄層化
処理は水を使用する水性研削であり、その際に用いる砥
石の粒径は１μm以上且つ８μm以下である。
【００１９】この実施例によれば、粒径が１μm以上且
つ８μm以下の砥石を用いて研削が行われるので、上記
半導体素子基板の切削面の表面凹凸最大高さが３μm以
下になる。したがって、研削のみであっても上記半導体
素子基板へのダメージが少なくなり、上記半導体素子基
板を３０μm以上且つ７０μm以下まで薄く研削しても割
れることはない。
つ８μm以下の砥石を用いて研削が行われるので、上記
半導体素子基板の切削面の表面凹凸最大高さが３μm以
下になる。したがって、研削のみであっても上記半導体
素子基板へのダメージが少なくなり、上記半導体素子基
板を３０μm以上且つ７０μm以下まで薄く研削しても割
れることはない。
【００２０】また、１実施例では、上記第１の発明の半
導体素子の製造方法において、上記水性研削を行った結
果得られる上記半導体素子基板の研削表面における表面
凹凸最大高さは３μm以下である。
導体素子の製造方法において、上記水性研削を行った結
果得られる上記半導体素子基板の研削表面における表面
凹凸最大高さは３μm以下である。
【００２１】この実施例によれば、上記半導体素子基板
における切削面の表面凹凸最大高さが３μm以下であ
る。研削のみでは半導体素子基板への最大ダメージ層が
約２０μmであり、上記半導体素子基板を３０μm以上且
つ７０μm以下まで薄く研削しても割れることはない。
における切削面の表面凹凸最大高さが３μm以下であ
る。研削のみでは半導体素子基板への最大ダメージ層が
約２０μmであり、上記半導体素子基板を３０μm以上且
つ７０μm以下まで薄く研削しても割れることはない。
【００２２】また、１実施例では、上記第１の発明の半
導体素子の製造方法において、さらに上記半導体素子基
板へのダメージ層を小さくする必要がある場合には、上
記水を使用する薄層化処理において、上記水性研削の後
に研磨を行うようになっている。そして、上記研磨の際
には,水性研磨剤を用いるようになっている。
導体素子の製造方法において、さらに上記半導体素子基
板へのダメージ層を小さくする必要がある場合には、上
記水を使用する薄層化処理において、上記水性研削の後
に研磨を行うようになっている。そして、上記研磨の際
には,水性研磨剤を用いるようになっている。
【００２３】この実施例によれば、上記水を使用する薄
層化処理において、研削と研磨との二段階薄層化が行わ
れる。したがって、上記半導体素子基板の研磨面の表面
凹凸最大高さが約０.２μm以下になり、上記半導体素子
基板への最大ダメージ層が約５μm以内に収まる。その
結果、厚さ２０μmまでの薄層化が可能になる。
層化処理において、研削と研磨との二段階薄層化が行わ
れる。したがって、上記半導体素子基板の研磨面の表面
凹凸最大高さが約０.２μm以下になり、上記半導体素子
基板への最大ダメージ層が約５μm以内に収まる。その
結果、厚さ２０μmまでの薄層化が可能になる。
【００２４】さらに、上記研磨は、水性研磨材が用いら
れる。したがって、油性研磨材を用いた場合のオイル除
去のための鏡面平坦化や洗浄等が不要になり、半導体素
子製造全体のプロセス時間が大幅に短縮される。また、
研磨面に上記オイルによる汚染がないために、後に研磨
面にメッキ層が形成された場合に、このメッキ層が上記
半導体素子基板から剥がれることはない。
れる。したがって、油性研磨材を用いた場合のオイル除
去のための鏡面平坦化や洗浄等が不要になり、半導体素
子製造全体のプロセス時間が大幅に短縮される。また、
研磨面に上記オイルによる汚染がないために、後に研磨
面にメッキ層が形成された場合に、このメッキ層が上記
半導体素子基板から剥がれることはない。
【００２５】また、１実施例では、上記第１の発明の半
導体素子の製造方法において、上記半導体素子基板およ
び両面接着シートと一体化された上記支持基板を、上記
薄層化処理に際して、真空吸着によって台座に固定する
ようになっている。
導体素子の製造方法において、上記半導体素子基板およ
び両面接着シートと一体化された上記支持基板を、上記
薄層化処理に際して、真空吸着によって台座に固定する
ようになっている。
【００２６】この実施例によれば、上記半導体素子基板
および両面接着シートと一体化された上記支持基板が、
台座に真空吸着によって固定される。したがって、上記
半導体素子基板を台座にワックスで貼り付ける場合のよ
うに、貼り付けや薄層後のワックス洗浄の必要がなく量
産効率が大幅に向上される。
および両面接着シートと一体化された上記支持基板が、
台座に真空吸着によって固定される。したがって、上記
半導体素子基板を台座にワックスで貼り付ける場合のよ
うに、貼り付けや薄層後のワックス洗浄の必要がなく量
産効率が大幅に向上される。
【００２７】また、１実施例では、上記第１の発明の半
導体素子の製造方法において、上記台座の吸着面におけ
る表面凹凸最大高さが１μm以内である。
導体素子の製造方法において、上記台座の吸着面におけ
る表面凹凸最大高さが１μm以内である。
【００２８】上記支持基板が真空吸着される上記台座の
吸着面における表面凹凸最大高さが１μmを越える場合
には、吸着による上記支持基板の固定力が弱く、高速回
転研削に耐えることができない。この実施例によれば、
上記台座の表面凹凸最大高さが１μm以内である。した
がって、高速回転研削に耐えるに十分な上記支持基板の
固定力が得られ、上記半導体素子基板を３０μm以上且
つ７０μm以下まで薄く研削することが可能になる。
吸着面における表面凹凸最大高さが１μmを越える場合
には、吸着による上記支持基板の固定力が弱く、高速回
転研削に耐えることができない。この実施例によれば、
上記台座の表面凹凸最大高さが１μm以内である。した
がって、高速回転研削に耐えるに十分な上記支持基板の
固定力が得られ、上記半導体素子基板を３０μm以上且
つ７０μm以下まで薄く研削することが可能になる。
【００２９】また、第２の発明は、上記第１の発明の半
導体素子の製造方法によって作成された半導体素子であ
って、上記半導体素子の製造方法の薄層化工程によって
得られた厚さ３０μm以上且つ７０μm以下の半導体素子
基板を備えたことを特徴としている。
導体素子の製造方法によって作成された半導体素子であ
って、上記半導体素子の製造方法の薄層化工程によって
得られた厚さ３０μm以上且つ７０μm以下の半導体素子
基板を備えたことを特徴としている。
【００３０】上記構成によれば、半導体素子は、上記半
導体素子の製造方法の薄層化工程によって形成された厚
さ３０μm以上且つ７０μm以下の半導体素子基板を備え
ている。したがって、基板裏面への放熱を増加させるこ
とができ、高性能,高信頼性で且つ小型,軽量な半導体素
子を実現することが可能になる。
導体素子の製造方法の薄層化工程によって形成された厚
さ３０μm以上且つ７０μm以下の半導体素子基板を備え
ている。したがって、基板裏面への放熱を増加させるこ
とができ、高性能,高信頼性で且つ小型,軽量な半導体素
子を実現することが可能になる。
【００３１】
【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。
態により詳細に説明する。
【００３２】＜第１実施の形態＞図１は、本実施の形態
の半導体素子の製造方法における半導体素子基板薄層化
の手順を示す図である。以下、図１に従って、特に半導
体素子基板薄層化について詳細に説明する。先ず、図１
(a)に示すように、直径が３インチで厚さが６００μmの
ＧaＡs基板上に多数の素子が形成されて成る半導体素子
基板１１を、上記両面接着シートとしての熱発泡性接着
シート１２を用いてＳiの支持基板１３上に固定する。
尚、支持基板１３としては、直径が３インチで厚さが３
８０μmのＳiを用いた。特に、本実施の形態のごとく、
ＧaＡs半導体素子基板１１を薄くした後に、ＧaＡs半導
体素子基板１１の裏面に部分メッキ等のプロセスを行う
ような場合には、支持基板１３として、上記部分メッキ
等のパターンを上記素子パターンに合わせるために、ガ
ラス支持基板を用いても差し支えない。
の半導体素子の製造方法における半導体素子基板薄層化
の手順を示す図である。以下、図１に従って、特に半導
体素子基板薄層化について詳細に説明する。先ず、図１
(a)に示すように、直径が３インチで厚さが６００μmの
ＧaＡs基板上に多数の素子が形成されて成る半導体素子
基板１１を、上記両面接着シートとしての熱発泡性接着
シート１２を用いてＳiの支持基板１３上に固定する。
尚、支持基板１３としては、直径が３インチで厚さが３
８０μmのＳiを用いた。特に、本実施の形態のごとく、
ＧaＡs半導体素子基板１１を薄くした後に、ＧaＡs半導
体素子基板１１の裏面に部分メッキ等のプロセスを行う
ような場合には、支持基板１３として、上記部分メッキ
等のパターンを上記素子パターンに合わせるために、ガ
ラス支持基板を用いても差し支えない。
【００３３】上記熱発泡性接着シート１２は、両面に接
着剤のあるものを使用し、約１３０℃での加熱によって
剥がれる熱発泡接着剤面側をＧaＡs半導体素子基板１１
の素子が形成された面(表面)に貼り付け、その反対の普
通接着剤面側を支持基板１３の表面に貼り付ける。熱発
泡性接着シート１２としては、例えば日東電工製リバア
ルファを用いる。
着剤のあるものを使用し、約１３０℃での加熱によって
剥がれる熱発泡接着剤面側をＧaＡs半導体素子基板１１
の素子が形成された面(表面)に貼り付け、その反対の普
通接着剤面側を支持基板１３の表面に貼り付ける。熱発
泡性接着シート１２としては、例えば日東電工製リバア
ルファを用いる。
【００３４】図２に、上記熱発泡性接着シート１２の断
面構造を示す。熱発泡性接着シート１２は、ベースフィ
ルム２１と、ベースフィルム２１の一方の面に熱発泡接
着剤が塗布されて成る熱発泡接着層２２と、ベースフィ
ルム２１の他方の面に普通接着剤が塗布されて成る普通
粘着層２３とから構成される。尚、熱発泡接着層２２の
代りに、感光接着剤が塗布されて成る感光接着層を用い
てもよい。その場合には、ＧaＡs半導体素子基板１１は
上記感光接着層に光を当てることによって剥がれること
になる。
面構造を示す。熱発泡性接着シート１２は、ベースフィ
ルム２１と、ベースフィルム２１の一方の面に熱発泡接
着剤が塗布されて成る熱発泡接着層２２と、ベースフィ
ルム２１の他方の面に普通接着剤が塗布されて成る普通
粘着層２３とから構成される。尚、熱発泡接着層２２の
代りに、感光接着剤が塗布されて成る感光接着層を用い
てもよい。その場合には、ＧaＡs半導体素子基板１１は
上記感光接着層に光を当てることによって剥がれること
になる。
【００３５】上記熱発泡性接着シート１２の十分な厚さ
を有する熱発泡接着層２２は、接着された半導体素子基
板１１に対してクッション緩衝材として作用して、衝撃
緩和の役割を果たす。したがって、このような熱発泡性
接着シート１２の使用によって、半導体素子基板１１が
高速回転で研削されても割れ難くなり、より一層の薄層
化が可能になるのである。尚、熱発泡接着層２２あるい
は感光性接着層の厚さは、衝撃緩和層として機能するに
は２０μm〜１００μmの範囲が好ましい。すなわち、熱
発泡接着層２２または感光性接着層の厚さが２０μmよ
り下回る場合には、衝撃緩和層としての充分なクッショ
ン性が得られず、研削や研磨の薄層化工程において割れ
易くなる。さらに、１０μm程度まで薄くなった場合に
は粘着力も弱くなり、半導体素子基板１１の保持自体も
困難になる。逆に、層厚が１００μmを上回って厚くな
ると、充分なクッション性は得られるが、研削や研磨の
薄層化によって厚さの面内分布が生じるため、層厚の均
一性が悪くなる。したがって、熱発泡接着層２２あるい
は感光性接着層の厚さは、２０μm〜１００μmの範囲が
好ましいのである。
を有する熱発泡接着層２２は、接着された半導体素子基
板１１に対してクッション緩衝材として作用して、衝撃
緩和の役割を果たす。したがって、このような熱発泡性
接着シート１２の使用によって、半導体素子基板１１が
高速回転で研削されても割れ難くなり、より一層の薄層
化が可能になるのである。尚、熱発泡接着層２２あるい
は感光性接着層の厚さは、衝撃緩和層として機能するに
は２０μm〜１００μmの範囲が好ましい。すなわち、熱
発泡接着層２２または感光性接着層の厚さが２０μmよ
り下回る場合には、衝撃緩和層としての充分なクッショ
ン性が得られず、研削や研磨の薄層化工程において割れ
易くなる。さらに、１０μm程度まで薄くなった場合に
は粘着力も弱くなり、半導体素子基板１１の保持自体も
困難になる。逆に、層厚が１００μmを上回って厚くな
ると、充分なクッション性は得られるが、研削や研磨の
薄層化によって厚さの面内分布が生じるため、層厚の均
一性が悪くなる。したがって、熱発泡接着層２２あるい
は感光性接着層の厚さは、２０μm〜１００μmの範囲が
好ましいのである。
【００３６】次に、図１(b)に示すように、上述のよう
に一体化された半導体素子基板１１,熱発泡性接着シー
ト１２および支持基板１３を、真空吸着用座盤１４に直
接真空吸着させて固定する。尚、１５は、研削装置台１
６の貫通孔を介して真空ポンプに接続されて、支持基板
１３と真空吸着用座盤１４との間の空気を排出するため
の真空吸着用穴である。
に一体化された半導体素子基板１１,熱発泡性接着シー
ト１２および支持基板１３を、真空吸着用座盤１４に直
接真空吸着させて固定する。尚、１５は、研削装置台１
６の貫通孔を介して真空ポンプに接続されて、支持基板
１３と真空吸着用座盤１４との間の空気を排出するため
の真空吸着用穴である。
【００３７】上記真空吸着の際における真空吸着の強さ
は、後に半導体素子基板１１を研削する際に、高速回転
する研削砥石との摩擦力に耐えられるように充分に強く
する必要がある。一般の真空吸着の場合には、真空吸着
用座盤表面における表面凹凸最大高さは５μm程度であ
り、吸着力が不十分である。そのために、高速研削には
耐えられない。ところが、本実施の形態においては、真
空吸着用座盤１４として、上記表面凹凸最大高さが１μ
m以内である平坦なセラミックやガラスの台座を用いて
いる。したがって、支持基板１３との間の密着性が一般
の真空吸着用座盤を用いた場合よりもよくなるのであ
る。さらに、図３に示すように、真空吸着用座盤１４に
は、例えば直径５mm以上の真空吸着用穴１５が５個以上
設けられており、さらに吸着力が上るようになってい
る。その結果、支持基板１３の真空吸着用座盤１４への
固定の強さを研削や研磨に耐えられるまで上げることが
でき、ワックス等の汚染を避けて、安定し且つ精度の高
い薄層化を行うことができるのである。
は、後に半導体素子基板１１を研削する際に、高速回転
する研削砥石との摩擦力に耐えられるように充分に強く
する必要がある。一般の真空吸着の場合には、真空吸着
用座盤表面における表面凹凸最大高さは５μm程度であ
り、吸着力が不十分である。そのために、高速研削には
耐えられない。ところが、本実施の形態においては、真
空吸着用座盤１４として、上記表面凹凸最大高さが１μ
m以内である平坦なセラミックやガラスの台座を用いて
いる。したがって、支持基板１３との間の密着性が一般
の真空吸着用座盤を用いた場合よりもよくなるのであ
る。さらに、図３に示すように、真空吸着用座盤１４に
は、例えば直径５mm以上の真空吸着用穴１５が５個以上
設けられており、さらに吸着力が上るようになってい
る。その結果、支持基板１３の真空吸着用座盤１４への
固定の強さを研削や研磨に耐えられるまで上げることが
でき、ワックス等の汚染を避けて、安定し且つ精度の高
い薄層化を行うことができるのである。
【００３８】次に、図１(b)に示すように、研削によっ
て、半導体素子基板１１の裏面を厚さ７０μmまで薄層
化する。この場合、冷却水１８を流しながら５５０rpm
で回転する研削砥石１７によって研削する。半導体素子
基板１１の回転数は３００rpmである。ここで、研削砥
石１７の粒径が粗い場合には、研削時間は短縮できるの
であるが基板へのダメージが大きく、研削後の半導体素
子基板１１裏面が粗くなる。
て、半導体素子基板１１の裏面を厚さ７０μmまで薄層
化する。この場合、冷却水１８を流しながら５５０rpm
で回転する研削砥石１７によって研削する。半導体素子
基板１１の回転数は３００rpmである。ここで、研削砥
石１７の粒径が粗い場合には、研削時間は短縮できるの
であるが基板へのダメージが大きく、研削後の半導体素
子基板１１裏面が粗くなる。
【００３９】図４に、研削されたＧaＡs半導体素子基板
１１の表面凹凸最大高さと研削砥石１７の粒径との関係
を示す。図４によれば、約４０μm粒径以下の研削砥石
１７を使用することによって、表面凹凸最大高さが約４
μm以下の半導体素子基板１１を得ることができる。更
に、半導体素子基板１１の表面凹凸最大高さを３μm以
内に抑える場合には、粒径が１μm以上で且つ８μm以下
の研削砥石１７を使用すればよい。本実施の形態におい
ては、厚さ６００μmのＧaＡs半導体素子基板１１を、
粒径２μmの研削砥石１７を用いて、３０μmの厚さにま
で研削した。半導体素子基板１１の表面凹凸最大高さを
約１μmに収めることができ、研削面全体に光沢が現れ
る。尚、その場合、研削に要した時間は約１０分であ
る。
１１の表面凹凸最大高さと研削砥石１７の粒径との関係
を示す。図４によれば、約４０μm粒径以下の研削砥石
１７を使用することによって、表面凹凸最大高さが約４
μm以下の半導体素子基板１１を得ることができる。更
に、半導体素子基板１１の表面凹凸最大高さを３μm以
内に抑える場合には、粒径が１μm以上で且つ８μm以下
の研削砥石１７を使用すればよい。本実施の形態におい
ては、厚さ６００μmのＧaＡs半導体素子基板１１を、
粒径２μmの研削砥石１７を用いて、３０μmの厚さにま
で研削した。半導体素子基板１１の表面凹凸最大高さを
約１μmに収めることができ、研削面全体に光沢が現れ
る。尚、その場合、研削に要した時間は約１０分であ
る。
【００４０】そうした後、図１(c)に示すように、上記
薄層化された半導体素子基板１１,熱発泡性接着シート
１２および支持基板１３を一体化した状態で、真空吸着
用座盤１４から取り外す。そして、上記一体化されたも
のを水洗した後、半導体素子基板１１の研削面に生じた
酸化膜を、リン酸系エッチャントで約１μmの厚さでエ
ッチングすることによって除去する。
薄層化された半導体素子基板１１,熱発泡性接着シート
１２および支持基板１３を一体化した状態で、真空吸着
用座盤１４から取り外す。そして、上記一体化されたも
のを水洗した後、半導体素子基板１１の研削面に生じた
酸化膜を、リン酸系エッチャントで約１μmの厚さでエ
ッチングすることによって除去する。
【００４１】次に、図１(d)に示すように、Ａuを蒸着及
びメッキするバックメタルメッキを行って、半導体素子
基板１１の研削面にバックメタルメッキ層１９を形成す
る。その際におけるＡuの厚さは、例えば、蒸着で０.２
μmであり、メッキで５μmである。尚、上記バックメタ
ルメッキは、Ａuの蒸着およびＡuのメッキに限られる物
ではなく、Ａuの蒸着およびＣuのメッキ(５μm)を行っ
た後に、Ｃuの酸化を防ぐために更にＡuを０.０２μmの
厚さで蒸着してもよい。
びメッキするバックメタルメッキを行って、半導体素子
基板１１の研削面にバックメタルメッキ層１９を形成す
る。その際におけるＡuの厚さは、例えば、蒸着で０.２
μmであり、メッキで５μmである。尚、上記バックメタ
ルメッキは、Ａuの蒸着およびＡuのメッキに限られる物
ではなく、Ａuの蒸着およびＣuのメッキ(５μm)を行っ
た後に、Ｃuの酸化を防ぐために更にＡuを０.０２μmの
厚さで蒸着してもよい。
【００４２】その後、１３０℃に加熱すると、上記熱発
泡性接着シート１２の熱発泡接着層２２が発泡し、薄層
化されてメッキされた半導体素子基板１１が、一体化さ
れた熱発泡性接着シート１２および支持基板１３から分
離される。次に、こうして分離された半導体素子基板１
１のメッキ面を洗浄し、図１(e)に示すように、半導体
素子基板１１のメッキ面にダイシングシート２０を貼り
付けて、ダイシングあるいは劈開して個々の半導体素子
に分離させる。
泡性接着シート１２の熱発泡接着層２２が発泡し、薄層
化されてメッキされた半導体素子基板１１が、一体化さ
れた熱発泡性接着シート１２および支持基板１３から分
離される。次に、こうして分離された半導体素子基板１
１のメッキ面を洗浄し、図１(e)に示すように、半導体
素子基板１１のメッキ面にダイシングシート２０を貼り
付けて、ダイシングあるいは劈開して個々の半導体素子
に分離させる。
【００４３】このように、粒径２μmの研削砥石１７を
使用して半導体素子基板１１薄層化することによって、
半導体素子基板１１を３０μmの厚さまで研削しても研
削面へのダメージが少なく、割れることもないことが確
認された。
使用して半導体素子基板１１薄層化することによって、
半導体素子基板１１を３０μmの厚さまで研削しても研
削面へのダメージが少なく、割れることもないことが確
認された。
【００４４】以上のごとく、本実施の形態においては、
半導体素子基板１１を真空吸着用座盤１４に真空吸着固
定する際に、Ｓiの支持基板１３上に、熱発泡接着層２
２と普通粘着層２３とを有する熱発泡性接着シート１２
で、熱発泡接着層２２側を半導体素子基板１１の表面側
にして貼り付けて固定し、半導体素子基板１１と熱発泡
性接着シート１２と支持基板１３とで一体化している。
半導体素子基板１１を真空吸着用座盤１４に真空吸着固
定する際に、Ｓiの支持基板１３上に、熱発泡接着層２
２と普通粘着層２３とを有する熱発泡性接着シート１２
で、熱発泡接着層２２側を半導体素子基板１１の表面側
にして貼り付けて固定し、半導体素子基板１１と熱発泡
性接着シート１２と支持基板１３とで一体化している。
【００４５】したがって、上記熱発泡接着層２２の厚さ
を２０μm〜１００μmとすることによって、半導体素子
基板１１を研削する場合の衝撃緩和層として機能させる
ことができ、高速回転による研削でも半導体素子基板１
１を割れ難くすることができる。その結果、半導体素子
基板１１がダメージを受け易いＧaＡs半導体素子基板で
あっても、３０μm〜７０μm程度までの薄層化が可能に
なるのである。その際に、粒径が１μm〜８μmの切削砥
石１７を用いることによって、半導体素子基板１１の切
削面の表面凹凸最大高さを３μm以下にできる。
を２０μm〜１００μmとすることによって、半導体素子
基板１１を研削する場合の衝撃緩和層として機能させる
ことができ、高速回転による研削でも半導体素子基板１
１を割れ難くすることができる。その結果、半導体素子
基板１１がダメージを受け易いＧaＡs半導体素子基板で
あっても、３０μm〜７０μm程度までの薄層化が可能に
なるのである。その際に、粒径が１μm〜８μmの切削砥
石１７を用いることによって、半導体素子基板１１の切
削面の表面凹凸最大高さを３μm以下にできる。
【００４６】一般の研削においては、研削砥石の粒径サ
イズが１００μm以上のものが使用されている。したが
って、その場合に研削された半導体素子基板の表面凹凸
最大高さは１０μm以上となり、半導体素子基板へのダ
メージが大きくなる。半導体素子基板へのダメージは、
一般に研削砥石の粒径サイズ,研削速度および加わる圧
力等に依存し、ダメージ層の厚さは研削面の凹凸最大高
さの１０倍〜２０倍程度となる。したがって、半導体素
子基板内部のダメージ層を減らすためには、上記研削面
の凹凸最大高さを小さくすることが一番効果的なのであ
る。すなわち、上記第１実施の形態のごとく、研削砥石
の粒径サイズを１μm〜８μmの微細なものに制限し、研
削速度や加わる圧力等を最適化することによって、半導
体素子基板１１と研削砥石１７との衝突を和らげて表面
凹凸最大高さを３μm以下にできる。その結果、半導体
素子基板１１へのダメージが少なく、３０μm〜７０μm
程度まで薄く研削しても割れることはないのである。
イズが１００μm以上のものが使用されている。したが
って、その場合に研削された半導体素子基板の表面凹凸
最大高さは１０μm以上となり、半導体素子基板へのダ
メージが大きくなる。半導体素子基板へのダメージは、
一般に研削砥石の粒径サイズ,研削速度および加わる圧
力等に依存し、ダメージ層の厚さは研削面の凹凸最大高
さの１０倍〜２０倍程度となる。したがって、半導体素
子基板内部のダメージ層を減らすためには、上記研削面
の凹凸最大高さを小さくすることが一番効果的なのであ
る。すなわち、上記第１実施の形態のごとく、研削砥石
の粒径サイズを１μm〜８μmの微細なものに制限し、研
削速度や加わる圧力等を最適化することによって、半導
体素子基板１１と研削砥石１７との衝突を和らげて表面
凹凸最大高さを３μm以下にできる。その結果、半導体
素子基板１１へのダメージが少なく、３０μm〜７０μm
程度まで薄く研削しても割れることはないのである。
【００４７】また、上記熱発泡接着層２２は、１３０℃
に加熱すると発泡するので、半導体素子基板１１を、一
体化された熱発泡性接着シート１２および支持基板１３
から容易に分離することができる。したがって、半導体
素子基板をワックスで真空吸着用座盤１４に固定する場
合のようなワックス等の汚染を避けることができるので
ある。
に加熱すると発泡するので、半導体素子基板１１を、一
体化された熱発泡性接着シート１２および支持基板１３
から容易に分離することができる。したがって、半導体
素子基板をワックスで真空吸着用座盤１４に固定する場
合のようなワックス等の汚染を避けることができるので
ある。
【００４８】さらに、本実施の形態においては、上記真
空吸着用座盤１４として、表面凹凸最大高さが１μm以
内である平坦なセラミックやガラス台座を用い、直径５
mm以上の真空吸着用穴１５を５個以上設けている。した
がって、支持基板１３との間の密着性を一般の真空吸着
用座盤を用いた場合よりも高くして、固定の強さを高速
研削に耐えられるまでに上げることができる。その結
果、油性研磨剤を用いた研磨方法を適用する必要がなく
なり、残留オイルを除去するための鏡面仕上げプロセス
を無くして量産化を図ることができるのである。
空吸着用座盤１４として、表面凹凸最大高さが１μm以
内である平坦なセラミックやガラス台座を用い、直径５
mm以上の真空吸着用穴１５を５個以上設けている。した
がって、支持基板１３との間の密着性を一般の真空吸着
用座盤を用いた場合よりも高くして、固定の強さを高速
研削に耐えられるまでに上げることができる。その結
果、油性研磨剤を用いた研磨方法を適用する必要がなく
なり、残留オイルを除去するための鏡面仕上げプロセス
を無くして量産化を図ることができるのである。
【００４９】従来は、長時間の研磨による表面の汚染か
ら素子を保護するために、素子表面に保護レジストが必
要であった。これに対して、本実施の形態においては、
研磨を行わず研削のみで薄層化している。したがって、
薄層化時間を短縮することができ、素子を保護するため
の保護レジスト塗布工程や除去工程が不要になる。
ら素子を保護するために、素子表面に保護レジストが必
要であった。これに対して、本実施の形態においては、
研磨を行わず研削のみで薄層化している。したがって、
薄層化時間を短縮することができ、素子を保護するため
の保護レジスト塗布工程や除去工程が不要になる。
【００５０】また、本実施の形態においては、熱発泡性
接着シート１２による接着と真空吸着とによって半導体
素子基板１１を固定して、水性研削を行っている。した
がって、従来のごとくワックスやオイルを用いる必要が
なく、ダイシング工程中における水の高速噴射だけで素
子表面の洗浄が可能になり、洗浄および半導体素子基板
１１の分離が容易になる。その結果、半導体素子基板１
１の分離時における割れも防止することができる。
接着シート１２による接着と真空吸着とによって半導体
素子基板１１を固定して、水性研削を行っている。した
がって、従来のごとくワックスやオイルを用いる必要が
なく、ダイシング工程中における水の高速噴射だけで素
子表面の洗浄が可能になり、洗浄および半導体素子基板
１１の分離が容易になる。その結果、半導体素子基板１
１の分離時における割れも防止することができる。
【００５１】以上の結果、本実施の形態によれば、製造
歩留まりおよび生産効率を大幅に向上することができる
のである。また、上記ダイシング工程によって分割され
た各半導体素子は、その半導体素子基板が３０μm〜７
０μmの厚さまで薄層化されている。したがって、基板
裏面への放熱を増加させることができ、高性能,高信頼
性で且つ小型,軽量な半導体素子を実現することができ
るのである。
歩留まりおよび生産効率を大幅に向上することができる
のである。また、上記ダイシング工程によって分割され
た各半導体素子は、その半導体素子基板が３０μm〜７
０μmの厚さまで薄層化されている。したがって、基板
裏面への放熱を増加させることができ、高性能,高信頼
性で且つ小型,軽量な半導体素子を実現することができ
るのである。
【００５２】尚、本実施の形態においては、直径が３イ
ンチの半導体素子基板１１について述べたが、直径が４
インチ以上のＧaＡs半導体素子基板にも適応することが
できるのである。
ンチの半導体素子基板１１について述べたが、直径が４
インチ以上のＧaＡs半導体素子基板にも適応することが
できるのである。
【００５３】＜第２実施の形態＞本実施の形態において
は、研削後に研磨を行って、半導体素子基板の研磨面の
表面凹凸最大高さを１μm以下にする例について、図１
を用いて説明する。
は、研削後に研磨を行って、半導体素子基板の研磨面の
表面凹凸最大高さを１μm以下にする例について、図１
を用いて説明する。
【００５４】半導体素子基板に対する研削工程について
は、上記第１実施の形態の場合と同様である。以下、簡
単に述べると、図１(a)および図１(b)に示すようにし
て、粒径が８μmの切削砥石７を用いて、厚さが６００
μmの半導体素子基板１１を７０μmの厚さまで薄くす
る。その際の所要時間は約１０分であり、この時点での
表面凹凸最大高さは約３μmである。
は、上記第１実施の形態の場合と同様である。以下、簡
単に述べると、図１(a)および図１(b)に示すようにし
て、粒径が８μmの切削砥石７を用いて、厚さが６００
μmの半導体素子基板１１を７０μmの厚さまで薄くす
る。その際の所要時間は約１０分であり、この時点での
表面凹凸最大高さは約３μmである。
【００５５】こうして、研削工程が終了すると、次に研
磨工程に移行する。研磨工程においては、上記研削工程
で用いた真空吸着用座盤１４をそのまま用い、研削に比
較してダメージの少ない水性研磨材を用いて例えば厚さ
３０μmまで研磨する。その場合の研磨材は、粒径が８
μmのＳiＣの粉末であり、水に混合して使用する。研磨
所要時間は５分である。その後、さらに、粒径が０.０
１μmのＡl2Ｏ3の粉末研磨材を水に混合したものを用い
て１０分間研磨するのである。
磨工程に移行する。研磨工程においては、上記研削工程
で用いた真空吸着用座盤１４をそのまま用い、研削に比
較してダメージの少ない水性研磨材を用いて例えば厚さ
３０μmまで研磨する。その場合の研磨材は、粒径が８
μmのＳiＣの粉末であり、水に混合して使用する。研磨
所要時間は５分である。その後、さらに、粒径が０.０
１μmのＡl2Ｏ3の粉末研磨材を水に混合したものを用い
て１０分間研磨するのである。
【００５６】このような研削と研磨とによる二段階薄層
化方法を行うことによって、半導体素子基板１１におけ
る研磨面の表面凹凸最大高さを約０.２μm以下に抑える
ことができ、粒径の大きい研削砥石１７によって研削さ
れた表面の損傷をさらに低減することができる。したが
って、厚さ２０μmまでの薄層化が可能になるのであ
る。
化方法を行うことによって、半導体素子基板１１におけ
る研磨面の表面凹凸最大高さを約０.２μm以下に抑える
ことができ、粒径の大きい研削砥石１７によって研削さ
れた表面の損傷をさらに低減することができる。したが
って、厚さ２０μmまでの薄層化が可能になるのであ
る。
【００５７】こうして、上記研磨工程が終了すると、上
記薄層化された半導体素子基板１１,熱発泡性接着シー
ト１２および支持基板１３を一体化した状態で、真空吸
着用座盤１４から取り外す。そして、上記第１実施の形
態の場合と同様に、半導体素子基板１１の薄層化面を水
で洗浄し、半導体素子基板１１の表面の酸化膜をリン酸
系エッチャントで約１μmの厚さでエッチングすること
によって除去する。以後、Ａuによるバックメタルメッ
キ、１３０℃に加熱しての半導体素子基板１１の剥離、
ダイシングを順次行うのである。
記薄層化された半導体素子基板１１,熱発泡性接着シー
ト１２および支持基板１３を一体化した状態で、真空吸
着用座盤１４から取り外す。そして、上記第１実施の形
態の場合と同様に、半導体素子基板１１の薄層化面を水
で洗浄し、半導体素子基板１１の表面の酸化膜をリン酸
系エッチャントで約１μmの厚さでエッチングすること
によって除去する。以後、Ａuによるバックメタルメッ
キ、１３０℃に加熱しての半導体素子基板１１の剥離、
ダイシングを順次行うのである。
【００５８】一般に、上記研磨工程において、上記ダイ
ヤモンド油性研磨材を使用する場合には、油性潤滑剤を
併用するために研磨面の凹凸の部分に微量のオイルやワ
ックス等の不純物が溜まる。そうすると、化学的に完全
除去が困難であるため、後のバックメタルメッキ工程に
おいて形成されたバックメタルメッキ層の密着性が悪く
なる。
ヤモンド油性研磨材を使用する場合には、油性潤滑剤を
併用するために研磨面の凹凸の部分に微量のオイルやワ
ックス等の不純物が溜まる。そうすると、化学的に完全
除去が困難であるため、後のバックメタルメッキ工程に
おいて形成されたバックメタルメッキ層の密着性が悪く
なる。
【００５９】ところが、本実施の形態における研磨工程
では、ＳiＣ水性研磨材を用いている。このＳiＣ研磨材
は、研磨の過程において、粒径が８μm程度の粒に割れ
て小さくなるという特性がある。したがって、研磨レー
トが徐々に小さくはなるが、粒径が例えば２μmまで変
化するため、半導体素子基板１１の研磨面凹凸を小さく
することに多いに寄与するのである。
では、ＳiＣ水性研磨材を用いている。このＳiＣ研磨材
は、研磨の過程において、粒径が８μm程度の粒に割れ
て小さくなるという特性がある。したがって、研磨レー
トが徐々に小さくはなるが、粒径が例えば２μmまで変
化するため、半導体素子基板１１の研磨面凹凸を小さく
することに多いに寄与するのである。
【００６０】また、本実施の形態における研磨工程で
は、上記半導体素子基板１１,熱発泡性接着シート１２
および支持基板１３を一体化した状態で真空吸着用座盤
１４に真空吸着して固定する方法を採用している。その
ために、従来のごとくワックスで固定する必要がなく、
ワックス洗浄工程が必要がなくなる。したがって、ワッ
クスの残留によるＧaＡs半導体素子基板とＡuメッキ層
との間の密着性が悪くなることもなくなるのである。
は、上記半導体素子基板１１,熱発泡性接着シート１２
および支持基板１３を一体化した状態で真空吸着用座盤
１４に真空吸着して固定する方法を採用している。その
ために、従来のごとくワックスで固定する必要がなく、
ワックス洗浄工程が必要がなくなる。したがって、ワッ
クスの残留によるＧaＡs半導体素子基板とＡuメッキ層
との間の密着性が悪くなることもなくなるのである。
【００６１】図５に、上記従来の技術で述べた半導体素
子基板をワックスで固定する通常薄層化プロセスによる
研削あるいは研磨を経てダイシングに至るプロセス時間
と、上記第２実施の形態の薄層化プロセスによる研削か
ら研磨を経てダイシングに至るプロセス時間とを比較し
たものを示す。図５によれば、約３０時間を用していた
通常薄層化プロセスの時間を、上記第２実施の形態の薄
層化プロセスによれば約３時間の１/１０にまでに短縮
することができ、生産効率を大幅に改善することができ
るのである。
子基板をワックスで固定する通常薄層化プロセスによる
研削あるいは研磨を経てダイシングに至るプロセス時間
と、上記第２実施の形態の薄層化プロセスによる研削か
ら研磨を経てダイシングに至るプロセス時間とを比較し
たものを示す。図５によれば、約３０時間を用していた
通常薄層化プロセスの時間を、上記第２実施の形態の薄
層化プロセスによれば約３時間の１/１０にまでに短縮
することができ、生産効率を大幅に改善することができ
るのである。
【００６２】
【発明の効果】以上より明らかなように、請求項１に係
る発明の半導体素子の製造方法は、半導体素子基板を支
持基板に両面接着シートで接着して一体化し、上記支持
基板と一体化された半導体素子基板に対して水を使用す
る薄層化処理を行う薄層化工程を備えたので、上記両面
接着シートを上記半導体素子基板に対して衝撃緩和層と
して機能させることができる。したがって、上記薄層化
工程に高速研削が適用されたとしても上記半導体素子基
板を割れ難くできる。
る発明の半導体素子の製造方法は、半導体素子基板を支
持基板に両面接着シートで接着して一体化し、上記支持
基板と一体化された半導体素子基板に対して水を使用す
る薄層化処理を行う薄層化工程を備えたので、上記両面
接着シートを上記半導体素子基板に対して衝撃緩和層と
して機能させることができる。したがって、上記薄層化
工程に高速研削が適用されたとしても上記半導体素子基
板を割れ難くできる。
【００６３】さらに、上記薄層化工程においては水を使
用する薄層化処理を行うので、油性潤滑剤や冷却剤等を
使用する必要がない。したがって、洗浄処理を水洗のみ
で簡単にできる。
用する薄層化処理を行うので、油性潤滑剤や冷却剤等を
使用する必要がない。したがって、洗浄処理を水洗のみ
で簡単にできる。
【００６４】また、１実施例の半導体素子の製造方法
は、上記両面接着シートとして、一方の面に熱発泡接着
層あるいは感光接着層が形成された両面接着シートを使
用するので、上記薄層化工程においては、上記熱発泡接
着層または感光接着層を、上記半導体素子基板に対して
クッション緩衝材として作用させることができる。さら
に、上記熱発泡接着層の場合には、加熱によって上記半
導体素子基板を剥がすことができ、上記感光接着層の場
合には、上記感光接着層を感光させることによって上記
半導体素子基板を剥がすことができる。したがって、上
記半導体素子基板の剥離を容易にできる。
は、上記両面接着シートとして、一方の面に熱発泡接着
層あるいは感光接着層が形成された両面接着シートを使
用するので、上記薄層化工程においては、上記熱発泡接
着層または感光接着層を、上記半導体素子基板に対して
クッション緩衝材として作用させることができる。さら
に、上記熱発泡接着層の場合には、加熱によって上記半
導体素子基板を剥がすことができ、上記感光接着層の場
合には、上記感光接着層を感光させることによって上記
半導体素子基板を剥がすことができる。したがって、上
記半導体素子基板の剥離を容易にできる。
【００６５】また、１実施例の半導体素子の製造方法
は、上記両面接着シートにおける上記熱発泡接着層また
は感光接着層の厚さを２０μm以上且つ１００μm以下に
したので、上記衝撃緩和層として最適に機能させること
ができる。
は、上記両面接着シートにおける上記熱発泡接着層また
は感光接着層の厚さを２０μm以上且つ１００μm以下に
したので、上記衝撃緩和層として最適に機能させること
ができる。
【００６６】また、１実施例の半導体素子の製造方法
は、上記薄層化処理を水性研削とし、その際に用いる砥
石の粒径を１μm以上且つ８μm以下としたので、上記半
導体素子基板の切削面の表面凹凸最大高さを３μm以下
にできる。したがって、研削のみでも上記半導体素子基
板へのダメージを少なくでき、上記半導体素子基板を３
０μm以上且つ７０μm以下の厚みまで薄く研削する場合
の割れを防止できる。
は、上記薄層化処理を水性研削とし、その際に用いる砥
石の粒径を１μm以上且つ８μm以下としたので、上記半
導体素子基板の切削面の表面凹凸最大高さを３μm以下
にできる。したがって、研削のみでも上記半導体素子基
板へのダメージを少なくでき、上記半導体素子基板を３
０μm以上且つ７０μm以下の厚みまで薄く研削する場合
の割れを防止できる。
【００６７】また、１実施例の半導体素子の製造方法
は、上記水性研削を行った結果得られる上記半導体素子
基板の研削表面における表面凹凸最大高さを３μm以下
にしたので、研削のみでも半導体素子基板へのダメージ
を少なくできる。したがって、上記半導体素子基板を３
０μm以上且つ７０μm以下の厚みまで薄く研削する場合
の割れを防止できる。
は、上記水性研削を行った結果得られる上記半導体素子
基板の研削表面における表面凹凸最大高さを３μm以下
にしたので、研削のみでも半導体素子基板へのダメージ
を少なくできる。したがって、上記半導体素子基板を３
０μm以上且つ７０μm以下の厚みまで薄く研削する場合
の割れを防止できる。
【００６８】また、１実施例の半導体素子の製造方法
は、上記薄層化処理において、上記水性研削の後に研磨
を行うので、研削と研磨との二段階薄層化によって上記
半導体素子基板の研磨面の表面凹凸最大高さを約０.２
μm以下でき、上記半導体素子基板へのダメージを更に
少なくして厚さ２０μmまでの薄層化を可能にする。
は、上記薄層化処理において、上記水性研削の後に研磨
を行うので、研削と研磨との二段階薄層化によって上記
半導体素子基板の研磨面の表面凹凸最大高さを約０.２
μm以下でき、上記半導体素子基板へのダメージを更に
少なくして厚さ２０μmまでの薄層化を可能にする。
【００６９】さらに、上記研磨の際には水性研磨剤を用
いるので、油性研磨材を用いた場合のオイル除去のため
の鏡面平坦化や洗浄等が不要になる。したがって、半導
体素子製造全体のプロセス時間が従来の約１/１０にま
でに大幅短縮でき、短時間且つ高い歩留まりで厚さ１０
０μm以下に薄層化する量産プロセス構築が容易にな
る。さらに、研磨面に上記オイルによる汚染がないため
に、後に研磨面にメッキ層を形成する場合に、このメッ
キ層が上記半導体素子基板から剥がれることを防止でき
る。
いるので、油性研磨材を用いた場合のオイル除去のため
の鏡面平坦化や洗浄等が不要になる。したがって、半導
体素子製造全体のプロセス時間が従来の約１/１０にま
でに大幅短縮でき、短時間且つ高い歩留まりで厚さ１０
０μm以下に薄層化する量産プロセス構築が容易にな
る。さらに、研磨面に上記オイルによる汚染がないため
に、後に研磨面にメッキ層を形成する場合に、このメッ
キ層が上記半導体素子基板から剥がれることを防止でき
る。
【００７０】また、１実施例の半導体素子の製造方法
は、上記半導体素子基板および両面接着シートと一体化
された上記支持基板を、上記薄層化処理に際して真空吸
着によって台座に固定するので、上記半導体素子基板を
台座にワックスで貼り付ける必要がない。したがって、
上記半導体素子基板を台座にワックスで貼り付ける場合
のように、貼り付けやワックス洗浄の必要がなく量産効
率を大幅に向上できる。
は、上記半導体素子基板および両面接着シートと一体化
された上記支持基板を、上記薄層化処理に際して真空吸
着によって台座に固定するので、上記半導体素子基板を
台座にワックスで貼り付ける必要がない。したがって、
上記半導体素子基板を台座にワックスで貼り付ける場合
のように、貼り付けやワックス洗浄の必要がなく量産効
率を大幅に向上できる。
【００７１】また、１実施例の半導体素子の製造方法
は、上記台座の吸着面における表面凹凸最大高さを１μ
m以内にしたので、高速回転研削に耐えるに十分な上記
支持基板の固定力を得ることができ、上記半導体素子基
板を３０μm以上且つ７０μm以下まで薄く研削すること
ができる。
は、上記台座の吸着面における表面凹凸最大高さを１μ
m以内にしたので、高速回転研削に耐えるに十分な上記
支持基板の固定力を得ることができ、上記半導体素子基
板を３０μm以上且つ７０μm以下まで薄く研削すること
ができる。
【００７２】また、第２の発明の半導体素子は、上記第
１の発明の半導体素子の製造方法における薄層化工程で
得られた厚さ３０μm以上且つ７０μm以下の半導体素子
基板を備えているので、基板裏面への放熱を増加させる
ことができる。したがって、高性能,高信頼性で且つ小
型,軽量な半導体素子を実現することができる。
１の発明の半導体素子の製造方法における薄層化工程で
得られた厚さ３０μm以上且つ７０μm以下の半導体素子
基板を備えているので、基板裏面への放熱を増加させる
ことができる。したがって、高性能,高信頼性で且つ小
型,軽量な半導体素子を実現することができる。
【図１】 この発明の半導体素子の製造方法における半
導体素子基板薄層化の手順を示す図である。
導体素子基板薄層化の手順を示す図である。
【図２】 図１における熱発泡性接着シートの断面構造
を示す図である。
を示す図である。
【図３】 図１における真空吸着用座盤の平面図および
Ａ‐Ａ'矢視断面図である。
Ａ‐Ａ'矢視断面図である。
【図４】 研削されたＧaＡs半導体素子基板の表面凹凸
最大高さと研削砥石の粒径との関係を示す図である。
最大高さと研削砥石の粒径との関係を示す図である。
【図５】 通常薄層化プロセスと第２実施の形態の薄層
化プロセスとのプロセス時間の比較図である。
化プロセスとのプロセス時間の比較図である。
【図６】 従来の半導体素子基板の薄層化の説明図であ
る。
る。
１１…半導体素子基板、
１２…熱発泡性接着シート、
１３…支持基板、
１４…真空吸着用座盤、
１５…真空吸着用穴、
１６…研削装置台、
１７…研削砥石、
１８…冷却水、
１９…バックメタルメッキ層、
２０…ダイシングシート、
２１…ベースフィルム、
２２…熱発泡接着層、
２３…普通粘着層。
Claims (9)
- 【請求項１】 半導体基板上に素子が形成されて成る半
導体素子基板を支持基板に両面接着シートで接着して、
上記半導体素子基板と両面接着シートと支持基板とを一
体化させ、 上記両面接着シートおよび支持基板と一体化された半導
体素子基板に対して水を使用する薄層化処理を行う薄層
化工程を備えたことを特徴とする半導体素子の製造方
法。 - 【請求項２】 請求項１に記載の半導体素子の製造方法
において、 上記両面接着シートとして、一方の面に熱発泡接着層ま
たは感光接着層が形成された両面接着シートを使用する
ことを特徴とする半導体素子の製造方法。 - 【請求項３】 請求項２に記載の半導体素子の製造方法
において、 上記両面接着シートにおける上記熱発泡接着層または感
光接着層の厚さは、２０μm以上且つ１００μm以下であ
ることを特徴とする半導体素子の製造方法。 - 【請求項４】 請求項１に記載の半導体素子の製造方法
において、 上記水を使用する薄層化処理は水を使用する水性研削で
あり、その際に用いる砥石の粒径は１μm以上且つ８μm
以下であることを特徴とする半導体素子の製造方法。 - 【請求項５】 請求項４に記載の半導体素子の製造方法
において、 上記水性研削を行った結果得られる上記半導体素子基板
の研削表面における表面凹凸最大高さは３μm以下であ
ることを特徴とする半導体素子の製造方法。 - 【請求項６】 請求項４に記載の半導体素子の製造方法
において、 上記水を使用する薄層化処理では、上記水性研削の後に
研磨を行うようになっており、 上記研磨の際には、水性研磨剤を用いるようになってい
ることを特徴とする半導体素子の製造方法。 - 【請求項７】 請求項１に記載の半導体素子の製造方法
において、 上記半導体素子基板および両面接着シートと一体化され
た上記支持基板を、上記薄層化処理に際して、真空吸着
によって台座に固定するようになっていることを特徴と
する半導体素子の製造方法。 - 【請求項８】 請求項７に記載の半導体素子の製造方法
において、 上記台座の吸着面における表面凹凸最大高さが１μm以
内であることを特徴とする半導体素子の製造方法。 - 【請求項９】 請求項１乃至請求項８の何れか１つに記
載の半導体素子の製造方法によって作成された半導体素
子であって、 上記半導体素子の製造方法の薄層化工程によって得られ
た厚さ２０μm以上且つ７０μm以下の半導体素子基板を
備えたことを特徴とする半導体素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002055908A JP3911174B2 (ja) | 2002-03-01 | 2002-03-01 | 半導体素子の製造方法および半導体素子 |
| TW092103513A TWI222125B (en) | 2002-03-01 | 2003-02-20 | A thin semiconductor chip and method of manufacturing the same |
| US10/374,100 US6872598B2 (en) | 2002-03-01 | 2003-02-27 | Method of making a thin semiconductor chip |
| CN03107511.8A CN1189926C (zh) | 2002-03-01 | 2003-03-01 | 薄半导体芯片及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002055908A JP3911174B2 (ja) | 2002-03-01 | 2002-03-01 | 半導体素子の製造方法および半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003257907A true JP2003257907A (ja) | 2003-09-12 |
| JP3911174B2 JP3911174B2 (ja) | 2007-05-09 |
Family
ID=27800062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002055908A Expired - Fee Related JP3911174B2 (ja) | 2002-03-01 | 2002-03-01 | 半導体素子の製造方法および半導体素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6872598B2 (ja) |
| JP (1) | JP3911174B2 (ja) |
| CN (1) | CN1189926C (ja) |
| TW (1) | TWI222125B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006054349A (ja) * | 2004-08-12 | 2006-02-23 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| JP2009224511A (ja) * | 2008-03-14 | 2009-10-01 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| WO2009128376A1 (ja) * | 2008-04-18 | 2009-10-22 | Ｎｅｃエンジニアリング株式会社 | 基板貼り合わせ装置 |
| JP2010016125A (ja) * | 2008-07-02 | 2010-01-21 | Tokyo Ohka Kogyo Co Ltd | 剥離装置および剥離方法 |
| JP2012028647A (ja) * | 2010-07-26 | 2012-02-09 | Mitsubishi Chemicals Corp | Ｉｉｉ族窒化物結晶基板の製造方法 |
| CN102496596A (zh) * | 2011-12-27 | 2012-06-13 | 复旦大学 | 晶圆承载结构及其制备方法以及晶圆减薄方法 |
| CN104625940A (zh) * | 2013-11-12 | 2015-05-20 | 昆山科尼电子器材有限公司 | 一种硅片研磨光学抛光系统及其加工工艺 |
| JP2020035918A (ja) * | 2018-08-30 | 2020-03-05 | 株式会社ディスコ | 被加工物の加工方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4381860B2 (ja) * | 2004-03-24 | 2009-12-09 | 日東電工株式会社 | 補強半導体ウエハに固定された補強板の分離方法およびその装置 |
| CN1327535C (zh) * | 2004-08-23 | 2007-07-18 | 云南半导体器件厂 | 吸盘式太阳电池定位移动监测平台控制装置及方法 |
| US7402520B2 (en) * | 2004-11-26 | 2008-07-22 | Applied Materials, Inc. | Edge removal of silicon-on-insulator transfer wafer |
| US20070111480A1 (en) * | 2005-11-16 | 2007-05-17 | Denso Corporation | Wafer product and processing method therefor |
| JP4905934B2 (ja) * | 2005-12-27 | 2012-03-28 | サムコ株式会社 | プラズマ処理方法及びプラズマ装置 |
| TW200743146A (en) * | 2006-05-02 | 2007-11-16 | Touch Micro System Tech | Method of thinning a wafer |
| US7988794B2 (en) * | 2007-02-07 | 2011-08-02 | Infineon Technologies Ag | Semiconductor device and method |
| US7867878B2 (en) * | 2007-09-21 | 2011-01-11 | Infineon Technologies Ag | Stacked semiconductor chips |
| DE102009059303A1 (de) * | 2009-12-23 | 2011-06-30 | United Monolithic Semiconductors GmbH, 89081 | Verfahren zur Herstellung eines elektronischen Bauteils und nach diesem Verfahren hergestelltes elektronisches Bauteil |
| CN101807531A (zh) * | 2010-03-30 | 2010-08-18 | 上海凯虹电子有限公司 | 一种超薄芯片的封装方法以及封装体 |
| CN102543665B (zh) * | 2010-12-07 | 2014-01-01 | 中国科学院微电子研究所 | 砷化镓衬底改进的快速减薄方法 |
| CN102427034B (zh) * | 2011-11-23 | 2013-08-07 | 中国科学院微电子研究所 | 一种对超薄厚度GaAs晶片进行镜面抛光减薄的方法 |
| CN103199172B (zh) * | 2012-01-10 | 2015-10-07 | 展晶科技(深圳)有限公司 | 发光二极管封装结构的制造方法 |
| DE102015118991A1 (de) * | 2015-11-05 | 2017-05-11 | Ev Group E. Thallner Gmbh | Verfahren zur Behandlung von Millimeter- und/oder Mikrometer- und/oder Nanometerstrukturen an einer Oberfläche eines Substrats |
| US10685863B2 (en) * | 2018-04-27 | 2020-06-16 | Semiconductor Components Industries, Llc | Wafer thinning systems and related methods |
| KR20210030074A (ko) * | 2019-09-09 | 2021-03-17 | 삼성전자주식회사 | 진공 척 및 상기 진공 척을 포함하는 기판 처리 장치 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6464771A (en) | 1987-09-01 | 1989-03-10 | Fsk Kk | Method for polishing semiconductor wafer |
| US5162251A (en) | 1991-03-18 | 1992-11-10 | Hughes Danbury Optical Systems, Inc. | Method for making thinned charge-coupled devices |
| JPH06216092A (ja) | 1993-01-14 | 1994-08-05 | Toshiba Corp | 半導体装置の製造方法 |
| US6676492B2 (en) * | 1998-12-15 | 2004-01-13 | Chou H. Li | Chemical mechanical polishing |
| JP3784202B2 (ja) * | 1998-08-26 | 2006-06-07 | リンテック株式会社 | 両面粘着シートおよびその使用方法 |
| JP3768069B2 (ja) * | 2000-05-16 | 2006-04-19 | 信越半導体株式会社 | 半導体ウエーハの薄型化方法 |
-
2002
- 2002-03-01 JP JP2002055908A patent/JP3911174B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-20 TW TW092103513A patent/TWI222125B/zh not_active IP Right Cessation
- 2003-02-27 US US10/374,100 patent/US6872598B2/en not_active Expired - Fee Related
- 2003-03-01 CN CN03107511.8A patent/CN1189926C/zh not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006054349A (ja) * | 2004-08-12 | 2006-02-23 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| JP4670276B2 (ja) * | 2004-08-12 | 2011-04-13 | 富士電機システムズ株式会社 | 半導体装置の製造方法 |
| JP2009224511A (ja) * | 2008-03-14 | 2009-10-01 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| WO2009128376A1 (ja) * | 2008-04-18 | 2009-10-22 | Ｎｅｃエンジニアリング株式会社 | 基板貼り合わせ装置 |
| JP2009260114A (ja) * | 2008-04-18 | 2009-11-05 | Nec Engineering Ltd | 基板貼り合わせ装置 |
| TWI466224B (zh) * | 2008-04-18 | 2014-12-21 | Nec Engineering Ltd | 基板貼合裝置 |
| JP2010016125A (ja) * | 2008-07-02 | 2010-01-21 | Tokyo Ohka Kogyo Co Ltd | 剥離装置および剥離方法 |
| JP2012028647A (ja) * | 2010-07-26 | 2012-02-09 | Mitsubishi Chemicals Corp | Ｉｉｉ族窒化物結晶基板の製造方法 |
| CN102496596A (zh) * | 2011-12-27 | 2012-06-13 | 复旦大学 | 晶圆承载结构及其制备方法以及晶圆减薄方法 |
| CN102496596B (zh) * | 2011-12-27 | 2015-01-14 | 复旦大学 | 晶圆承载结构及其制备方法以及晶圆减薄方法 |
| CN104625940A (zh) * | 2013-11-12 | 2015-05-20 | 昆山科尼电子器材有限公司 | 一种硅片研磨光学抛光系统及其加工工艺 |
| JP2020035918A (ja) * | 2018-08-30 | 2020-03-05 | 株式会社ディスコ | 被加工物の加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6872598B2 (en) | 2005-03-29 |
| US20030173590A1 (en) | 2003-09-18 |
| TWI222125B (en) | 2004-10-11 |
| JP3911174B2 (ja) | 2007-05-09 |
| CN1189926C (zh) | 2005-02-16 |
| CN1442889A (zh) | 2003-09-17 |
| TW200308004A (en) | 2003-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003257907A (ja) | 半導体素子の製造方法および半導体素子 | |
| US7951718B2 (en) | Edge removal of silicon-on-insulator transfer wafer | |
| KR100755999B1 (ko) | 반도체 웨이퍼의 박형화 방법 및 박형 반도체 웨이퍼 | |
| US9064686B2 (en) | Method and apparatus for temporary bonding of ultra thin wafers | |
| KR102466056B1 (ko) | 반도체 장치의 제조 방법 및 반도체 제조 장치 | |
| KR102541126B1 (ko) | 정전 흡착 척, 그 제조 방법 및 반도체 장치의 제조 방법 | |
| JP3502036B2 (ja) | 半導体素子の製造方法および半導体素子 | |
| KR20170020242A (ko) | 웨이퍼의 가공 방법 및 전자 디바이스 | |
| JP6854895B2 (ja) | 高熱伝導性のデバイス基板およびその製造方法 | |
| TWI767022B (zh) | 基板處理方法及基板處理系統 | |
| CN100385630C (zh) | 半导体晶片的制造方法 | |
| JP2006303180A (ja) | 基板の固定方法 | |
| JP3904943B2 (ja) | サファイアウエハーの加工方法及び電子装置の製造方法 | |
| JPH10229115A (ja) | ウェハ用真空チャック | |
| JP6327519B2 (ja) | 炭化珪素単結晶基板の加工方法、及び治具付き炭化珪素単結晶基板 | |
| JP5869280B2 (ja) | 半導体装置の製造方法 | |
| WO2002009165A1 (fr) | Procede de polissage d'une plaquette | |
| JP2004022838A (ja) | 貼り合わせｓｏｉ基板およびその製造方法 | |
| Haimoto et al. | Wafer Handling and Thinning Processes | |
| JP4202703B2 (ja) | 研磨装置 | |
| JP2004119810A (ja) | 気相工程用トレー | |
| CN110931427A (zh) | 用于制造半导体器件的方法 | |
| JP2002254267A (ja) | 真空吸着加工用補助板 | |
| JP2013110219A (ja) | サファイア基板の製造方法およびサファイア基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070126 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140202 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |