JP6854895B2 - 高熱伝導性のデバイス基板およびその製造方法 - Google Patents

高熱伝導性のデバイス基板およびその製造方法 Download PDF

Info

Publication number
JP6854895B2
JP6854895B2 JP2019529733A JP2019529733A JP6854895B2 JP 6854895 B2 JP6854895 B2 JP 6854895B2 JP 2019529733 A JP2019529733 A JP 2019529733A JP 2019529733 A JP2019529733 A JP 2019529733A JP 6854895 B2 JP6854895 B2 JP 6854895B2
Authority
JP
Japan
Prior art keywords
substrate
adhesive
layer
transfer
box layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019529733A
Other languages
English (en)
Other versions
JPWO2019013212A1 (ja
Inventor
芳宏 久保田
芳宏 久保田
小西　繁
繁 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of JPWO2019013212A1 publication Critical patent/JPWO2019013212A1/ja
Application granted granted Critical
Publication of JP6854895B2 publication Critical patent/JP6854895B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Description

本発明は、高熱伝導性のデバイス基板およびその製造方法に関し、より詳しくは、高熱伝導性で且つ電気絶縁体の転写基板であって、例えばＡｌＮ、Ｓｉ３Ｎ４、Ａｌ２Ｏ３等のうちの１種以上から成るセラミックス又は単結晶である転写基板の表面に半導体デバイス層が形成された、放熱性が高く且つ高周波における損失の小さいデバイス基板およびその製造方法に関する。
近年、シリコン系半導体デバイスでは、デザインルールの微細化に伴い、益々その性能が向上している。しかしながら個々のトランジスタや、トランジスタ間を接続する金属配線からの放熱が問題となっている。この問題に対応するために、デバイスの作製後にシリコンの裏面を百〜数百μｍ程度まで薄化し、ファン或いは金属板をチップ上に取り付けて放熱を促すものや、水冷チューブをめぐらせて冷却するものも出現している。
しかし、シリコンを薄化しても、デバイスが作られる領域は表面から数μｍ程度であり、これ以外の領域は熱溜まりとして作用するので、放熱の観点からは効率がよいとはいえない。また近年、高性能プロセッサーや高周波デバイスなどに多用される、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板は通常、シリコンのベース基板とシリコンのデバイス層の間に薄膜のＳｉＯ２絶縁層を介する構造であるが、このＳｉＯ２の熱伝導率は１．３８Ｗ／ｍ・Ｋと極めて低い為、薄膜であってもこのＳｉＯ２絶縁層が断熱材となり、デバイスの放熱抵抗が増大し、発熱の大きいデバイスでは大きな問題となっている。一方、ベース基板のシリコンはその誘電特性から高周波領域での損失が大きく、一定以上の高周波領域での使用に最早、限界が出始めている。
他方、ベース基板がサファイヤのＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）基板は電気絶縁性及び高周波特性が良好な為、高周波領域での損失が小さく高周波デバイス基板として注目されている。しかし反面、ＳＯＩ基板のシリコンに比べサファイヤの熱伝導度が約１／３の為、発熱が多い高密度デバイスや高パワーデバイスの基板には不向きである。又、サファイヤ基板は１５０ｍｍ、２００ｍｍ或いは３００ｍｍの大きい口径のサファイヤ基板はコストが高い事が大きな欠点となっている。
そこで、基板として、セラミックス焼結体は比較的安価で高特性が得られることから、例えば特許文献１および特許文献２には、セラミックス焼結体の基板に直接、単結晶シリコン膜を形成した基板が記載されている。これらセラミックス焼結体は窒化アルミニウムや窒化珪素の粉体を焼結助剤で固めたものである。この為、セラミックス焼結体には不純物として、粉体中に含まれる鉄（Ｆｅ）やアルミニウム（Ａｌ）などの金属や、アルミナなどの焼結助剤が含まれている。
これら不純物がデバイス製造プロセス中に拡散することを防ぐため、特許文献１および特許文献２では、拡散防止層などを設けることが記載されている。しかしながら、デバイス製造プロセス中の温度が例えば、６００℃以上となるような製膜工程を経る場合、金属不純物が拡散し、デバイス特性への影響および製造装置に汚染の懸念がある。
また、デバイスが作られた基板と透明支持基板とを接合する技術としては、例えば特許文献３において、裏面照射型ＣＭＯＳウェハについて、ＳＯＩデバイスウェハと透明支持基板とを接着剤を介して接合し、ＳＯＩ裏面を薄化する技術が開示されている。この接合方法では、デバイス層の表面側と透明基板とを接合している。すなわち元のＳＯＩウェハに形成したデバイス層を反転させて接合している。この場合、デバイス層を転写後に、電気的接続をとるための配線加工が必要となるという問題がある。
また、非特許文献１では、極薄のデバイスウェハを積層化する際にウェハの厚さは、デバイス層を除き約１０μｍまで薄くする検討がなされており、研削とＣＭＰにより薄化することが想定されている。しかし、高周波領域での損失をより低減するには、埋め込み酸化膜層（Ｂｏｘ層）より下方のＳｉウェハ部分を完全除去することが望ましいが、加工痕が残存する研削やＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；化学機械研磨）による薄化では好ましくない。
国際公開第２０１３／０９４６６５号 特開２０１６−７２４５０号公報 特開２００５−２８５９８８号公報
北田他、「３次元ＬＳＩ集積化技術」、ＦＵＪＩＴＳＵ.６２（５）、ｐ.６０１−６０７（２０１１）
本発明は、上記事情に鑑みなされたもので、金属不純物の拡散が生じる高温プロセスを必要とせず、放熱性に優れ、且つ高周波に対する損失が小さく、さらに、薄化デバイスウェハを得る時、支持基板からの剥がれが発生しない高熱伝導性のデバイス基板およびその製造方法を提供することを目的とする。
本発明は、その一態様として、デバイス基板であって、少なくともＳｉＯ２より高い熱伝導率を有し且つ電気絶縁体であるＢｏｘ層（埋め込み酸化膜層）と、前記薄膜Ｂｏｘ層の一方の面に形成されたＳｉデバイス層と、前記Ｂｏｘ層の反対面に、耐熱温度が１５０℃以上である接着剤を介して形成された少なくともＳｉＯ２より高い熱伝導率を有し且つ電気絶縁体である基板とを備えるものである。
前記Ｂｏｘ層は、ＡｌＮ、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、及びダイヤモンドからなる群から選ばれるいずれか１種またはこれらの組み合わせであってもよい。
前記基板は、ＡｌＮ、Ｓｉ３Ｎ４、及びＡｌ２Ｏ３からなる群から選ばれるいずれか１種またはこれらの組み合わせから成るセラミックス又は単結晶であってもよい。
本発明のデバイス基板は、前記Ｂｏｘ層と前記基板との間に、ＳｉＯ２、Ｓｉ３Ｎ４、及びオキシナイトライド（ＳｉＯｘＮｙ）からなる群から選ばれるいずれか１種またはこれらの組み合わせから成る層を更に備えてもよい。
前記接着剤は熱硬化性エポキシ変性シリコーンが好ましい。
前記接着剤の厚さは０．１〜５μｍ以下が好ましい。
本発明は、その一態様として、デバイス基板の製造方法であって、Ｓｉベース基板と、前記Ｓｉベース基板上に形成したＢｏｘ層と、前記Ｂｏｘ層上に形成したＳｉデバイス層とを備えるＳＯＩデバイス基板を、支持基板上に、前記ＳＯＩデバイス基板の前記Ｓｉデバイス層側を、仮接合用接着剤で仮接合する仮接合工程と、前記仮接合した前記ＳＯＩデバイス基板の前記Ｓｉベース基板を、研削、研磨、及びエッチングからなる群から選ばれるいずれか１種またはこれらの組み合わせで、前記Ｂｏｘ層が露出するまで除去して薄化デバイスウェハを得るＳｉベース基板除去工程と、前記薄化デバイスウェハの前記Ｂｏｘ層側と転写基板とを、耐熱温度が１５０℃以上である転写用接着剤で、加熱、加圧することにより転写接合する転写接合工程と、前記支持基板を前記Ｓｉデバイス層から剥離する剥離工程とを含むものである。
本発明のデバイス基板の製造方法は、前記剥離工程後にＳｉデバイス層の表面に残存する仮接合用接着剤を除去する接着剤除去工程をさらに含んでもよい。また、前記Ｓｉベース基板除去工程は、前記Ｓｉベース基板を薄化する薄化工程と、前記Ｓｉベース基板の外周部を、前記Ｂｏｘ層、前記Ｓｉデバイス層および前記仮接合用接着剤の外周部とともにトリミングするエッジトリミング工程と、これら工程によって残ったＳｉベース基板を酸等によるエッチングで除去するエッチング工程とを更に含んでもよい。
前記仮接合用接着剤として耐酸性に優れたシリコーン樹脂を用いることが好ましい。
前記Ｂｏｘ層は、ＡｌＮ、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、及びダイヤモンドからなる群から選ばれるいずれか１種またはこれらの組み合わせが好ましい。
本発明のデバイス基板の製造方法は、前記Ｂｏｘ層の前記転写基板との接合面及び／又は前記転写基板の前記Ｂｏｘ層との接合面に、極薄のＳｉＯ２、Ｓｉ３Ｎ４、及びオキシナイトライド（ＳｉＯｘＮｙ）からなる群から選ばれるいずれか１種またはこれらの組み合わせから成る層を形成する工程を更に含むことが好ましい。
前記転写基板は、ＡｌＮ、Ｓｉ３Ｎ４、及びＡｌ２Ｏ３からなる群から選ばれるいずれか１種またはこれらの組み合わせから成るセラミックス又は単結晶が好ましい。
本発明によれば、デバイス基板は、少なくともＳｉＯ２より高い熱伝導率を有し且つ電気絶縁体であるＢｏｘ層の一方の面にＳｉデバイス層を形成し、その反対側の面に耐熱温度が１５０℃以上である転写用接着剤を介して少なくともＳｉＯ２より高い熱伝導率を有し且つ電気絶縁体である転写基板を転写接合することによって、金属不純物の拡散が生じる高温プロセスを必要とせず、放熱性に優れ、且つ高周波に対する損失が小さく、さらに、薄化デバイスウェハを得る時、支持基板からの剥がれが発生しない高熱伝導性のデバイス基板を得ることができる。
本発明に係るデバイス基板の製造方法の一実施の形態を示すフロー図である。
以下、本発明に係るデバイス基板及びその製造方法の一実施形態について説明するが、本発明の範囲は、この形態に限定されるものではない。本実施の形態のデバイス基板の製造方法は、ＳＯＩデバイス基板を支持基板に仮接合用接着剤で仮接合する仮接合工程と、この仮接合したＳＯＩデバイス基板からＳｉベース基板を除去するＳｉベース基板除去工程と、Ｓｉベース基板を除去した部分に、転写基板を転写用接着剤で転写接合する転写接合工程と、支持基板を剥離する剥離工程と、残存する仮接合用接着剤を除去する接着剤除去工程とから主に構成されている。各構成物、及び各工程について添付図面の図１を参照して、詳細に説明する。
１．仮接合工程
仮接合工程について説明する。デバイスを形成したＳＯＩデバイス基板１０と支持基板２０とを仮接合用接着剤３１を用いて接合する（図１（ａ））。ＳＯＩデバイス基板１０は、Ｓｉベース基板１１と、Ｓｉベース基板１１上に形成したＢｏｘ層（埋め込み酸化膜層）１２と、Ｂｏｘ層１２上に形成したＳｉデバイス層１３とからなる。
ＳＯＩデバイス基板１０は、高性能プロセッサーや高周波デバイスなどに一般的に使用されるＳＯＩデバイス基板と同様の構成および材料のものを用いることができる。Ｓｉベース基板１１の厚さは、２００μｍ以上が好ましく、３００μｍ以上がより好ましい。Ｓｉベース基板１１の厚さを２００μｍ以上とすることで、ウエハーの撓みを生じず搬送することができる。厚さの上限は特に限定されないが、後述する切削、研磨、エッチング等を容易にするため、１０００μｍ以下にすることが好ましい。
Ｂｏｘ層１２は、少なくともＳｉＯ２より高い熱伝導率を有し且つ電気絶縁体である。具体的には、熱伝導率は１．５Ｗ／ｍ・Ｋより高いことが好ましく、１０Ｗ／ｍ・Ｋ以上がより好ましく、１００Ｗ／ｍ・Ｋ以上がさらに好ましい。このような材料として、ＡｌＮ、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ダイヤモンド等がある。
Ｂｏｘ層１２の厚さは、５０〜１００００ｎｍの範囲が好ましく、５００ｎｍ以下の範囲がより好ましい。厚さが５０ｎｍ以上であることにより、Ｓｉベース基板の影響を受けにくくし、Ｓｉベース基板の除去時にデバイス層まで影響を及ぼさず加工する事ができる。厚さが１００００ｎｍを以下であることにより、接合応力が小さくなり、反りにくくなる。
Ｓｉデバイス層１３は、厚さは通常４〜１０μｍであるが、設置する配線数により、適宜変更可能である。厚さが４μｍ以上であることにより多層配線にすることができ、１０μｍ以下であることにより必要な配線数を確保できる。Ｓｉデバイス層１３の厚さは、４〜８μｍの範囲がより好ましい。また、Ｓｉデバイス層１３の表面には半田バンプが形成されていてもよい。
支持基板２０は、使用する仮接合用接着剤３１の硬化方法にもよるが、Ｓｉと同程度の線膨張係数の基板を用いることが望ましい。具体的には、線膨張係数は５.０×１０−６／℃以下が好ましい。線膨張係数が５.０×１０−６／℃より大きいと、仮接合する際に熱がかかる場合、Ｓｉデバイス層１３のシリコンとの熱膨張係数の差が大きいため、基板全体が反ったりするおそれがある。このような材料としては、Ｓｉウェハ、テンパックス、ＥＡＧＬＥ−ＸＧなどを用いる事が出来る。
仮接合用接着剤３１は、接着させた２層が剥離可能な接着剤であれば特に限定されないが、例えば、アクリルや、シリコーン、エポキシ、ホットメルト等の接着剤を用いることができる。仮接合用接着剤３１としては、具体的には、３Ｍ社製のＷＳＳ（ＵＶ硬化アクリル系接着剤）や信越化学社製のＴＡ１０７０Ｔ／ＴＡ２５７０Ｖ３／ＴＡ４０７０など熱硬化性変性シリコーンを主成分とする接着剤を用いることができる。特に、裏面エッチング時の酸／アルカリ耐性が優れた後者の熱硬化性変性シリコーンを主成分とする接着剤を仮接合用接着剤として用いる事が特に好ましい。酸耐性に優れた接着剤としては、その他に、フッ素系樹脂などもある。
また、接着させた２層の剥離を容易にできるように、支持基板２０上に異なる仮接合用接着剤３１の複数の層を形成してもよい。仮接合用接着剤３１の厚さは、特に限定されないが、１０〜２００μｍの範囲が好ましい。
２．Ｓｉベース基板除去工程
Ｓｉベース基板除去工程について説明する。Ｓｉベース基板除去工程は、Ｓｉベース基板１１を薄化する薄化工程と、支持基板２０に仮接合したＳＯＩデバイス基板１０及び仮接合用接着剤３１の外周部をトリミングするエッジトリミング工程と、これら工程によって残ったＳｉベース基板１１をエッチングで除去するエッチング工程とを更に含むことが好ましい。
Ｓｉベース基板除去工程の薄化工程について説明する。仮接合工程の後、ＳＯＩデバイス基板１０のＳｉベース基板１１を薄くする（図１（ｂ））。薄化の方法としては、研削、研磨、エッチング等があるが、必要に応じて適宜変更してもよい。スループットの観点から研削によって薄化することが好ましく、例えば、＃６００〜＃２０００の砥石を組み合わせて加工することにより薄化することが更に好ましい。また、必要に応じて研削後に、例えばＣＭＰやドライポリッシュなどを行い平滑化してもよい。
加工歪みをＳｉデバイス層１３まで及ぼさないように、Ｓｉベース基板１１を１０〜１００μｍ残すことが好ましく、残す厚さは、２０μｍ以上、５０μｍ以下がより好ましい。薄化したＳｉベース基板１１ａが１０μｍ以上であることにより、加工歪みがＳｉデバイス層１３に及びにくくなり、また、１００μｍ以下であることにより、その後のエッチングによって、薄化したＳｉベース基板１１ａを除去するエッチング時間を短くできる。
次に、Ｓｉベース基板除去工程のエッジトリミング工程について説明する。Ｓｉベース基板１１を薄化工程にて十分に薄化した後、エッジトリミングを行う（図１（ｃ））。ＳＯＩデバイス基板１０の外周部においては、その面内中央部に比べ仮接合用接着剤３１の層が厚くなる傾向がある。そこで、仮接合用接着剤３１の厚さが均一な部分を残すべく、ＳＯＩデバイス基板１０及び仮接合用接着剤３１の外周部を除去する。エッジトリミング量は、仮接合用接着剤３１の残渣を十分に除去でき、且つ、デバイス部分の面積を減らさないように、適宜決定することができる。具体的には、ＳＯＩデバイス基板１０の縁（エッジ）から面内中央部に向かって２〜５ｍｍの部分までを、仮接合用接着剤３１とともに除去する。なお、支持基板２０には仮接合用接着剤３１が塗布されていないため、エッジトリミングを行わなくてよい。
エッジトリミングの方法としては、グラインダーによる研削、研磨フイルムを用いたテープ研磨等がある。好ましくはテープ研磨である。グラインダーによる研削を行うと、仮接合用接着剤３１に変性シリコーンを用いる場合、樹脂が柔らかいため砥石が目詰まりを起こし、焼きつきや基板の剥がれが発生する。一方でテープ研磨にてエッジトリミングを実施することにより、支持基板２０からＳｉデバイス層１３の剥がれや割れ等が生じず良好なトリミングが可能となる。
次に、Ｓｉベース基板除去工程のエッチング工程について説明する。エッジトリミング工程に続いて、残ったＳｉベース基板１１ｂを完全除去するためのエッチングを行い、薄化デバイスウェハ１０ａを得る（図１（ｄ））。エッチングは酸またはアルカリによって実施可能であるが、エッチング速度の観点によると、酸によるエッチングが好ましい。ＫＯＨやＮＨ４ＯＨのアルカリによるエッチングでは２０μｍのＳｉベース基板１１ｂをエッチングするのに７０℃で１時間以上かかるのに対し、酸によるエッチングでは室温において数分でエッチングすることが可能だからである。用いる酸としては、ＨＦ、ＨＮＯ３、ＣＨ３ＣＯＯＨ、Ｈ２ＳＯ４、Ｈ３ＰＯ４などの強酸を任意に選択・混合した酸がより好ましい。なお、Ｓｉベース基板１１ｂを完全除去するに際し、従来用いられている研削やＣＭＰによる薄化は、加工痕が残存するため好ましくない。また、酸によるエッチングでは、エッチングレートの速さの点で、ウェットエッチングがさらに好ましい。このようにＳｉベース基板１１ｂを完全除去することにより、高周波領域での損失をより低減することができる。
さらに、エッチングは浸漬や片面のスピンエッチングによって実施されるが、支持基板２０のエッチングを抑制する観点で、片面のスピンエッチングが好ましい。ＳＯＩデバイス基板１０の外周部ではエッジトリミングを行ったことにより仮接合用接着剤３１ａの層が露出されている。使用する仮接合用接着剤３１が酸に対する耐性が無い場合、仮接合用接着剤３１がＳＯＩデバイス基板１０の外周部からエッチング液で侵食されることによりＳｉデバイス層１３の外周部分から皺が入り剥がれが発生する。例えば、酸に対する耐性がない３Ｍ社製のＷＳＳ（ＵＶ硬化アクリル系接着剤）を仮接合用接着剤３１として用いた場合、酸による浸食があり、ＳＯＩデバイス基板１０の外周部から剥がれが発生し、本発明への使用には適さない。これに対し、酸に対する耐性がある変性シリコーン系の接着剤を仮接合用接着剤３１として用いた場合には剥がれは生じず、高熱伝導で且つ電気絶縁体の薄膜Ｂｏｘ層１２が露出するまでエッチングすることが可能である。この工程で得られるＳｉベース基板１１ｂが完全に除去された基板を薄化デバイスウェハ１０ａという。
３．転写接合工程
転写接合工程について説明する。電気絶縁体である転写基板４０側に転写用接着剤３２を塗布し（図１（ｅ））、薄化デバイスウェハ１０ａと接合する（図１（ｆ））。
転写基板４０は、２００〜３００ｍｍφのウェハサイズが得られるものが好ましい。また、サファイヤ、アルミナ、ＡｌＮ焼結体、Ｓｉ３Ｎ４焼結体、ダイヤモンドなどを用いることが好ましい。これらは、ＳｉＯ２よりも高い熱伝導率を有し且つ電気絶縁体であり、さらに、一般的には高価な単結晶よりも、コストの点から好適だからである。具体的には、熱伝導率は１．５Ｗ／ｍ・Ｋより高いことが好ましく、１０Ｗ／ｍ・Ｋ以上がより好ましく、１００Ｗ／ｍ・Ｋ以上がさらに好ましい。
転写用接着剤３２は、Ｓｉデバイス層１３形成後のプロセス温度から１５０℃に耐性があり、好ましくは２５０℃の温度に耐性があり、より好ましくは３００℃の温度に耐性があり、且つ転写接合時にＳｉデバイス層１３への応力を小さくするため、シリコーン樹脂、エポキシ変性ゴム、エポキシ変性シリコーンなどを用いることが好ましい。特にエポキシ変性シリコーンは接着剤は強度も強く、硬化時の熱応力が小さく、又、薄く形成することができ、且つ接着力を保持する点から最も好ましい。具体的には、信越化学社製のＴＡ１０７０Ｔ、ＴＡ２５７０Ｖ３、ＴＡ４０７０などの熱硬化性変性シリコーンが好ましい。
転写用接着剤３２の層の厚さは、０．１〜５μｍが好ましい。より好ましくは０．１μｍ以上、２μｍ以下である。更に好ましくは、０．１μｍ以上、１μｍ以下である。転写用接着剤３２の層の厚さが５μｍを超えると、放熱性は転写用接着剤３２無しの場合に比べ１／２以下になるため、熱伝導度を高めるために５μｍ以下で設けることが好ましい。また０．１μｍ以上であることによって十分な接合強度を維持し、面内均一に塗布し接合しやすくなる。
また、転写用接着剤３２の熱伝導率は１Ｗ／ｍ・Ｋ程度と小さいため、熱伝導率の高い基板を作製するためには、なるべく薄く且つ均一に転写用接着剤３２の層を形成することが好ましい。
なお、転写基板４０とＢｏｘ層１２ａとの接合面には、転写用接着剤３２を塗布する前に、ＳｉＯ２、Ｓｉ３Ｎ４、オキシナイトライド（ＳｉＯｘＮｙ）からなる群から選ばれるいずれか１種またはこれらの組み合わせから成る薄膜を形成してもよい。このような薄膜を形成することで、表面粗さや濡れ性を改善し、接合力を向上することができる。この薄膜の厚さは、０．０５〜１０μｍの範囲が好ましい。製膜法は、特に限定されないが、例えば、プラズマ製膜法や化学的気相成長法、物理的気相成長法等が好ましい。この薄膜は、転写基板４０上に形成することに代えて又は加えて、薄化デバイスウェア１０ａのＢｏｘ層１２ａ表面に形成してもよい。
図１（ｅ）に示すように、薄化デバイスウェハ１０ａの表面には、Ｂｏｘ層１２ａが露出している。Ｂｏｘ層１２ａは、通常、５０〜１０００ｎｍであるが、Ｓｉベース基板１１ｂが完全に除去されると、Ｓｉデバイス層１３のパターン配線による局所的な応力によりＢｏｘ層１２ａが局所的に変形し、配線パターンに対応して高さ１〜１０ｎｍの段差が発生する。こうした段差があると、直接接合やプラズマ接合では転写基板４０と接合することができない。そこで、段差のある面を転写基板４０に接合すべく、転写用接着剤３２を介して接合を行う。
転写用接着剤３２を塗布すると、溶媒除去のため及び接合時の加温による脱ガスを防ぐために１００〜２００℃でベーキング及びハーフキュアをすることが好ましい。好ましくは１２０℃以上、１８０℃以下である。
このとき、Ｂｏｘ層１２ａ側に転写用接着剤３２を塗布してベーキングすると、仮接合用接着剤３１ａの成分が変形しラメラ状の凹凸やボイドが発生する場合がある。したがって、転写用接着剤３２は転写基板４０側に塗布することが好ましい。
転写用接着剤３２を塗布する方法としては、ダイコート、スリットコート、デイップコート、スピンコート等の方法を用いることができるが、接合面側にのみ均一に塗布できる点でスピンコートが好ましい。
図１（ｆ）に示すように、Ｂｏｘ層１２ａと転写用接着剤３２を塗布した転写基板４０とを接合する。例えば接合前の加温に続いて、薄化デバイスウェハ１０ａと転写用接着剤３２を塗布した転写基板４０とを接合面を対向させ荷重をかけ接触させる。その荷重を保持しつつ加温し、転写用接着剤３２をフルキュアすることによって接合させる。印加する荷重の上限は、例えば２０ｋｇｆ／ｃｍ２未満、好ましくは１０ｋｇｆ／ｃｍ２以下、より好ましくは５ｋｇｆ／ｃｍ２以下である。２０ｋｇｆ／ｃｍ２未満であることにより、Ｓｉデバイス層１３、特に半田バンプの変形が生じない荷重で接合できる。また、１ｋｇｆ／ｃｍ２以上の荷重をかけることが好ましい。１ｋｇｆ／ｃｍ２以上であることによって、転写基板４０自体が有する５〜５０μｍの反りを矯正しつつ重ね合わせられる。なお、基板の反りは、薄化デバイスウェハ１０ａ及び転写基板４０の双方が有しうるが、接合時に荷重を印加することでこの反りを矯正することができる。
接合時に加温する温度は、転写用接着剤３２の耐熱温度及び半田バンプの融点を超えない範囲で出来るだけ高い方が好ましい。特に、接合時に加温する温度は、使用する転写用接着剤３２の耐熱温度及び半田バンプの融点のうち温度が低い方の温度よりも１５〜５０℃低いことがより好ましく、２０〜４０℃低いことが更に好ましい。例えば半田バンプの融点が２５０℃の場合、好ましくは２００〜２４５℃、より好ましくは２２０〜２４０℃の温度範囲に昇温する。
接合時に加温する温度範囲を保持する時間は、短い方がスループットの面で好ましい。保持時間は、１〜６０分、好ましくは２〜３０分、より好ましくは５〜１０分である。
転写接合は大気または真空いずれの雰囲気においても実施可能であるが、１Ｅ−１〜１Ｅ−５Ｔｏｒｒ、好ましくは１Ｅ−２〜１Ｅ−４Ｔｏｒｒの真空下で接合を行うことが好ましい。１Ｅ−５Ｔｏｒｒ以上であることにより、接合界面の気泡が残存しないように転写接合できる。
転写接合工程は、Ｓｉデバイス層１３ａを反転しないで転写する方法であるため、Ｓｉデバイス層１３ａに半田バンプまで形成した状態で転写することが可能であり、転写後に電気配線形成等の能動部を形成するプロセスは不要となる。
４．剥離工程
剥離工程について説明する。仮接合していた支持基板２０を剥離する（図１（ｇ））。剥離工程は通常、物理的（機械的手段を含む）、又は化学的な手段を単独又は組み合わせて行うことができる。例えば、支持基板２０は、機械的な力、例えば接合面の一端に楔を挿入する事で支持基板２０を外し、剥離が容易に行える。また、化学的な手段としては、例えば、溶媒による膨潤、溶解などを利用することができる。また、光化学的な手段として光硬化などを利用することができる。
５．接着剤除去工程
接着剤除去工程について説明する（図１（ｈ））。必要に応じて、Ｓｉデバイス層１３ａの表面に残った仮接合用接着剤３１ａの残渣を洗浄する、接着剤除去工程を行うことができる。仮接合用接着剤３１は有機溶媒、例えばｐ−メンタンにより膨潤するため、Ｓｉデバイス層１３ａをｐ−メンタンに浸漬させることで容易に仮接合用接着剤３１ａの残渣を除去することができる。浸漬する時間は１〜１０分、好ましくは３〜５分である。
以上、説明する本実施の形態のデバイス基板の製造方法により、Ｓｉデバイス層１３ａと、Ｂｏｘ層１２ａと、転写用接着剤３２を介して、転写基板４０が積層されたデバイス基板１を得ることができる。上述してきたように本実施の形態のデバイス基板の製造方法では金属不純物の拡散が生じる高温プロセスを必要としない。また、Ｂｏｘ層１２ａおよび転写基板４０は、高熱伝導で且つ電気絶縁体であることから、放熱性に優れ、且つ高周波に対する損失が小さい。さらに、薄化デバイスウェハ１０ａを得る際に、上述したようにＳＯＩデバイス基板１０のＳｉベース基板１１を除去するために適した所定の条件で実施したことから、支持基板２０からの剥がれが発生することもない。
以下に実施例および比較例を挙げて、本発明をより具体的に説明するが、本発明はこれに限定されるものではない。
［実施例１］
デバイスを形成したＳＯＩデバイス基板として、外形３００ｍｍφ、厚さ４μｍのＳｉデバイス層と、ＡｌＮを用いた厚さ２５０ｎｍの薄膜Ｂｏｘ層と、厚さ７２５μｍのＳｉベース基板からなるウェハを用いた。デバイス最表面には、直径８０μｍの半田バンプを、最小ピッチ１５０μｍで形成した。
このＳＯＩデバイス基板のＳｉデバイス層が設けられた面に仮接合用接着剤として信越化学社製のシリコーン樹脂の接着剤、ＴＡ１０７０Ｔ／ＴＡ２５７０Ｖ３／ＴＡ４０７０をスピンコートにより積層塗布した。すなわち、まずデバイス保護層としてＴＡ１０７０Ｔを１０μｍ、加工後に支持基板の剥離面となる層としてＴＡ２５７０Ｖ３を１０μｍ、支持基板との接着層としてＴＡ４０７０を１００μｍ積層した。支持基板としてＳｉウェハを用い、仮接合用接着剤と支持基板とをＥＶ Ｇｒｏｕｐ社製の半自動ウェハボンダＥＶＧ５２０ＩＳを用い、１０−４Ｔｏｒｒの真空下、１ｋｇｆ／ｃｍ２の荷重をかけ１４０℃で保持し接合し、その後１９０℃で２時間オーブンで処理し仮接合用接着剤を硬化させた。
次に東京精密社製のポリッシュ・グラインダＰＧ３００を用い、♯２０００の砥石で、ＳＯＩデバイス基板の裏面に位置するＳｉベース基板を厚さ４０μｍまで薄化した。研削後の表面にはソーマークは観察されるものの、ウェハの剥がれや割れ、エッジチップは見られなかった。
続いて、ＭＩＰＯＸ社製のウェハエッジ研磨装置ＮＭＥ−１２３Ｎを用いテープ研磨にてエッジトリミングを実施した。トリミング幅はウェハ最外周から２ｍｍ内側までとした。割れや剥がれを生じずトリミングする事ができた。
続いて、三益半導体社製のスピンエッチャーＭＳＥ２０００を用い、酸によるスピンエッチングによって裏面側に残存する４０μｍの厚さのＳｉベース基板を除去した。使用した酸はＨＦ／ＨＮＯ３／Ｈ３ＰＯ４／Ｈ２ＳＯ４の混酸であり、３分のエッチング時間でＳｉベース基板を完全に除去して薄化デバイスウェハを得た。
次に、高熱伝導で且つ電気絶縁体の転写基板として、外径３００ｍｍφ、厚さ７２５μｍ、熱伝導率２００Ｗ／ｍ・Ｋ、抵抗率５Ｅ＋１５Ω・ｃｍのＡｌＮ焼結体基板を用いた。転写用接着剤として、低応力の熱硬化性エポキシ変性シリコーン接着剤であるＴＡ４０７０をシクロペンタノンで希釈し、接着剤濃度が０．５ｗｔ％の塗布液を調製した。これを転写基板として準備したＡｌＮウェハにスピンコートすることで厚さ１μｍの転写用接着剤の層を面内ばらつき±５％で形成した。転写用接着剤を塗布した転写基板を、１５０℃で５分ベーキングし、溶媒除去とハーフキュアを行った。
続いて、ＳｕｓｓＭｉｃｒｏＴｅｃ社製のウェハボンダーＳＢ８を用いて薄化デバイスウェハと転写基板とを接合した。転写用接着剤を塗布した転写基板と薄化デバイスウェハを室温下で重ね合わせ、３ｋｇｆ／ｃｍ２の荷重をかけ、１Ｅ−４Ｔｏｒｒの真空下２４０℃で１０分保持することにより接合した。その後、６５℃以下の温度で荷重を外し、接合済みのウェハを取り出した。
接合済みのウェハの仮接合界面に楔を入れて機械的に支持基板を剥がすことにより、Ｂｏｘ層を介して転写基板にＳｉデバイス層を転写することができた。外観上、転写したＳｉデバイス層の剥がれは無かった。また、光学顕微鏡で面内のデバイスパターンを観察したところ、パターンの割れは無く、半田バンプの剥がれも認められなかった。
Ｓｉデバイス層を転写したＢｏｘ層をｐ−メンタンに５分間浸漬することにより、表面に残存した仮接合用接着剤を除去した。転写したＳｉデバイス層とＢｏｘ層との界面に剥がれは見られず、転写用接着剤がｐ−メンタンにより溶出することは無かった。洗浄後のデバイス表面を光学顕微鏡にて観察したところ、パターンの割れや半田バンプの変形は認められなかった。このように、元のデバイスパターン形状を保った状態でＳｉデバイス層をＢｏｘ層に転写する事ができた。この転写基板から個別のデバイスを分割後、１ＧＨｚの高周波を印加し、１時間後にデバイスの表面温度を測定したところ、殆ど温度上昇が見られなかった。又、信号とノイズのアイソレーションは極めて高く、良好であった。
［実施例２］
Ｂｏｘ層が、メタン、水素の混合ガスから合成した高熱伝導で且つ電気絶縁体のダイヤモンドで、その厚さが２００ｎｍのものを用いた他は実施例１と同じＳＯＩデバイス基板を準備し、実施例１と同様の手順で、薄化デバイスウェハを経てデバイス基板を作製した。但し、転写基板としてＡｌＮ基板の代わりにＳｉ３Ｎ４基板を用い、転写用接着剤の塗布も同様の手順にて実施したが、接合時の荷重を１ｋｇｆ／ｃｍ２に下げて実施した。
薄化デバイスウェハは均一に接合していた。支持基板を剥離したところ、Ｓｉデバイス層をＢｏｘ層を介して転写基板に転写することができた。洗浄後のＳｉデバイス層を光学顕微鏡で観察したが、剥がれやバンプの変形は見られなかった。この転写基板を実施例１と同一の条件で温度上昇を測定したところ、測定前から約３℃上昇したがその後それ以上の温度上昇は見られず、略一定で安定していた。又、アイソレーションは良好であった。
［実施例３］
ＳＯＩデバイス基板のＢｏｘ層がスパッター法で付けた高熱伝導で且つ電気絶縁体のＡｌ２Ｏ３で、膜厚が１５０ｎｍとした他は、実施例１と同じく形成したＳＯＩデバイス基板を準備し、実施例１と同様の手順で、薄化デバイスウェハを経てデバイス基板を作製した。なお、Ｂｏｘ層への転写用接着剤の塗布も同様の手順にて実施したが、接合時の荷重を１０ｋｇｆ／ｃｍ２に上げて実施した。
薄化デバイスウェハは良く接合されていた。支持基板を剥離したところ、Ｓｉデバイス層をＢｏｘ層を介して転写基板に転写する事ができた。洗浄後のＳｉデバイス層を光学顕微鏡で観察したが、剥がれやバンプの変形は見られなかった。実施例１と同一条件下にて温度上昇を測定した結果、約５℃の上昇が見られたがそれ以上には上がらなかった。又、アイソレーションも優れていた。
［実施例４］
実施例１に記載のＳＯＩデバイス基板を準備し、実施例１と同様の手順で、薄化デバイスウェハを経てデバイス基板を作製した。但し、転写基板としてＡｌＮ基板の代わりにＳｉ３Ｎ４基板を用い、Ｂｏｘ層との接合面には事前にＳｉＯ２を約１μｍプラズマ成膜法で付けた後、研磨してＲａ０．５ｎｍ迄に平滑にした。その後、転写用接着剤の塗布も実施例１と同様の手順にて実施したが、接合時の温度を２２０℃に下げて実施した。
薄化デバイスウェハは接合されていた。支持基板を剥離したところ、Ｓｉデバイス層をＢｏｘ層を介して転写基板に転写することができた。洗浄後のＳｉデバイス層を光学顕微鏡で観察したが、剥がれやバンプの変形は見られず、綺麗な状況を維持していた。実施例１と同様に温度上昇を測った結果、約７．５℃となり、以後は一定であった。又、アイソレーションは特に問題が無かった。
［実施例５］
実施例１に記載のＳＯＩデバイス基板を準備し、実施例１と同様の手順で、薄化デバイスウェハを経てデバイス基板を作製した。但し、転写基板としてＡｌＮ基板の代わりにサファイヤ基板を用い、転写用接着剤の塗布では、接着剤濃度が０．０５ｗｔ％の塗布液を調製し、塗布後の転写用接着剤の層厚を０．１μｍとした。
薄化デバイスウェハは接合さ・BR>黷トいた。支持基板を剥離したところ、外周から１０ｍｍの領域を除きＳｉデバイス層は転写されていた。大部分の転写はできていたことから、少なくとも０．１μｍ以上の厚さで転写用接着剤の層を設けることが面全体の転写に必要であることがわかった。実施例１と同一条件下で個別デバイスの温度上昇を測定した。約１１℃の温度上昇が見られたがその後は一定であり、特に問題は生じなかった。又、アイソレーションは実用上では特に問題が無かった。
［比較例１］
通常のφ２００ｍｍのＳＯＩデバイス基板であって、Ｓｉベース基板上に厚みが１００ｎｍのＳｉＯ２のＢｏｘ層が形成され、実施例１と同様のＳｉデバイス層を形成したＳＯＩデバイス基板を準備し、また、ＡｌＮ焼結体の転写基板の代わりに合成石英の転写基板を用いた他は、実施例１と同様の手順にて、薄化デバイスウェハを経てデバイス基板を作製した。実施例１と同様に１ＧＨｚの高周波のデバイスとして使用したところ、デバイスの温度が６０℃迄まで上昇し、ノイズ／信号のアイソレーションが著しく悪くなり、使用不能であった。
［比較例２］
実施例１と同様のＳＯＩデバイス基板を準備し、実施例１と同様の手順で、薄化デバイスウェハを経てデバイス基板を作製した。但し、転写用接着剤として、耐熱温度が１２０℃の液状エポキシ樹脂を用い、また、ＡｌＮからなる転写基板にではなく、薄化デバイスウェハ側にスピンコートにより塗布し、１１０℃でベークした。その結果、薄化デバイスウェハに雛が入り、支持基板から剥がれていた。すなわち、接合されておらず、薄化デバイスウェハの厚さが薄い状態では、仮接合用接着剤の熱による変形を抑制する事ができず、雛が入ってしまった。その上、転写用接着剤の耐熱温度が低い為、転写基板も半田耐熱に耐えられずに転写基板のデバイスは殆ど導通不良のデバイスとなった。
［比較例３］
仮接合用接着剤として３Ｍ社製のＷＳＳを用い、支持基板との仮接合を行った。ＷＳＳはアクリル系のＵＶ硬化接着剤であり、ＹＡＧレーザーを照射し剥離する層を設けた構成である。そのため支持基板はＵＶ〜近赤外で透明である必要があり、ここではテンパックス基板を支持基板に用いた。その他は、実施例１と同様の手順で、裏面を研削し、エッジトリミングを行い、酸によるエッチングを行った。トリミング後のデバイスウェハ外周部分が剥がれ、基板の中心に向かって雛が発生した。これはＷＳＳに用いられる紫外線吸収層が酸により浸食され、支持基板から剥がれたためである。酸による浸食が確認されたため、アルカリである５０％ＫＯＨを用い、７０℃でスピンエッチングを試みたが、エッチング途中でデバイスウェハの外周部に剥がれが生じた。ＷＳＳでは薄化デバイスウェハと支持基との接合を保持した状態でウェハ裏面のＳｉベース基板を完全に除去することができなかった。
尚、上記に本実施形態を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
１ デバイス基板
１０ ＳＯＩデバイス基板
１０ａ 薄化デバイスウェハ
１１ Ｓｉベース基板
１２ Ｂｏｘ層
１３ Ｓｉデバイス層
２０ 支持基板
３１ 仮接合用接着剤
３２ 転写用接着剤
４０ 転写基板

Claims (12)

  1. 少なくともＳｉＯ２より高い熱伝導率を有し且つ電気絶縁体であるＢｏｘ層と、
    前記Ｂｏｘ層の一方の面に形成されたＳｉデバイス層と、
    前記Ｂｏｘ層の反対面に、耐熱温度が１５０℃以上である接着剤を介して形成された少なくともＳｉＯ２より高い熱伝導率を有し且つ電気絶縁体である基板と
    を備えるデバイス基板。
  2. 前記Ｂｏｘ層が、ＡｌＮ、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、及びダイヤモンドからなる群から選ばれるいずれか１種またはこれらの組み合わせから成る請求項１に記載のデバイス基板。
  3. 前記基板が、ＡｌＮ、Ｓｉ３Ｎ４、及びＡｌ２Ｏ３からなる群から選ばれるいずれか１種またはこれらの組み合わせから成るセラミックス又は単結晶である請求項１又は２に記載のデバイス基板。
  4. 前記Ｂｏｘ層と前記基板との間に形成されたＳｉＯ２、Ｓｉ３Ｎ４、及びオキシナイトライド（ＳｉＯｘＮｙ）からなる群から選ばれるいずれか１種またはこれらの組み合わせから成る層を更に備える請求項１〜３のいずれか１項に記載のデバイス基板。
  5. 前記接着剤が熱硬化性エポキシ変性シリコーンである請求項１〜４のいずれか１項に記載のデバイス基板。
  6. 前記接着剤の厚さが０．１〜５μｍ以下である請求項１〜５のいずれか１項に記載のデバイス基板。
  7. Ｓｉベース基板と、前記Ｓｉベース基板上に形成したＢｏｘ層と、前記Ｂｏｘ層上に形成したＳｉデバイス層とを備えるＳＯＩデバイス基板を、支持基板上に、前記ＳＯＩデバイス基板の前記Ｓｉデバイス層側を、仮接合用接着剤で仮接合する仮接合工程と、
    前記仮接合した前記ＳＯＩデバイス基板の前記Ｓｉベース基板を、研削、研磨、及びエッチングからなる群から選ばれるいずれか１種またはこれらの組み合わせで、前記Ｂｏｘ層が露出するまで除去して薄化デバイスウェハを得るＳｉベース基板除去工程と、
    前記薄化デバイスウェハの前記Ｂｏｘ層側と転写基板とを耐熱温度が１５０℃以上である転写用接着剤で、加熱、加圧することにより転写接合する転写接合工程と、
    前記支持基板を前記Ｓｉデバイス層から剥離する剥離工程と
    を含むデバイス基板の製造方法。
  8. 前記剥離工程後にＳｉデバイス層の表面に残存する仮接合用接着剤を除去する接着剤除去工程をさらに備える請求項７に記載のデバイス基板の製造方法。
  9. 前記仮接合用接着剤として耐酸性に優れたシリコーン樹脂を用いる請求項７又は８に記載のデバイス基板の製造方法。
  10. 前記Ｂｏｘ層が、ＡｌＮ、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、及びダイヤモンドからなる群から選ばれるいずれか１種またはこれらの組み合わせから成る請求項７〜９のいずれか１項に記載のデバイス基板の製造方法。
  11. 前記Ｂｏｘ層の前記転写基板との接合面及び／又は前記転写基板の前記Ｂｏｘ層との接合面に、ＳｉＯ２、Ｓｉ３Ｎ４、オキシナイトライド（ＳｉＯｘＮｙ）からなる群から選ばれるいずれか１種またはこれらの組み合わせから成る層を形成する工程を更に含む請求項７〜１０のいずれか１項に記載のデバイス基板の製造方法。
  12. 前記転写基板が、ＡｌＮ、Ｓｉ３Ｎ４、及びＡｌ２Ｏ３からなる群から選ばれるいずれか１種またはこれらの組み合わせから成るセラミックス又は単結晶である請求項７〜１１のいずれか１項に記載のデバイス基板の製造方法。
JP2019529733A 2017-07-14 2018-07-10 高熱伝導性のデバイス基板およびその製造方法 Active JP6854895B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017138026 2017-07-14
JP2017138026 2017-07-14
PCT/JP2018/026068 WO2019013212A1 (ja) 2017-07-14 2018-07-10 高熱伝導性のデバイス基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2019013212A1 JPWO2019013212A1 (ja) 2020-04-16
JP6854895B2 true JP6854895B2 (ja) 2021-04-07

Family

ID=65002076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019529733A Active JP6854895B2 (ja) 2017-07-14 2018-07-10 高熱伝導性のデバイス基板およびその製造方法

Country Status (8)

Country Link
US (1) US11361969B2 (ja)
EP (1) EP3654366A4 (ja)
JP (1) JP6854895B2 (ja)
KR (1) KR102558905B1 (ja)
CN (1) CN110892506B (ja)
SG (2) SG11201912503WA (ja)
TW (1) TWI798236B (ja)
WO (1) WO2019013212A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6431631B1 (ja) * 2018-02-28 2018-11-28 株式会社フィルネックス 半導体素子の製造方法
DE112019006915T5 (de) * 2019-02-25 2021-11-04 Mitsubishi Electric Corporation Verfahren zur herstellung eines halbleiterelements
JP7041648B2 (ja) * 2019-07-17 2022-03-24 信越化学工業株式会社 複合基板の製造方法
CN112930106B (zh) * 2021-01-22 2022-11-22 杭州唯灵医疗科技有限公司 一种柔性电子设备及柔性电子设备的组装方法
CN117813674A (zh) * 2021-08-17 2024-04-02 信越半导体株式会社 暂时接合晶圆及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020134503A1 (en) * 2001-03-20 2002-09-26 Accucorp Technical Services, Inc. Silicon wafers bonded to insulator substrates by low viscosity epoxy wicking
DE60325669D1 (de) 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
JP2004047975A (ja) 2002-05-17 2004-02-12 Semiconductor Energy Lab Co Ltd 積層体の転写方法及び半導体装置の作製方法
JP2005129825A (ja) * 2003-10-27 2005-05-19 Sumitomo Chemical Co Ltd 化合物半導体基板の製造方法
WO2005065402A2 (en) * 2003-12-29 2005-07-21 Translucent Photonics, Inc. Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
JP4389626B2 (ja) 2004-03-29 2009-12-24 ソニー株式会社 固体撮像素子の製造方法
JP2007266044A (ja) * 2006-03-27 2007-10-11 New Japan Radio Co Ltd 半導体装置の製造方法
EP2095406A1 (en) * 2006-12-26 2009-09-02 S.O.I.Tec Silicon on Insulator Technologies Method for producing a semiconductor-on-insulator structure
JP2008218814A (ja) * 2007-03-06 2008-09-18 Sumitomo Electric Ind Ltd パワーモジュール
JP5108933B2 (ja) * 2008-02-26 2012-12-26 京セラ株式会社 静電チャック
US8092628B2 (en) * 2008-10-31 2012-01-10 Brewer Science Inc. Cyclic olefin compositions for temporary wafer bonding
US8440544B2 (en) * 2010-10-06 2013-05-14 International Business Machines Corporation CMOS structure and method of manufacture
KR20140118984A (ko) * 2011-11-04 2014-10-08 더 실라나 그룹 피티와이 리미티드 실리콘-온-인슐레이터 물품 제조방법
EP2797107B1 (en) 2011-12-22 2017-09-20 Shin-Etsu Chemical Co., Ltd. Composite substrate
EP2849207B1 (en) * 2012-05-08 2020-02-26 Shin-Etsu Chemical Co., Ltd. Heat dissipation substrate and method for producing same
JP2014086665A (ja) * 2012-10-26 2014-05-12 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物ドナー複合基板およびその製造方法、ならびにｉｉｉ族窒化物複合基板およびその製造方法
SG11201508969QA (en) * 2013-05-01 2015-12-30 Shinetsu Chemical Co Method for producing hybrid substrate, and hybrid substrate
FR3012604B1 (fr) * 2013-10-25 2017-03-03 Auxitrol Sa Capteur de pression comprenant une structure de controle d'une couche d'adhesif resistante aux variations de temperatures
JP6208646B2 (ja) 2014-09-30 2017-10-04 信越化学工業株式会社 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板
CN104617195B (zh) * 2015-02-06 2017-10-17 扬州乾照光电有限公司 一种近红外发光二极管及其生产方法
CN105140122B (zh) * 2015-08-10 2018-07-20 中国电子科技集团公司第五十五研究所 一种改善GaN HEMT器件散热性能的方法
US11069560B2 (en) * 2016-11-01 2021-07-20 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate

Also Published As

Publication number Publication date
CN110892506B (zh) 2024-04-09
WO2019013212A1 (ja) 2019-01-17
JPWO2019013212A1 (ja) 2020-04-16
TW201908124A (zh) 2019-03-01
KR20200026822A (ko) 2020-03-11
TWI798236B (zh) 2023-04-11
CN110892506A (zh) 2020-03-17
US20200227263A1 (en) 2020-07-16
US11361969B2 (en) 2022-06-14
EP3654366A4 (en) 2021-04-14
KR102558905B1 (ko) 2023-07-21
SG11201912503WA (en) 2020-01-30
EP3654366A1 (en) 2020-05-20
SG10201913156WA (en) 2020-02-27

Similar Documents

Publication Publication Date Title
JP6715345B2 (ja) デバイス層を転写基板に転写する方法
JP6854895B2 (ja) 高熱伝導性のデバイス基板およびその製造方法
US20230187264A1 (en) Methods for bonding semiconductor elements
TW202343661A (zh) 用於簡化的輔具晶圓的dbi至矽接合
JP5095394B2 (ja) ウエハの移動方法
KR20120052160A (ko) 복합 기판 및 복합 기판의 제조 방법
JP3502036B2 (ja) 半導体素子の製造方法および半導体素子
JP2011181919A (ja) 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法
JP2012064710A (ja) 半導体素子の製造方法
CN108242393B (zh) 一种半导体器件的制造方法
JP2015508234A (ja) 電子デバイスの三次元実装のための方法
US20130154049A1 (en) Integrated Circuits on Ceramic Wafers Using Layer Transfer Technology
CN109411359B (zh) 用于处理半导体装置结构的方法和设备
WO2021210047A1 (ja) 半導体素子の製造方法
KR102666195B1 (ko) 층의 전사 방법
WO2020008882A1 (ja) デバイス層転写基板の製造方法及びデバイス層転写基板
KR20200090812A (ko) 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용
KR20200138320A (ko) 층의 전사 방법
KR19990055124A (ko) 이중실리콘 기판 제조 방법
JP2013065760A (ja) サポート基板、サポート基板の製造方法、半導体基板の加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210316

R150 Certificate of patent or registration of utility model

Ref document number: 6854895

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150