CN110892506A - 具有高热导率的器件基板及其制造方法 - Google Patents

具有高热导率的器件基板及其制造方法 Download PDF

Info

Publication number
CN110892506A
CN110892506A CN201880046539.7A CN201880046539A CN110892506A CN 110892506 A CN110892506 A CN 110892506A CN 201880046539 A CN201880046539 A CN 201880046539A CN 110892506 A CN110892506 A CN 110892506A
Authority
CN
China
Prior art keywords
substrate
adhesive
transfer
layer
box layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880046539.7A
Other languages
English (en)
Other versions
CN110892506B (zh
Inventor
久保田芳宏
小西繁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of CN110892506A publication Critical patent/CN110892506A/zh
Application granted granted Critical
Publication of CN110892506B publication Critical patent/CN110892506B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)

Abstract

提供一种具有高热导率、高散热性并且在高频损耗小的器件基板，以及该器件基板的制造方法。本发明的器件基板1可以通过以下方法制造：使用临时贴合粘合剂31将SOI器件基板10的Si器件层侧临时贴合到支撑基板20，该SOI器件基板包括Si基础基板11、形成在Si基础基板上的具有高热导率且为电绝缘体的Box层12、和形成在Box层上的Si器件层13；去除临时贴合的SOI器件基板的Si基础基板11，直到露出Box层，从而获得减薄的器件晶片10a；使用耐热温度至少150℃的转移粘合剂32，通过施加热量和压力，将减薄的器件晶片的Box层侧与转移基板40彼此转移贴合，该转移基板具有高热导率并且是电绝缘体；以及分离支撑基板20。

Description

具有高热导率的器件基板及其制造方法
技术领域
本发明涉及具有高热导率的器件基板及其制造方法，并且更具体地涉及具有高散热性并且在高频热导率损失小的器件基板，所述器件基板使得可将半导体器件层形成在具有高热导率并且是电绝缘体的转移基板的表面上，所述转移基板是由例如AlN、Si3N4、Al2O3等中的一种或多种制成的陶瓷或单晶，以及其制造方法。
背景技术
近年来，随着设计规则的细化，硅基半导体器件的性能已逐渐提高。然而，来自各个晶体管以及晶体管之间的连接金属线的散热已经成为问题。为了解决该问题，存在以下情况：在制造器件之后，将硅的背面减薄至大约一百到几百μm，然后将风扇或金属板安装到芯片以促进散热，或者将水冷管伸展到周围以进行冷却。
但是，即使在将硅减薄的情况下，由于形成器件的区域仅从表面延伸约几μm，并且该区域以外的区域作为蓄热器，因此就散热来说不能说是有效的。近年来在高性能处理器、高频器件等中经常使用的SOI(绝缘体上硅)基板通常具有在硅基础基板和硅器件层之间插入薄膜形式的SiO2绝缘层的结构。由于该SiO2的热导率极低，仅为1.38W/m·K，因此即使是薄膜形式的SiO2绝缘层也充当绝热件，使得器件的散热阻力增加，这在产生高热量的器件中导致严重的问题。另一方面，由于其介电特性，在高频区基础基板的硅损耗大，使得目前其在一定水平以上的高频区的使用受到限制。
另一方面，由于包括由蓝宝石制成的基础基板的SOS(蓝宝石上硅)基板在电绝缘性和高频特性方面是优异的，因此高频区的损耗小，并因此其作为高频器件基板受到关注。另一方面，由于蓝宝石的热导率与SOI基板的硅相比大约为1/3，因此不适合用于产生高热量的高密度器件或高功率器件的基板。此外，具有150mm、200mm或300mm的大直径的蓝宝石基板的成本高，这是蓝宝石基板的严重缺点。
鉴于此，由于陶瓷烧结体可以作为基板以相对较低的成本获得优异性能，因此例如专利文献1和专利文献2公开了在陶瓷烧结体的基板上直接形成单晶硅膜的基板。陶瓷烧结体是通过使用烧结助剂使氮化铝或氮化硅的粉末固化而得到的。因此，粉末中所含的诸如铁(Fe)或铝(Al)之类的金属以及诸如氧化铝之类的烧结助剂作为杂质包含在陶瓷烧结体内。
为了防止这些杂质在器件制造工序中扩散，专利文献1和专利文献2描述了提供防扩散层等。然而，在器件制造工序包括温度达到例如600℃或更高的膜形成工序的情况下，存在金属杂质扩散而影响器件性能和污染制造设备的担忧。
作为将形成有器件基板贴合(bond)到透明支撑基板的技术，例如专利文献3公开了一种用于背照式CMOS晶片的技术，该技术通过粘合剂将SOI器件晶片和透明支撑基板相互贴合，然后减薄SOI的背表面。在该贴合方法中，器件层的前表面侧与透明基板彼此贴合。即，将形成在原始SOI晶片上的器件层倒置并贴合。在这种情况下，存在当器件层被转移之后需要用于建立电连接的布线的问题。
在非专利文献1中，考虑了当堆叠超薄器件晶片时，除了器件层之外，每个晶片都被减薄至约10μm，并且采用通过研磨和CMP来进行减薄。为了减少高频区的损耗，期望完全去除埋入的氧化膜层(Box层)下方的Si晶片部分。但是，通过研磨或CMP(化学机械抛光)的减薄导致机械痕迹残留，是不优选的。
引用文献列表
专利文献
专利文献1：WO 2013/094665 A
专利文献2：JP 2016-72450 A
专利文献3：JP 2005-285988 A
非专利文献
非专利文献1：Kitada et al.,“Three-dimensional LSI integrationtechnology”,FUJITSU.62(5),pp.601-607(2011)
发明内容
本发明要解决的问题
鉴于上述情况做出了本发明，并且本发明的目的是提供一种具有高热导率的器件基板，该器件基板不需要导致金属杂质扩散的高温处理，散热性极好并且在高频仅引起小的损耗，并且在获得减薄的器件晶片时不与支撑基板分离，还提供一种制造该器件基板的方法。
解决问题的手段
根据本发明的一个方面，一种器件基板包括：Box层(埋入的氧化膜层)，其具有至少比SiO2高的热导率并且是电绝缘体的；Si器件层，其形成在薄膜Box层的一个表面上；以及基板，其具有至少比SiO2高的热导率并且是电绝缘体的，所述基板通过具有至少150℃的耐热温度的粘合剂形成在所述Box层的另一表面上。
Box层可以由选自由AlN、Si3N4、Al2O3和金刚石及其组合组成的组中的一种制成。
所述基板可以是由选自由AlN、Si3N4和Al2O3及其组合组成的组中的一种制成的陶瓷或单晶。
本发明的器件基板还可以包括形成在所述Box层与所述基板之间并且由选自由SiO2、Si3N4和氮氧化物(SiOxNy)及其组合组成的组中的一种制成的层。
所述粘合剂优选是热固性环氧改性的硅酮。
所述粘合剂的厚度优选为0.1～5μm。
根据本发明的另一方面，一种用于制造器件基板的方法包括：临时贴合步骤，使用临时贴合粘合剂将SOI器件基板的Si器件层侧临时贴合到支撑基板，所述SOI器件基板包括：Si基础基板，在所述Si基础基板上形成有Box层，并且在所述Box层上形成有Si器件层；Si基础基板去除步骤，通过选自由研磨、抛光和蚀刻以及它们的组合组成的组中的一种来去除临时贴合的SOI器件基板的Si基础基板，直到露出所述Box层，从而获得减薄的器件晶片；转移贴合步骤，使用具有至少150℃的耐热温度的转移粘合剂，通过施加热和压力，将剪薄的器件晶片的Box层侧与转移基板彼此转移贴合；以及分离步骤，将支撑基板与Si器件层分离。
本发明的器件基板的制造方法还可包括粘合剂去除步骤，该粘合剂去除步骤是在分离步骤之后去除残留在Si器件层的表面上的临时贴合粘合剂。所述Si基础基板去除步骤可进一步包括：减薄步骤，减薄所述Si基础基板；边缘修整步骤，将所述Si基础基板的外周部与所述Box层、所述Si器件层和所述临时贴合粘合剂的外周部一起修整；以及蚀刻步骤，通过用酸等进行蚀刻去除在这些步骤之后残留的所述Si基础基板。
具有优异的耐酸性的硅酮被优选用作所述临时贴合粘合剂。
所述Box层优选由选自由AlN、Si3N4、Al2O3和金刚石及其组合组成的组中的一种制成。
本发明的器件基板的制造方法优选还包括以下步骤：在所述Box层与所述转移基板的贴合表面上和/或所述转移基板与所述Box层的贴合表面上形成极薄的层，该层由选自由SiO2、Si3N4和氮氧化物(SiOxNy)及其组合组成的组中的一种制成。
所述转移基板优选是由选自由AlN、Si3N4、Al2O3及其组合组成的组中的一种制成的陶瓷或单晶。
本发明的效果
根据本发明，在具有至少比SiO2高的热导率并且是电绝缘体的Box层的一个表面上形成Si器件层，并且通过耐热温度至少为150℃的转移粘合剂将具有至少比SiO2高的热导率并且是电绝缘体的转移基板转移贴合到所述Box层的另一侧表面，使得可以获得具有高热导率的器件基板，该器件基板不需要会引起金属杂质扩散的高温工序，散热性极好并且在高频仅引起很小的热导率损失，并且在获得减薄的器件晶片时不与支撑基板分离。
附图说明
图1是示出根据本发明的器件基板制造方法的实施例的流程图。
具体实施方式
在下文中，将描述根据本发明的器件基板及其制造方法的实施方式，但是本发明的范围不限于该实施方式。本实施方式的器件基板制造方法主要包括：临时贴合工序，使用临时贴合粘合剂将SOI器件基板临时贴合到支撑基板；Si基础基板去除工序，从临时贴合的SOI器件基板去除Si基础基板；转移粘合工序，使用转移粘合剂将转移基板转移贴合到去除了硅基础基板的部分；分离工序，分离支撑基板；以及粘合剂去除工序，去除残留的临时贴合粘合剂。将参考附图中的图1详细描述各个部件和各个工序。
1.临时贴合工序
将描述临时贴合工序。使用临时贴合粘合剂31将形成有器件的SOI器件基板10与支撑基板20彼此贴合(图1A)。SOI器件基板10包括Si基础基板11、形成在Si基础基板11上的Box层(掩埋的氧化膜层)12以及形成在Box层12上的Si器件层13。
可以使用与高性能处理器、高频器件等中通常使用的SOI器件基板具有相同构造和材料的SOI器件基板作为SOI器件基板10。Si基础基板11的厚度优选为200μm以上，更优选为300μm以上。通过将Si基础基板11的厚度设置为200μm以上，可以在不引起晶片弯曲的情况下输送晶片。厚度的上限没有特别限制，但是为了便于如下所述的切割、抛光、蚀刻等，优选将其设置为1000μm以下。
Box层12具有至少比SiO2高的热导率，并且是电绝缘体。具体地，热导率优选高于1.5W/m·K，更优选10W/m·K以上，并且进一步优选100W/m·K以上。作为这样的材料有AlN、Si3N4、Al2O3、金刚石等。
Box层12的厚度优选为50～10000nm，更优选为500nm以下。通过将厚度设置为50nm以上，器件层不易受到Si基础基板的影响，使得在去除Si基础基板时可以在不影响器件层的情况下进行处理。通过将厚度设置为10000nm以下，贴合应力变小，从而不易翘曲。
Si器件层13的厚度通常为4～10μm，但是可以根据要提供的导线的数量适当地改变。通过将厚度设置为4μm以上，可以进行多层布线，并且通过将厚度设置为10μm以下，可以确保必要的布线数。Si器件层13的厚度更优选在4～8μm的范围内。可以在Si器件层13的表面上形成焊料凸块。
作为支撑基板20，尽管取决于所使用的临时贴合粘合剂31的固化方法，但是期望使用线性膨胀系数与Si相同的基板。具体地，线性膨胀系数优选为5.0×10-6/℃以下。在线性膨胀系数大于5.0×10-6/℃的情况下，当在临时贴合时施加热量时，由于相对于Si器件层13的硅，热膨胀系数的差别很大，所以存在整个基板翘曲的可能性。作为这种材料，可以使用Si晶片、TEMPAX、EAGLE-XG等。
临时贴合粘合剂31没有特别限制，只要是能够使两个贴合层彼此分离的粘合剂即可，例如可以使用丙烯酸系粘合剂、硅酮系粘合剂、环氧系粘合剂、热熔胶等。具体地，作为临时贴合粘合剂31，可以使用3M公司制造的WSS(UV可固化丙烯酸系粘合剂)或主要由热固性改性硅酮组成的粘合剂，如信越化学株式会社制造的TA1070T/TA2570V3/TA4070。特别地，特别优选使用在背表面蚀刻时耐酸/碱性优异的主要由热固性改性硅酮组成的后一种粘合剂作为临时贴合粘合剂。除此之外，还存在氟基树脂等作为耐酸性优异的粘合剂。
为了便于将两个贴合层彼此分离，可以在支撑基板20上形成互不相同的多层临时贴合粘合剂31。临时贴合粘合剂31的厚度没有特别限制，但是优选在10～200μm的范围内。
2.Si基础基板去除工序
将描述Si基础基板去除工序。Si基础基板去除工序优选包括减薄Si基础基板11的减薄工序、修整临时贴合到支撑基板20的SOI器件基板10和临时粘合剂31的外周部的边缘修整工序以及通过蚀刻去除在这些工序之后残留的Si基础基板11的蚀刻工序。
将描述Si基础基板去除工序的减薄工序。在临时贴合工序之后，减薄SOI器件基板10的Si基础基板11(图1B)。作为减薄方法，有研磨、抛光、蚀刻等，可以根据需要适当改变。就产量而言，优选通过研磨进行减薄，并且进一步优选例如通过将#600至#2000的磨石组合进行加工来进行减薄。在研磨之后，根据需要可以通过例如CMP、干法抛光等进行平滑化。
为了防止加工变形影响Si器件层13，优选留下10μm至100μm的Si基础基板11，留余的厚度更优选为20μm以上且50μm以下。通过将减薄的Si基础基板11a的厚度设置为10μm以上，加工变形几乎不影响Si器件层13，并且通过将其厚度设置为100μm以下，可以缩短之后通过蚀刻去除减薄的Si基础基板11a的蚀刻时间。
接下来，将描述Si基础基板去除工序的边缘修整工序。在减薄工序中充分减薄Si基础基板11之后，进行边缘修整(图1C)。与SOI器件基板10的面内中心相比，在SOI器件基板10的外周部临时贴合粘合剂31的层倾向于变厚。因此，为了留下均匀厚度部分的临时贴合粘合剂31，SOI器件基板10和临时贴合粘合剂31的外周部被去除。可以适当地确定边缘修整量，使得可以在不减小器件部分的面积的情况下充分去除临时贴合粘合剂31的残留。具体地，将从SOI器件基板10的边缘向其平面内中心的2～5mm的部分与临时贴合粘合剂31一起去除。注意，由于临时贴合粘合剂31未涂覆在支撑基板20上，因此不必对支撑基板20进行边缘修整。
作为边缘修整方法，有利用研磨机的研磨、使用抛光膜的带抛光等。带抛光是优选的。当执行利用研磨机的研磨时，在使用改性的硅酮作为临时贴合粘合剂31的情况下，由于树脂柔软而使磨石堵塞，从而发生基板的卡住或分离。另一方面，当通过带抛光进行边缘修整时，不会发生Si器件层13与支撑基板20的分离、Si器件层13破裂等，从而能够进行优异的修整。
接下来，将描述Si基础基板去除工序的蚀刻工序。在边缘修整工序之后，进行蚀刻以完全去除残留的Si基础基板11b，从而获得减薄的器件晶片10a(图1D)。可以利用酸或碱进行蚀刻，但是就蚀刻速率而言，利用酸进行蚀刻是优选的。这是因为，虽然在70℃利用诸如KOH或NH4OH等碱进行蚀刻来蚀刻20μm的Si基础基板11b需要花费1小时以上，但是在室温通过利用酸进行蚀刻可以在几分钟内完成同样的蚀刻。作为使用的酸，通过自由选择并混合诸如HF、HNO3、CH3COOH、H2SO4和H3PO4等强酸而获得的酸是更优选的。在完全去除Si基础基板11b时，通过传统上使用的研磨或CMP进行的减薄不是优选的，因为会留下加工痕迹。当利用酸进行蚀刻时，就蚀刻速率而言，湿法蚀刻是进一步优选的。通过以这种方式完全去除Si基础基板11b，可以进一步减小高频区的损耗。
此外，通过浸没或单侧旋转蚀刻执行该蚀刻。就抑制对支撑基板20的蚀刻而言，单侧旋转蚀刻是优选的。通过进行边缘修整，在SOI器件基板10的外周部露出临时贴合粘合剂31a的层。当所使用的临时贴合粘合剂31不具有耐酸性时，临时贴合粘合剂31被蚀刻液从SOI器件基板10的外周部侵蚀，从而从Si器件层13的外周部产生褶皱，引起分离。例如，当使用由3M公司制造的不耐酸的WSS(UV可固化丙烯酸系粘合剂)作为临时贴合粘合剂31时，由于酸而发生侵蚀，从而导致与SOI器件基板10的外周部分离，其不适合在本发明中使用。相对于此，在使用耐酸的改性硅酮系粘合剂作为临时贴合粘合剂31时，不会发生分离，因此能够进行蚀刻直到具有高热导率并且是电绝缘体的薄膜Box层12露出。在该工序中得到的Si基础基板11b被完全去除的基板被称为减薄的器件晶片10a。
3.转移贴合工序
将描述转移贴合工序。转移粘合剂32被涂覆在作为电绝缘体的转移基板40上(图1E)，并且贴合到减薄的器件晶片10a(图1F)。
优选地，转移基板40使得可以获得直径为200～300mm的晶片尺寸。优选使用蓝宝石、氧化铝、AlN烧结体、Si3N4烧结体、金刚石等。这是因为它们每个都具有比SiO2高的热导率并且是电绝缘体，此外，就成本而言，与通常昂贵的单晶相比，这些是优选的。具体地，热导率优选高于1.5W/m·K，更优选10W/m·K以上，并且进一步优选100W/m·K以上。
考虑到形成Si器件层13之后的工序温度，转移粘合剂32能够耐150℃，优选地耐250℃的温度，并且更优选地耐300℃的温度，为了减小转移接合时Si器件层13的应力，优选使用硅酮树脂、环氧改性橡胶、环氧改性硅酮等。特别地，环氧改性硅酮是最优选的，因为作为粘合剂的强度高，固化时的热应力小，可以形成为薄的并且维持贴合力。具体地，由信越化学株式会社制造的TA1070T、TA2570V3和TA4070等热固性改性硅酮是优选的。
转移粘合剂32的层厚优选为0.1～5μm，更优选为0.1μm以上且2μm以下，进一步优选为0.1μm以上且1μm以下。当转移粘合剂32的层厚超过5μm时，与不提供转移粘合剂32的情况相比，散热为1/2以下，因此优选提供5μm以下的转移粘合剂32，用于提高热导率。通过将厚度设置为0.1μm以上，可以维持足够的贴合强度并且可以在平面中均匀地涂覆转移粘合剂32，从而促进贴合。
转移粘合剂32的热导率小至约1W/m·K，因此，为了制造具有高热导率的基板，优选将转移粘合剂32尽可能地形成为薄且均匀。
在涂覆转移粘合剂32之前，可以在转移基板40与Box层12a的贴合表面上形成由选自包括SiO2、Si3N4和氮氧化物(SiOxNy)或它们的组合的组中的一种制成的薄膜。通过形成这样的薄膜，可以提高表面粗糙度和润湿性，从而提高贴合力。薄膜的厚度优选在0.05～10μm的范围内。膜的形成方法没有特别限制，但是例如等离子体膜形成法、化学气相沉积法、物理气相沉积法等是优选的。代替或除了在转移基板40上形成薄膜之外，还可以在减薄的器件晶片10a的Box层12a的表面上形成薄膜。
如图1E中所示，在减薄的器件晶片10a的表面处露出Box层12a。Box层12a通常为50～1000nm，但是在Si基础基板11b被完全去除之后，Box层12a由于硅器件层13的图案布线引起的局部应力而局部变形，从而出现与布线图案相对应的1～10nm高度的台阶。由于这些台阶，不可能通过直接贴合或等离子贴合将Box层12a贴合到转移基板40。因此，为了将具有台阶的表面贴合到转移基板40，通过转移粘合剂32进行贴合。
在涂覆了转移粘合剂32之后，优选在100～200℃进行烘烤和半固化，以去除溶剂并防止在贴合时由于加热而脱气。优选地，温度为120℃以上且180℃以下。
在这种情况下，如果在Box层12a侧上涂覆转移粘合剂32，然后进行烘烤，则存在临时贴合粘合剂31a的成分变形而出现层状不规则或空隙的情况。因此，优选在转移基板40侧涂布转移粘合剂32。
作为涂覆转移粘合剂32的方法，可以使用诸如模具涂覆、狭缝涂覆、浸涂或旋涂等方法。旋涂是优选的，因为它能够仅在贴合表面侧均匀涂覆。
如图1F中所示，涂覆有转移粘合剂32的Box层12a和转移基板40彼此贴合。例如，在贴合之前加热之后，涂覆有转移粘合剂32的减薄的器件晶片10a与转移基板40的贴合表面彼此面对并且在彼此接触的同时对其施加负荷。在保持该负荷的同时进行加热，使得转移粘合剂32完全固化以实现贴合。所施加的负荷的上限例如小于20kgf/cm2，优选为10kgf/cm2以下，更优选为5kgf/cm2以下。通过将负荷的上限设置为小于2kgf/cm2，可以以不引起Si器件层13，特别是其焊料凸块变形的负荷进行贴合。另一方面，优选地施加1kgf/cm2以上的负荷。通过将负荷设置为1kgf/cm2以上，在修正转移基板40自身具有的5～50μm的翘曲的同时进行层叠。减薄的器件晶片10a和转移基板40二者都可能具有翘曲，并且可以通过在贴合的同时施加负荷来修正这些翘曲。
贴合时的加热温度优选在不超过转移粘合剂32的耐热温度和焊料凸块的熔点的范围内尽可能高。特别地，贴合时的加热温度更优选地比所使用的转移粘合剂32的耐热温度或所使用的焊料凸块的熔点较低者低15～50℃，进一步优选低20～40℃。例如，当焊料凸块的熔点为250℃时，将温度升高至优选200～245℃并且更优选220～240℃的温度范围。
就产量而言，维持在贴合时的加热温度范围内的时间优选尽可能短。维持时间为1～60分钟，优选为2～30分钟，更优选为5～10分钟。
转移贴合可以在大气中或真空下进行，但优选在1E-1至1E-5Torr的真空下进行，优选在1E-2至1E-4Torr的真空下进行。可以通过将真空度设置为1E-5Torr以上进行转移贴合，以防止气泡残留在贴合界面。
由于转移贴合工序是在不将Si器件层13a倒置的情况下将其转移的方法，所以可以在Si器件层13a形成到(up to)焊料凸块的状态下进行转移，因此，不需要用于在转移之后形成诸如电线等有源部分的工序。
4.分离工序
将描述分离工序。临时贴合的支撑基板20被分离(图1G)。分离工序通常可以通过物理手段(包括机械手段)或化学手段单独或组合地进行。例如，通过机械力，例如通过在贴合表面的端部之间插入楔形件来分开支撑基板20，使得支撑基板20被容易地分离。作为化学手段，可以使用例如通过溶剂溶胀或溶解等。作为光化学手段，可以使用光固化等。
5.粘合剂去除工序
将描述粘合剂去除工序(图1H)。根据需要，可以进行粘合剂去除工序以清除残留在Si器件层13a的表面上的临时贴合粘合剂31a的残留物。由于诸如对薄荷烷等有机溶剂可使临时贴合粘合剂31溶胀，所以可以通过将Si器件层13a浸入对薄荷烷中来容易地去除临时贴合粘合剂31a的残留物。浸入时间为1～10分钟，优选3～5分钟。
通过上述本实施方式的器件基板制造方法，能够得到器件基板1，其中Si器件层13a、Box层12a和转移基板40通过转移粘合剂32而层叠在一起。如上所述，本实施方式的器件基板制造方法不需要会引起金属杂质扩散的高温工序。此外，Box层12a和转移基板40均具有高热导率并且是电绝缘体，因此导致优异的散热性和在高频损耗小。此外，当获得减薄的器件晶片10a时，如上所述，由于SOI器件基板10的Si基础基板11是在适合于去除的预定条件下被去除的，因此不会出现与支撑基板20分离。
实施例
在下文中，将结合实施例和比较例更详细地描述本发明，但是本发明不限于此。
[实施例1]
作为形成有器件的SOI器件基板，使用了晶片，该晶片包括外径为300mm且厚度为4μm的Si器件层、由AlN制成的厚度为250nm的薄膜Box层和厚度为725μm的Si基础基板。以最小150μm的间距在器件的最外表面上形成直径均为80μm的焊料凸块。
作为临时贴合粘合剂，由信越化学株式会社制造的硅酮树脂粘合剂TA1070T/TA2570V3/TA4070层叠并通过旋涂法涂覆在SOI器件基板的提供有Si器件层的表面上。具体地，首先，层叠10μm的TA1070T作为器件保护层，然后层叠10μm的TA2570V3作为处理后用作支撑基板的分离表面的层，然后层叠100μm的TA4070作为与支撑基板的贴合层。将Si晶片用作支撑基板。使用由EV Group Company制造的半自动晶片贴合机EVG520IS，保持临时贴合粘合剂和支撑基板并且在10-4Torr的真空下，在140℃以1kgf/cm2的负荷使二者彼此贴合，然后通过在190℃的烘箱中处理2小时使临时贴合粘合剂固化。
然后，使用东京精工株式会社(Tokyo Seimitsu Co.，Ltd.)制造的抛光研磨机PG300，通过使用#2000磨石将位于SOI器件基板的背侧上的Si基础基板减薄至40μm的厚度。尽管在研磨之后的表面上观察到锯痕，但是未观察到晶片的分离、破裂或边缘碎裂。
随后，使用由MIPOX Corporation制造的晶片边缘抛光机NME-123N，通过带抛光进行边缘修整。修整宽度设置为从晶片的最外周向内2mm。进行该修整而不会引起破裂或分离。
随后，使用由Mimasu Semiconductor Industry Co.，Ltd.制造的旋转蚀刻机MSE2000，通过用酸进行旋转蚀刻来去除残留在背侧上的厚度为40μm的Si基础基板。所使用的酸是HF/HNO3/H3PO4/H2SO4的混合酸，并且在3分钟的蚀刻时间内完全去除了Si基础基板，从而获得减薄的器件晶片。
然后，作为具有高热导率并且是电绝缘体的转移基板，使用外径为300mm，厚度为725μm，热导率为200W/m·K且电阻率为5E+15Ω·cm的AlN烧结体基板。作为转移粘合剂，将具有低应力的热固性环氧改性硅酮粘合剂TA4070用环戊酮稀释，以制备粘合剂浓度为0.5wt％的涂料溶液。将该涂料溶液旋涂在作为转移基板制备的AlN晶片上，从而形成面内偏差为±5％，厚度为1μm的转移粘合剂层。将涂有转移粘合剂的转移基板在150℃烘烤5分钟，从而进行溶剂去除和半固化。
随后，使用由Suss Micro Tec AG制造的晶片贴合机SB8，将减薄的器件晶片和转移基板彼此贴合。涂有转移粘合剂的转移基板和减薄的器件晶片在室温彼此层叠，然后通过施加3kgf/cm2的负荷并且在1E-4Torr的真空下在240℃将它们保持10分钟而使它们彼此贴合。之后，在65℃以下的温度解除负荷，取出贴合的晶片。
通过将楔形物插入贴合晶片的临时贴合界面以机械地分离支撑基板，Si器件层通过Box层转移到转移基板。在外观上，转移的Si器件层没有分离。此外，使用光学显微镜观察平面中器件图案的结果是，图案没有分离，也没有观察到焊料凸块的分离。
将已转移有Si器件层的Box层浸入对薄荷烷中5分钟，从而去除残留在表面上的临时贴合粘合剂。在转移的Si器件层和Box层之间的界面处未观察到分离，并且转移粘合剂没有被对薄荷烷洗脱。使用光学显微镜观察清洁后的器件表面的结果是，没有观察到图案分离或焊料凸块变形。这样，Si器件层在保持原始器件图案的状态下转移到Box层。从转移基板分割各个器件后，对其施加1GHz的高频，并在一小时后测量器件的表面温度，结果几乎观察不到温度升高。此外，信号与噪声之间的隔离度非常高，因此非常好。
[实施例2]
制备与实施例1相同的SOI器件基板，不同之处在于，使用金刚石作为Box层，该金刚石由甲烷和氢的混合气体合成，热导率高，是电绝缘体，厚度为200nm，并且以与实施例1相同的方式，通过减薄的器件晶片制造器件基板。但是，使用Si3N4基板代替AlN基板作为转移基板。以相同的方式进行转移粘合剂的涂覆，但是通过将负荷降低至1kgf/cm2进行粘合。
减薄的器件晶片被均匀地贴合。分离支撑基板的结果是，Si器件层通过Box层转移到转移基板。使用光学显微镜观察清洁后的Si器件层的结果是，未观察到凸块的分离或变形。在与实施例1相同的条件下测量转移基板的温度升高，结果是温度比测量之前的温度升高约3℃，但是此后未观察到进一步的温度升高，因此温度基本恒定且稳定。此外，隔离性极好。
[实施例3]
制备了以与实施例1相同的方式形成的SOI器件基板，不同之处在于，该SOI器件基板的Box层是通过溅射法涂覆的Al2O3，该Al2O3热导率高，是电绝缘体，厚度为150nm，并且以与实施例1相同的方式通过减薄的器件晶片制造器件基板。以相同的方式在Box层上涂覆转移粘合剂，但是通过将负荷增加至10kgf/cm2进行贴合。
减薄的器件晶片被良好地贴合。分离支撑基板的结果是，Si器件层通过Box层转移到转移基板。使用光学显微镜观察清洁后的Si器件层的结果是，未观察到凸块的分离或变形。在与实施例1相同的条件下测量温度升高的结果是，观察到约5℃的升高，但没有进一步升高。此外，隔离性极好。
[实施例4]
制备实施例1中所述的SOI器件基板，并且以与实施例1相同的方式通过减薄的器件晶片制造器件基板。但是，使用Si3N4基板代替AlN基板作为转移基板，并且预先通过等离子体膜形成方法在与Box层的贴合表面上涂覆约1μm的SiO2，然后进行抛光以使平滑至Ra0.5nm。之后，以与实施例1相同的方式涂覆转移粘合剂，但是通过将温度降低至220℃进行贴合。
贴合减薄的器件晶片。分离支撑基板的结果是，Si器件层通过Box层转移到转移基板。使用光学显微镜观察清洁后的Si器件层的结果是，未观察到凸块的分离或变形，从而保持了良好的状态。以与实施例1相同的方式测量温度升高的结果是，温度升高约7.5℃，此后保持恒定。隔离性没有特别的问题。
[实施例5]
制备实施例1中所述的SOI器件基板，并且以与实施例1相同的方式通过减薄的器件晶片制造器件基板。但是，使用蓝宝石基板代替AlN基板作为转移基板，并且在涂覆转移粘合剂时，制备了粘合剂浓度为0.05wt％的涂料溶液，涂覆后转移粘合剂的层厚为0.1μm。
贴合减薄的器件晶片。分离支撑基板的结果是，除了距外周10mm的区域以外，Si器件层被转移。由于实现了大部分转移，因此可以看出，为了转移整个表面，必须提供厚度至少为0.1μm以上的转移粘合剂层。在与实施例1相同的条件下测量各个器件的温度升高。观察到约11℃的温度升高，但是此后温度恒定，并且没有出现特别的问题。实际使用中隔离性没有特别问题。
[比较例1]
制备直径为200mm的普通SOI器件基板，其中在Si基础基板上形成厚度为100nm的SiO2 Box层，并形成与实施例1相同的Si器件层，并且以与实施例1相同的方式通过减薄的器件晶片制造器件基板，不同之处在于使用合成石英的转移基板代替AlN烧结体的转移基板。如实施例1中那样使用1GHz高频器件的结果是，器件的温度升至60℃，并且噪声/信号隔离明显恶化，因此该器件无法使用。
[比较例2]
制备与实施例1相同的SOI器件基板，并且以与实施例1相同的方式通过减薄的器件晶片制造器件基板。但是，使用耐热温度为120℃的液态环氧树脂作为转移粘合剂，并且不将其涂覆在由AlN制成的转移基板上，而是通过旋涂涂覆在减薄的器件晶片侧，并且在110℃进行烘烤。结果，减薄的器件晶片发生褶皱并与支撑基板分离。即，它们没有彼此贴合，并且在减薄的器件晶片的厚度很薄的状态下，不能抑制由于热引起的临时贴合粘合剂的变形，从而产生褶皱。另外，由于转移粘合剂的耐热温度低，转移基板也不能承受焊接热量，从而使转移基板的大多数器件发生导通故障。
[比较例3]
使用3M公司制造的WSS作为临时粘合剂，进行与支撑基板的临时贴合。WSS是UV固化型丙烯酸系粘合剂，并且配置为通过照射YAG激光来提供分离层。因此，支撑基板需要在UV至近红外区域是透明的，并且其中将TEMPAX基板用作支撑基板。除此之外，以与实施例1相同的方式，研磨背表面，进行边缘修整，并用酸进行蚀刻。分离修整后的器件晶片的外周部，朝着基板的中心出现褶皱。这是因为用作WSS的UV吸收层被酸腐蚀并与支撑基板分离。由于确认了被酸腐蚀，所以尝试在70℃使用50％的KOH作为碱进行旋转蚀刻，但是在蚀刻期间在器件晶片的外周部发生分离。利用WSS，在维持减薄的器件晶片与支撑基板之间贴合的状态下，不能完全去除晶片背侧的Si基础基板。
尽管上面已经描述了实施例，但是本发明不限于这些实施例。例如，本领域技术人员针对前面的各个实施例适当地通过增加、删除或改变组成部件的设计而获得的实施例以及通过适当地组合各个实施例的特征而获得的实施例，只要它们是根据本发明的要点，那么也包括在本发明的范围内。
附图标记列表
1 器件基板
10 SOI器件基板
10a 减薄的器件晶片
11 Si基础基板
12 Box层
13 Si器件层
20 支撑基板
31 临时贴合粘合剂
32 转移粘合剂
40 转移基板。

Claims (12)

1.一种器件基板，包括：
Box层，其具有至少比SiO2高的热导率并且是电绝缘体；
Si器件层，其形成在所述Box层的一个表面上；和
基板，其具有至少比SiO2高的热导率并且是电绝缘体，所述基板通过耐热温度至少为150℃的粘合剂形成在所述Box层的另一表面上。
2.根据权利要求1所述的器件基板，其中所述Box层由选自由AlN、Si3N4、Al2O3和金刚石及其组合组成的组中的一种制成。
3.根据权利要求1或2所述的器件基板，其中所述基板是由选自由AlN、Si3N4和Al2O3及其组合组成的组中的一种制成的陶瓷或单晶。
4.根据权利要求1至3中任一项所述的器件基板，还包括形成在所述Box层与所述基板之间并且由选自由SiO2、Si3N4和氮氧化物(SiOxNy)及其组合组成的组中的一种制成的层。
5.根据权利要求1至4中任一项所述的器件基板，其中所述粘合剂是热固性环氧改性的硅酮。
6.根据权利要求1至5中任一项所述的器件基板，其中所述粘合剂的厚度为0.1～5μm。
7.一种器件基板制造方法，包括：
临时贴合步骤，使用临时贴合粘合剂将SOI器件基板的Si器件层侧临时贴合到支撑基板，所述SOI器件基板包括Si基础基板、形成在所述Si基础基板上的Box层和形成在所述Box层上的Si器件层；
Si基础基板去除步骤，通过由选自由研磨、抛光和蚀刻及其组合组成的组中的一种去除临时贴合的SOI器件基板的Si基础基板，直到露出所述Box层，从而获得减薄的器件晶片；
转移贴合步骤，使用耐热温度至少为150℃的转移粘合剂，通过施加热量和压力将所述减薄的器件晶片的Box层侧与转移基板彼此转移贴合；和
分离步骤，将所述支撑基板与所述Si器件层分离。
8.根据权利要求7所述的器件基板制造方法，还包括粘合剂去除步骤，用于去除所述分离步骤后残留在所述Si器件层的表面上的所述临时贴合粘合剂。
9.根据权利要求7或8所述的器件基板制造方法，其中将耐酸性优异的硅酮树脂用作所述临时贴合粘合剂。
10.根据权利要求7至9中任一项所述的器件基板制造方法，其中所述Box层由选自由AlN、Si3N4、Al2O3和金刚石及其组合组成的组中的一种制成。
11.根据权利要求7至10中任一项所述的器件基板制造方法，还包括以下步骤：在所述Box层与所述转移基板的贴合表面上和/或所述转移基板与所述Box层的贴合表面上形成由选自由SiO2、Si3N4和氮氧化物(SiOxNy)及其组合组成的组中的一种制成的层。
12.根据权利要求7至11中任一项所述的器件基板制造方法，其中所述转移基板是由选自由AlN、Si3N4和Al2O3及其组合组成的组中的一种制成的陶瓷或单晶。
CN201880046539.7A 2017-07-14 2018-07-10 具有高热导率的器件基板及其制造方法 Active CN110892506B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017138026 2017-07-14
JP2017-138026 2017-07-14
PCT/JP2018/026068 WO2019013212A1 (ja) 2017-07-14 2018-07-10 高熱伝導性のデバイス基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN110892506A true CN110892506A (zh) 2020-03-17
CN110892506B CN110892506B (zh) 2024-04-09

Family

ID=65002076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880046539.7A Active CN110892506B (zh) 2017-07-14 2018-07-10 具有高热导率的器件基板及其制造方法

Country Status (8)

Country Link
US (1) US11361969B2 (zh)
EP (1) EP3654366A4 (zh)
JP (1) JP6854895B2 (zh)
KR (1) KR102558905B1 (zh)
CN (1) CN110892506B (zh)
SG (2) SG11201912503WA (zh)
TW (1) TWI798236B (zh)
WO (1) WO2019013212A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112930106A (zh) * 2021-01-22 2021-06-08 杭州唯灵医疗科技有限公司 一种柔性电子设备及柔性电子设备的组装方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6431631B1 (ja) * 2018-02-28 2018-11-28 株式会社フィルネックス 半導体素子の製造方法
CN113454758B (zh) * 2019-02-25 2024-04-26 三菱电机株式会社 半导体元件的制造方法
JP7041648B2 (ja) * 2019-07-17 2022-03-24 信越化学工業株式会社 複合基板の製造方法
WO2023021972A1 (ja) * 2021-08-17 2023-02-23 信越半導体株式会社 仮接合ウェーハ及びその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020134503A1 (en) * 2001-03-20 2002-09-26 Accucorp Technical Services, Inc. Silicon wafers bonded to insulator substrates by low viscosity epoxy wicking
JP2005129825A (ja) * 2003-10-27 2005-05-19 Sumitomo Chemical Co Ltd 化合物半導体基板の製造方法
JP2007266044A (ja) * 2006-03-27 2007-10-11 New Japan Radio Co Ltd 半導体装置の製造方法
US20080153257A1 (en) * 2006-12-26 2008-06-26 Oleg Kononchuk Method for producing a semiconductor-on-insulator structure
JP2008218814A (ja) * 2007-03-06 2008-09-18 Sumitomo Electric Ind Ltd パワーモジュール
CN102203917A (zh) * 2008-10-31 2011-09-28 布鲁尔科技公司 用于临时晶片粘合的环烯烃组合物
KR20150006837A (ko) * 2012-05-08 2015-01-19 신에쓰 가가꾸 고교 가부시끼가이샤 방열 기판 및 그 제조 방법
CN104617195A (zh) * 2015-02-06 2015-05-13 扬州乾照光电有限公司 一种近红外发光二极管及其生产方法
CN105140122A (zh) * 2015-08-10 2015-12-09 中国电子科技集团公司第五十五研究所 一种改善GaN HEMT器件散热性能的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047975A (ja) * 2002-05-17 2004-02-12 Semiconductor Energy Lab Co Ltd 積層体の転写方法及び半導体装置の作製方法
EP1363319B1 (en) * 2002-05-17 2009-01-07 Semiconductor Energy Laboratory Co., Ltd. Method of transferring an object and method of manufacturing a semiconductor device
WO2005065357A2 (en) * 2003-12-29 2005-07-21 Translucent, Inc. Rare earth-oxides, rare-earth-nitrides, rare earth-phosphides and ternary alloys with silicon
JP4389626B2 (ja) 2004-03-29 2009-12-24 ソニー株式会社 固体撮像素子の製造方法
TWI478275B (zh) * 2008-02-26 2015-03-21 Kyocera Corp A wafer support portion and a method of manufacturing the same, and an electrostatic chuck using the same
US8440544B2 (en) * 2010-10-06 2013-05-14 International Business Machines Corporation CMOS structure and method of manufacture
WO2013063652A1 (en) * 2011-11-04 2013-05-10 The Silanna Group Pty Ltd Method of producing a silicon-on-insulator article
KR101852229B1 (ko) 2011-12-22 2018-04-25 신에쓰 가가꾸 고교 가부시끼가이샤 복합 기판
JP2014086665A (ja) * 2012-10-26 2014-05-12 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物ドナー複合基板およびその製造方法、ならびにｉｉｉ族窒化物複合基板およびその製造方法
WO2014178356A1 (ja) * 2013-05-01 2014-11-06 信越化学工業株式会社 ハイブリッド基板の製造方法及びハイブリッド基板
FR3012604B1 (fr) * 2013-10-25 2017-03-03 Auxitrol Sa Capteur de pression comprenant une structure de controle d'une couche d'adhesif resistante aux variations de temperatures
JP6208646B2 (ja) * 2014-09-30 2017-10-04 信越化学工業株式会社 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板
US11069560B2 (en) * 2016-11-01 2021-07-20 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020134503A1 (en) * 2001-03-20 2002-09-26 Accucorp Technical Services, Inc. Silicon wafers bonded to insulator substrates by low viscosity epoxy wicking
JP2005129825A (ja) * 2003-10-27 2005-05-19 Sumitomo Chemical Co Ltd 化合物半導体基板の製造方法
JP2007266044A (ja) * 2006-03-27 2007-10-11 New Japan Radio Co Ltd 半導体装置の製造方法
US20080153257A1 (en) * 2006-12-26 2008-06-26 Oleg Kononchuk Method for producing a semiconductor-on-insulator structure
JP2008218814A (ja) * 2007-03-06 2008-09-18 Sumitomo Electric Ind Ltd パワーモジュール
CN102203917A (zh) * 2008-10-31 2011-09-28 布鲁尔科技公司 用于临时晶片粘合的环烯烃组合物
KR20150006837A (ko) * 2012-05-08 2015-01-19 신에쓰 가가꾸 고교 가부시끼가이샤 방열 기판 및 그 제조 방법
CN104617195A (zh) * 2015-02-06 2015-05-13 扬州乾照光电有限公司 一种近红外发光二极管及其生产方法
CN105140122A (zh) * 2015-08-10 2015-12-09 中国电子科技集团公司第五十五研究所 一种改善GaN HEMT器件散热性能的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112930106A (zh) * 2021-01-22 2021-06-08 杭州唯灵医疗科技有限公司 一种柔性电子设备及柔性电子设备的组装方法

Also Published As

Publication number Publication date
SG11201912503WA (en) 2020-01-30
JPWO2019013212A1 (ja) 2020-04-16
TW201908124A (zh) 2019-03-01
SG10201913156WA (en) 2020-02-27
KR20200026822A (ko) 2020-03-11
KR102558905B1 (ko) 2023-07-21
WO2019013212A1 (ja) 2019-01-17
EP3654366A1 (en) 2020-05-20
US11361969B2 (en) 2022-06-14
US20200227263A1 (en) 2020-07-16
JP6854895B2 (ja) 2021-04-07
CN110892506B (zh) 2024-04-09
TWI798236B (zh) 2023-04-11
EP3654366A4 (en) 2021-04-14

Similar Documents

Publication Publication Date Title
US11876014B2 (en) Method of transferring device layer to transfer substrate and highly thermal conductive substrate
CN110892506B (zh) 具有高热导率的器件基板及其制造方法
US11652083B2 (en) Processed stacked dies
KR102050541B1 (ko) 초박막 웨이퍼의 임시 본딩을 위한 방법 및 장치
TW202343661A (zh) 用於簡化的輔具晶圓的dbi至矽接合
JP6208646B2 (ja) 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板
JP3502036B2 (ja) 半導体素子の製造方法および半導体素子
US20120329243A1 (en) Process for fabricating a semiconductor structure employing a temporary bond
JP2012064710A (ja) 半導体素子の製造方法
CN108242393B (zh) 一种半导体器件的制造方法
US20130154049A1 (en) Integrated Circuits on Ceramic Wafers Using Layer Transfer Technology
JP2008270465A (ja) マイクロトランスの製造方法
WO2021210047A1 (ja) 半導体素子の製造方法
WO2020008882A1 (ja) デバイス層転写基板の製造方法及びデバイス層転写基板
KR20230074056A (ko) 단결정 박막의 전사방법 및 이를 이용한 반도체 소자의 제조방법
TW202125703A (zh) 絕緣層上覆矽的製造方法
JP2013065760A (ja) サポート基板、サポート基板の製造方法、半導体基板の加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant