JP2008218814A - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP2008218814A
JP2008218814A JP2007055947A JP2007055947A JP2008218814A JP 2008218814 A JP2008218814 A JP 2008218814A JP 2007055947 A JP2007055947 A JP 2007055947A JP 2007055947 A JP2007055947 A JP 2007055947A JP 2008218814 A JP2008218814 A JP 2008218814A
Authority
JP
Japan
Prior art keywords
power module
solder
semiconductor chip
layer
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007055947A
Other languages
English (en)
Inventor
Masayuki Kato
雅幸 加藤
Mutsumi Ito
睦 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2007055947A priority Critical patent/JP2008218814A/ja
Publication of JP2008218814A publication Critical patent/JP2008218814A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

【課題】接続信頼性を維持しつつＰｂフリー化を図ることが可能なパワーモジュールおよびその製造方法を提供する。
【解決手段】パワーモジュール１０は、半導体素子が形成された半導体チップ１１と、半導体チップ１１で発生した熱を熱交換媒体に放出するためのヒートシンク２１と、ヒートシンク２１と半導体チップ１１との間に介在する金属配線２３とを備えている。半導体チップ１１と金属配線２３との間には、Ｐｂフリー半田を用いた半田層１４が設けられ、金属配線２３とヒートシンク２１との間には、樹脂接着剤からなる絶縁樹脂層２６が設けられている。半田層が単一であることにより、低融点のＰｂフリー半田のみを用いることができ、接続信頼性が確保される。
【選択図】図２

Description

本発明は、Ｐｂフリー半田を用いて半導体チップを実装してなるパワーモジュールおよびその製造方法に関する。
図７は、従来のＩＧＢＴチップを搭載したパワーモジュールの構造を示す断面図である。同図に示すように、ＣｕＭｏ等により構成されている放熱基板１０１の主面側には、放熱基板１０１に、半田層１０２により固定されたＡｌ板１０４と、Ａｌ板１０４の主面にＡｌろうによって固定されたＡｌＮ板１０６と、ＡｌＮ板１０６の主面にＡｌろうによって固定されたＡｌ配線１０８と、Ａｌ配線１０８の上に、半田層１０９により固定された半導体チップ１２０とを備えている。また、放熱基板１０１の裏面側には、グリース１１２によりフィン付きのヒートシンク１１３が取り付けられている。上記Ａｌ板１０４，ＡｌＮ板１０６およびＡｌ配線１０８は、ＤＢＡ基板として一体的に用いられている。
このように、Ａｌ板１０４，ＡｌＮ板１０６およびＡｌ配線１０８をＤＢＡ基板（絶縁層を含む配線部材）として用いたパワーモジュールの構造は、たとえば、特許文献１に記載されている（同文献の図５参照）。特許文献１の図８には、チップ直下の半田層（同図の符号１２２）には、液相点が３００℃〜３３０℃の高融点半田（Ｓｎ−90%Ｐｂ）を用い、下方の半田層（同図の符号１２５）には、液相点が２１６℃程度の低融点半田（Ｓｎ−50%Ｐｂ）を用いている例が開示されている。なお、本明細書においては、組成割合を表す「％」は、重量％を示すものとする。
特開２００１−１６８２５６号公報
上記図７に開示される構造では、互いに融点が異なる２つの半田層１０２，１０９が設けられている。一般に、コストの上昇を回避したい場合には、できるだけ高融点のろう材（たとえば、特許文献１に記載されているような，融点が６００℃程度のＡｌ−11%Ｓｉ−2%Ｍｇ）の使用を避けて、リフロー炉を利用できる半田を用いる。そこで、図７に示す下方の半田層１０２には、たとえば特許文献１における低融点半田（Ｓｎ−50%Ｐｂ）や、液相点が１８３℃程度の共晶半田（Ｓｎ−37%Ｐｂ）を用い、上方の半田層１０９には、たとえば液相点が３００℃〜３３０℃の高融点半田（Ｓｎ−90%Ｐｂなど）を用いるのが一般的である。すなわち、先の半田付け工程では高融点半田を用い、後の半田付け工程では、先の工程で形成された半田層がリフロー炉内で融解しないように、低融点半田を用いるのである。
ところで、近年、環境問題から各種製品として、Ｐｂ（鉛）を使わない、いわゆるＰｂフリー（鉛フリー）部品を用いることが義務づけられつつある。しかしながら、低融点半田（Ｓｎ−50%Ｐｂ）を、たとえば（Ｓｎ−3.0%Ａｇ−0.5%Ｃｕ）などの低融点のＰｂフリー半田に置き換えることは現在の技術で可能であるが、従来の高融点半田（Ｓｎ−90%Ｐｂ）に代わる，接続信頼性の高い高融点のＰｂフリー半田が存在しないのが現状である。したがって、従来のパワーモジュールの構造では、高い接続信頼性を維持しつつ、Ｐｂフリー化を図ることは困難であった。
本発明の目的は、接続信頼性を維持しつつ、Ｐｂフリー化を図ることが可能なパワーモジュールおよびその製造方法を提供することにある。
本発明のパワーモジュールは、半導体チップと配線部材との間にＰｂフリー半田を含む半田層を介在させる一方、配線部材と支持基材との間に絶縁樹脂層を介在させたものである。つまり、従来のパワーモジュールにおける一方の半田層に代えて、絶縁樹脂層を設けたものである。
これにより、単一の工程で半田層を形成すれば済むので、比較的低融点で接続信頼性の高いＰｂフリー半田のみを用いることができる。よって、接続の信頼性を確保しつつ、Ｐｂフリー化を図ることができる。
絶縁樹脂層の使用可能温度が、Ｐｂフリー半田の液相点よりも高いことにより、先に絶縁樹脂層を形成する工程を採用することが可能になり、製造コストの低減を図ることができる。
絶縁樹脂層の熱伝導率が、３（Ｗ／ｍ・Ｋ）以上であることにより、配線部材と支持部材との間の熱抵抗を小さくすることができ、放熱性能を高く維持することができる。
絶縁樹脂層の厚みが、０．４ｍｍ以下であることにより、さらに熱抵抗を低減することができる。
支持部材が、フィンを有するヒートシンク部材であることにより、構造が簡素化されてコストの低減を図ることができるとともに、半導体チップから熱交換媒体に至る経路の熱抵抗が小さくなるので、放熱性能がより高くなる。
本発明のパワーモジュールの製造方法は、支持部材上に、樹脂接着剤により配線部材を固着した後、鉛フリー半田により、配線部材上に半導体チップを固着する方法である。
この方法により、接続信頼性が高いＰｂフリー化されたパワーモジュールを、安価に組み立てることができる。
半田付け工程を、リフロー炉内で行うことにより、短時間で半田付け工程を行うことができ、製造コストの低減を図ることができる。
本発明のパワーモジュールまたはその製造方法によると、接続信頼性を確保しつつ、Ｐｂフリー化を図ることができる。
−パワーモジュールの構造−
図１は、実施の形態におけるパワーモジュールセットの構造を示す斜視図である。同図に示すように、本実施形態のパワーモジュールセットは、放熱器５０の上に、複数のパワーモジュール１０を取り付けて構成されている。放熱器５０は、天板５０ａと天板５０ａに接合された容器５０ｂとからなり、天板５０ａには、パワーモジュール１０を組み込むための多数の矩形状貫通穴が設けられている。本実施形態においては、矩形状貫通穴が多数設けられているが、１つだけでもよい。放熱器５０を構成する天板５０ａと容器５０ｂとは、アルミニウムまたはアルミニウム合金からなり、ダイキャスト，押し出し，鍛造，鋳造，機械加工等によって組み立てることができる。
本実施の形態では、放熱器５０は天板５０ａと容器５０ｂとを個別に形成してから両者を接合しているが、天板と容器とを一体に形成してもよい。その場合、たとえば一体型を用いたダイキャストにより放熱器を形成することができる。
図２は、実施の形態に係るパワーモジュールセットのII-II線における断面図である。ただし、図２において配線構造の図示は省略されている。図３は、図２の一部を拡大して示す断面図である。本実施の形態のパワーモジュールセットにおいて、放熱器５０の天板５０ａと容器５０ｂとの間の空間５１には、熱交換媒体としての冷却水が図２の紙面に直交する方向に流れている。パワーモジュール１０は、Ｏリング２５により気密を保持しつつボルト５４により天板５０ａにネジ止めされている。また、パワーモジュール１０は、主要部材として、ＩＧＢＴなどの半導体素子が形成された半導体チップ１１と、半導体チップ１１内の半導体素子と外部部材とを電気的に接続するための金属配線２３と、金属配線２３と半導体チップ１１とを接合する，Ｐｂフリー半田を含む半田層１４と、半導体チップ１１で発生した熱を外方に放出するためのヒートシンク２１と、金属配線２３をヒートシンク２１に固着する絶縁樹脂層２６とを備えている。図３に示すように、半導体チップ１１の上面および下面には、それぞれ、ＩＧＢＴなどの半導体素子の活性領域に接続される上面電極１２および裏面電極１３が設けられている。そして、半導体チップ１１の裏面電極１３が、半田層１４によって、金属配線２３に導通状態で接合されている。
ヒートシンク２１は、平板部２１ａと、平板部２１ａの裏面側から突出するフィン部２１ｂとからなり、平板部２１ａは、金属配線２３を支持する支持部材として機能している。そして、フィン部２１ｂは、熱交換媒体である冷却水にさらされて、熱交換効率を高めるように構成されている。ただし、フィン部２１ｂは必ずしも必要ではなく、また、フィン部２１ｂに代えて、他の放熱構造体を備えていてもよい。
また、放熱器５０の天板５０ａ上に、半導体チップ１１等を囲むモジュール樹脂枠５３が設けられていて、モジュール樹脂枠５３がボルト５４によって天板５０ａに固定されている。モジュール樹脂枠５３の内部および外表面には電極端子層５６が形成されている。この電極端子層５６と金属配線２３とは、大電流用配線１８によって接続されており、電極端子層５６と半導体チップ１１の上面電極１２の一部とは、信号配線１７によって接続されている。これによって、パワーモジュール１０と外部機器との電気的な接続が可能になっている。また、モジュール樹脂枠５３の内方には、シリコンゲルからなるゲル層４０が設けられていて、ヒートシンク２１の上面側で半導体チップ１１，信号配線１７，大電流用配線１８，金属配線２３，半田層１４，絶縁樹脂層２６などの部材がゲル層４０内に埋設されている。
本実施の形態のパワーモジュール１０の特徴は、Ｐｂフリー半田からなる半田層１４と、絶縁樹脂層２６とを備えている点にある。一般に、Ｐｂフリー半田には、以下のものがある。たとえば、Ｓｎ（液相点２３２℃），Ｓｎ−3.5%Ａｇ（液相点２２１℃），Ｓｎ−3.0%Ａｇ（液相点２２２℃），Ｓｎ−3.5%Ａｇ−0.55%Ｃｕ（液相点２２０℃），Ｓｎ−3.0%Ａｇ−0.5%Ｃｕ（液相点２２０℃），Ｓｎ−1.5%Ａｇ−0.85%Ｃｕ−2.0Ｂｉ（液相点２２３℃），Ｓｎ−2.5%Ａｇ−0.5%Ｃｕ−1.0Ｂｉ（液相点２１９℃），Ｓｎ−5.8Ｂｉ（液相点１３８℃），Ｓｎ−0.55%Ｃｕ（液相点２２６℃），Ｓｎ−0.55%Ｃｕ−その他（液相点２２６℃），Ｓｎ−0.55%Ｃｕ−0.3%Ａｇ（液相点２２６℃），Ｓｎ−5.0%Ｃｕ（液相点３５８℃），Ｓｎ−3.0%Ｃｕ−0.3%Ａｇ（液相点３１２℃），Ｓｎ−3.5%Ａｇ−0.5%Ｂｉ−3.0Ｉｎ（液相点２１６℃），Ｓｎ−3.5%Ａｇ−0.5%Ｂｉ−4.0Ｉｎ（液相点２１１℃），Ｓｎ−3.5%Ａｇ−0.5%Ｂｉ−8.0Ｉｎ（液相点２０８℃），Ｓｎ−8.0%Ｚｎ−3.0%Ｂｉ（液相点１９７℃）等がある。本実施の形態では、液相点が２５０℃以下の低融点のＰｂフリー半田、たとえば、Ｓｎ−3.0%Ａｇ−0.5%Ｃｕ（液相点２２０℃）を用いているが、これに限定されるものではない。ただし、Ｓｎ−5.0%Ｃｕ（液相点３５８℃），Ｓｎ−3.0%Ｃｕ−0.3%Ａｇ（液相点３１２℃）等の高融点のＰｂフリー半田（液相点が２５０℃を超えるもの）は除くものとする。
絶縁樹脂層２６には、本実施の形態では、金属やセラミクスの充填剤を含むエポキシ樹脂が用いられている。エポキシ樹脂の使用可能温度は、種類によって異なるが、２５０℃を超えるものを選択することは容易であり、本実施の形態では、Ｐｂフリー半田の液相点よりも高いものを用いている。したがって、後述するパワーモジュールの組み立て工程において、絶縁樹脂層２６を形成した後で、Ｐｂフリー半田のリフロー工程を行うことが可能になる。たとえば、エポキシ樹脂に、アルミナ，シリカ，アルミニウム，窒化アルミニウムなどを充填したものを用いることができ、熱伝導率が３．０（Ｗ／ｍ・Ｋ）以上であることが好ましく、５．０（Ｗ／ｍ・Ｋ）以上であることがより好ましい。
絶縁樹脂層２６の厚みは、０．４ｍｍ以下であることが好ましく、０．２ｍｍ以下であることがより好ましい。絶縁樹脂層２６の熱抵抗は、熱伝導率と厚みに依存して定まるが、厚みが薄いほど熱抵抗が小さくなる。したがって、厚みが０．４ｍｍ以下であることにより、放熱性能が高くなることになる。
本実施の形態では、ヒートシンク２１の材料として、焼結アルミニウム（焼結Ａｌ）を用いているが、これに限定されるものではない。たとえば、Ａｌ，Ａｌ合金，Ｃｕ，Ｃｕ合金などの他の金属、ＡｌＮ，ＳｉＮ，ＢＮ，ＳｉＣ，ＷＣなどのセラミックス、或いは、Ａｌ−ＳｉＣ，Ｃｕ−Ｗ，Ｃｕ−Ｍｏなどの複合材料を用いてもよい。
本実施の形態では、金属配線２３の材料として、ＣｕまたはＣｕ合金を用いているが、これに限定されるものではない。たとえば、Ａｌ，Ａｌ合金，ＤＢＡ基板，ＤＢＣ基板や、Ａｌ−ＳｉＣ，Ｃｕ−Ｗ，Ｃｕ−Ｍｏなどの複合材料を用いてもよい。ただし、ＤＢＡ基板やＤＢＣ基板を用いると、製造コストが高くつく。本発明では、ＤＢＡ基板やＤＢＣ基板を用いなくても接合の信頼性を維持することができるので、金属配線２３をＣｕやＣｕ合金などの金属板単体構造とすることにより、製造コストの削減を図ることができる。
本実施の形態によると、従来用いられていた２つの半田層に代えて、１つの半田層１４と、樹脂接着剤からなる絶縁樹脂層２６とを用いているので、工程の先後に応じて低融点のＰｂフリー半田と高融点のＰｂフリー半田とを用いる必要はなく、低融点のＰｂフリー半田だけで済むことになる。現在、Ｐｂフリー半田として、比較的Ｃｕ組成比の高いＰｂフリー半田（たとえば液相点が３００℃以上のＳｎ−5.0%Ｃｕ，Ｓｎ−3.0%Ｃｕ−0.3%Ａｇ）も開発されているが、銅喰われ問題，酸化物問題はじめ多くの問題が重なって、確実な接続信頼性を有する高融点のＰｂフリー半田は、いまだに存在しない。一方、低融点のＰｂフリー半田としては、たとえば液相点が２２０℃のＳｎ−3.0%Ａｇ−0.5%Ｃｕ（ＪＥＩＴＡ推奨合金）などの接続信頼性の高いものが得られている。また、樹脂接着剤としては、使用可能温度が２５０℃を超えるエポキシ樹脂など、低融点のＰｂフリー半田の液相点よりも高温に耐えうるものは容易に得られる。したがって、本実施の形態により、半田層１４をＰｂフリー化して、接続信頼性を確保しつつ、Ｐｂフリー化を図ることができるのである。
−パワーモジュールの製造工程−
次に、図４（ａ）〜（ｄ），図５（ａ）〜（ｄ）および図６（ａ）〜（ｃ）を参照しながら、本実施の形態のパワーモジュールの製造方法について説明する。図４（ａ）〜（ｄ）は、本実施の形態の製造工程における，樹脂接着剤の塗布からモジュール樹脂枠の取付までの工程を示す断面図である。図５（ａ）〜（ｄ）は、本実施の形態の製造工程における，チップマウントからポッティングまでの工程を示す断面図である。図６（ａ）〜（ｃ）は、本実施の形態の製造工程における，Ｏリングの設置からボルトの締結までの工程を示す断面図である。
まず、図４（ａ）に示す工程で、焼結Ａｌからなり、平板部２１ａとフィン部２１ｂとを有するヒートシンク２１を準備する。そして、ヒートシンク２１の平板部２１ａの上面上に、高熱伝導率を有する絶縁性エポキシ樹脂を塗布し、絶縁樹脂層２６を形成する。
次に、図４（ｂ）に示す工程で、所定形状にパターニングされた金属配線２３を絶縁樹脂層２６の上にマウントし、図４（ｃ）に示す工程で、絶縁樹脂層２６により、金属配線２３をヒートシンク２１の平板部２１の上面に固着する。
次に、図４（ｄ）に示す工程で、ヒートシンク２１の平板部２１ａの上に、モジュール樹脂枠５３を取り付ける。モジュール樹脂枠５３の内部および外表面には、電極端子層５６が一体成形により形成されている。そして、モジュール樹脂枠５３の内側には、電極端子層５６の一部が露出している。
次に、図５（ａ）に示す工程で、金属配線２３の上に、Ｐｂフリー半田を吐出または印刷し、Ｐｂフリー半田の上に、半導体チップ１１をマウントする。半導体チップ１１には、パワーデバイスとして機能するＩＧＢＴ、あるいはダイオードが形成されている。さらに、図５（ｂ）に示す工程で、パワーモジュールをリフロー炉に投入し、半導体チップ１１と金属配線２３とを接合する半田層１４を形成する。このときのリフロー炉の雰囲気は不活性ガス雰囲気または還元性雰囲気で、炉内の最高温度は２６０℃である。その後、フラックス洗浄を行なって、フラックス残渣を除去する。
次に、図５（ｃ）に示す工程で、比較的大径（たとえば４００μｍ径）のＡｌワイヤを用いたワイヤボンディングを行う。そして、半導体チップ１１の上面電極１２（図３参照）同士や、上面電極１２と金属配線２３との間、金属配線２３と電極端子層５６との間を接続する大電流用配線１８を形成する。その後、小径（たとえば１２５μｍ径）のＡｌワイヤを用いたワイヤボンディングを行なって、半導体チップ１１の上面電極１２と電極端子層５６との間を接続する信号配線１７を形成する。
次に、図５（ｄ）に示す工程で、シリコンゲルを用いたポッティングにより、モジュール樹脂枠５３の内方を埋めるゲル層４０を形成する。これにより、ヒートシンク２１の上面に設けられている、半導体チップ１１，信号配線１７，大電流用配線１８，金属配線２３，半田層１４，絶縁樹脂層２６などの部材が、ゲル層４０内に埋め込まれる。
次に、図６（ａ）に示す工程で、準備されている天板５０ａの矩形状貫通穴の周縁部に設けられた環状溝にＯリング２５を設置する。
次に、図６（ｂ）に示す工程で、天板５０ａの矩形状貫通穴にヒートシンク２１のフィン部２１ｂを挿通させて、パワーモジュール１０を放熱器５０にマウントし、図６（ｃ）に示す工程で、ボルト５４により、パワーモジュール１０を天板５０ａに固定する。同様にして、複数のパワーモジュールを、放熱器５０の複数の矩形状貫通穴に、それぞれ取り付ける。
上述の工程により、放熱器５０の天板５０ａにパワーモジュール１０が実装された後、天板５０ａが容器５０ｂに接合される（図１および図２参照）。この接合は、機械かしめ等によって行なってもよい。これより、パワーモジュールセットが形成される。なお、先に天板５０ａと容器５０ｂとを接合してから、天板５０ａに各パワーモジュール１０を取り付けてもよい。
本実施の形態のパワーモジュールの製造方法によると、先に、樹脂接着剤を用いて絶縁樹脂層２６を形成してから、Ｐｂフリー半田を用いて半田層１４を形成しているので、下方の部材の固着から上方の部材の固着までを、順次、効率よく行うことができる。すなわち、絶縁樹脂層２６の形成時には、金属配線２３のみを把持して樹脂接着剤の上に載置すればよく、半田層１４の形成時には、半導体チップ１１のみを把持してＰｂフリー半田の上に載置すればよいので、先に半田層１４を形成して半導体チップ１１および金属配線２３をヒートシンク２１上に載置するのに比べ、組立作業のための装置が簡素化され、作業能率も高くなる。よって、製造コストの低減を図ることができる。
（他の実施の形態）
本発明のパワーモジュールに配置される半導体素子は、ワイドバンドギャップ半導体（ＳｉＣ，ＧａＮなど）を用いたパワーデバイスでもよいし、Ｓｉを用いたパワーデバイスでもよい。
上記実施の形態では、半導体チップ１１に、ＩＧＢＴが形成されているが、ＭＯＳＦＥＴ，ダイオード，ＪＦＥＴなどが形成された半導体チップを用いてもよい。
上記実施の形態では、天板５０ａに多数のパワーモジュール１０を取り付ける構造を採ったが、天板を兼ねる単一のヒートシンク上に多数の半導体チップを搭載してもよい。
ヒートシンク２１との熱交換を行う熱交換媒体は、冷却能やコストを考慮すると、フロリナートや水などの液体であることが好ましい。ただし、ヘリウム，アルゴン，窒素，空気などの気体であってもよい。
上記開示された本発明の実施の形態の構造は、あくまで例示であって、本発明の範囲はこれらの記載の範囲に限定されるものではない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものである。
本発明のパワーモジュールは、ＭＯＳＦＥＴ，ＩＧＢＴ，ダイオード，ＪＦＥＴ等を搭載した各種機器に利用することができる。
実施の形態におけるパワーモジュールセットの構造を示す斜視図である。 実施の形態に係るパワーモジュールセットのII-II線における断面図である。 図２の一部を拡大して示す断面図である。 （ａ）〜（ｄ）は、実施の形態の製造工程における，樹脂接着剤の塗布からモジュール樹脂枠の取付までの工程を示す断面図である。 （ａ）〜（ｄ）は、実施の形態の製造工程における，チップマウントからポッティングまでの工程を示す断面図である。 （ａ）〜（ｃ）は、本実施の形態の製造工程における，Ｏリングの設置からボルトの締結までの工程を示す断面図である。 従来のＩＧＢＴチップを搭載したパワーモジュールの構造を示す断面図である。
符号の説明
１０ パワーモジュール
１１ 半導体チップ
１２ 上面電極
１３ 裏面電極
１４ 半田層
１７ 信号配線
１８ 大電流用配線
２１ ヒートシンク
２１ａ 平板部
２１ｂ フィン部
２３ 金属配線
２５ Ｏリング
２６ 絶縁樹脂層
４０ ゲル層
５０ 放熱器
５０ａ 天板
５０ｂ 容器
５３ モジュール樹脂枠
５６ 電極端子層

Claims (5)

  1. 半導体素子が形成された半導体チップと、
    前記半導体素子と外部とを電気的に接続するための配線部材と、
    前記半導体チップと前記配線部材との間に介在する，Ｐｂフリー半田を含む半田層と、
    前記配線部材を支持する支持部材と、
    前記配線部材と前記支持部材との間に介在する絶縁樹脂層と、
    を備えたパワーモジュール。
  2. 請求項１記載のパワーモジュールにおいて、
    前記絶縁樹脂層の使用可能温度は、前記Ｐｂフリー半田の液相点よりも高い、パワーモジュール。
  3. 請求項１または２記載のパワーモジュールにおいて、
    前記絶縁樹脂層の熱伝導率は、３（Ｗ／ｍ・Ｋ）以上である、パワーモジュール。
  4. 請求項３記載のパワーモジュールにおいて、
    前記絶縁樹脂層の厚みは、０．４ｍｍ以下である、パワーモジュール。
  5. 請求項１〜４のいずれかに記載のパワーモジュールにおいて、
    前記支持部材は、フィンを有するヒートシンク部材である、パワーモジュール。
JP2007055947A 2007-03-06 2007-03-06 パワーモジュール Pending JP2008218814A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007055947A JP2008218814A (ja) 2007-03-06 2007-03-06 パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007055947A JP2008218814A (ja) 2007-03-06 2007-03-06 パワーモジュール

Publications (1)

Publication Number Publication Date
JP2008218814A true JP2008218814A (ja) 2008-09-18

Family

ID=39838482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007055947A Pending JP2008218814A (ja) 2007-03-06 2007-03-06 パワーモジュール

Country Status (1)

Country Link
JP (1) JP2008218814A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051878A (ja) * 2014-09-02 2016-04-11 三菱電機株式会社 電力用半導体装置
KR20200026822A (ko) * 2017-07-14 2020-03-11 신에쓰 가가꾸 고교 가부시끼가이샤 고열전도성의 디바이스 기판 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007281A (ja) * 1999-06-18 2001-01-12 Hitachi Ltd パワー半導体モジュール
JP2001057406A (ja) * 1999-06-11 2001-02-27 Matsushita Electric Ind Co Ltd 放熱基板及びその製造方法
JP2002353383A (ja) * 2001-05-30 2002-12-06 Moric Co Ltd 半導体装置
JP2003303940A (ja) * 2002-04-12 2003-10-24 Hitachi Ltd 絶縁回路基板および半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057406A (ja) * 1999-06-11 2001-02-27 Matsushita Electric Ind Co Ltd 放熱基板及びその製造方法
JP2001007281A (ja) * 1999-06-18 2001-01-12 Hitachi Ltd パワー半導体モジュール
JP2002353383A (ja) * 2001-05-30 2002-12-06 Moric Co Ltd 半導体装置
JP2003303940A (ja) * 2002-04-12 2003-10-24 Hitachi Ltd 絶縁回路基板および半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051878A (ja) * 2014-09-02 2016-04-11 三菱電機株式会社 電力用半導体装置
KR20200026822A (ko) * 2017-07-14 2020-03-11 신에쓰 가가꾸 고교 가부시끼가이샤 고열전도성의 디바이스 기판 및 그 제조 방법
CN110892506A (zh) * 2017-07-14 2020-03-17 信越化学工业株式会社 具有高热导率的器件基板及其制造方法
KR102558905B1 (ko) * 2017-07-14 2023-07-21 신에쓰 가가꾸 고교 가부시끼가이샤 고열전도성의 디바이스 기판 및 그 제조 방법
CN110892506B (zh) * 2017-07-14 2024-04-09 信越化学工业株式会社 具有高热导率的器件基板及其制造方法

Similar Documents

Publication Publication Date Title
CN103035601B (zh) 在烧结银层上包括扩散焊接层的半导体器件
JP2009021530A (ja) 絶縁性樹脂膜およびパワーモジュール
US9887338B2 (en) Light emitting diode device
JP2007305962A (ja) パワー半導体モジュール
JP2007251076A (ja) パワー半導体モジュール
KR101013001B1 (ko) 효과적인 열 방출을 위한 선이 없는 반도체 패키지
JP2002368168A (ja) 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置
JP2008300379A (ja) パワーモジュール
JP5957862B2 (ja) パワーモジュール用基板
JP2006303400A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
US20050258550A1 (en) Circuit board and semiconductor device using the same
JP2008300476A (ja) パワーモジュール
JP2006282417A (ja) 金属−セラミックス接合基板
JP6429208B2 (ja) 半導体装置および移動体
JP6638282B2 (ja) 冷却器付き発光モジュールおよび冷却器付き発光モジュールの製造方法
JP2005340268A (ja) トランジスタパッケージ
JP2009038162A (ja) 放熱部品、その製造方法及びパワーモジュール
JP2008270294A (ja) ヒートシンク部材および半導体装置
JP5141061B2 (ja) パワーモジュール
JP2009019182A (ja) 表面コートフィラー，複合接着剤およびパワーモジュール
JP2008218814A (ja) パワーモジュール
JP6529632B1 (ja) はんだ合金、ソルダペースト、成形はんだ、及びはんだ合金を用いた半導体装置
KR20180059778A (ko) 발광 모듈용 기판, 발광 모듈, 냉각기가 형성된 발광 모듈용 기판, 및 발광 모듈용 기판의 제조 방법
JP2002232022A (ja) 熱電モジュール及びその製造方法
JP2008218940A (ja) パワーモジュールおよびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100226

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120412