CN1442889A - 薄半导体芯片及其制造方法 - Google Patents

Abstract

本发明公开了一种半导体芯片及其制造方法。该半导体器件晶片(11)用双面热发泡粘接片(12)而与支承板(13)结合在一起，且该组件通过真空抽吸固定到真空抽吸底座(14)上。粘接片(12)的热发泡粘接层用作吸振层，藉此，即使晶片使用容易破碎的GaAs衬底，在高速打磨操作中晶片(11)也难以破碎。不用蜡来固定晶片(11)，也不需要用油性研磨剂，使得防止了蜡和油的污染，并且清洁晶片都变得容易了。在130℃的加热使粘接片(12)的热发泡粘接层膨胀，从而晶片(11)容易自粘接片分离。

Description

薄半导体芯片及其制造方法

技术领域

本发明总的涉及半导体芯片的制造方法和由此制成的半导体芯片。更具体地，涉及半导体器件晶片的减薄和用减薄的半导体器件晶片制成的半导体芯片。

背景技术

近年来，在化合物半导体领域已不断地制造出高密度和高集成的器件。随着移动通信设备变得越来越小型化和轻量化，设备变得越来越精细。随着芯片面积变得越来越小，设备的热阻变得越来越高。因此要想获得高性能和高可靠性的设备就必须降低设备的热阻。为此，已采用了各种提高热辐射效应的设计。减小设备热阻的最有效的方法是在半导体晶片上形成集成电路元件的图形，之后减薄半导体晶片，以增加辐射到半导体晶片背面的热量。

图6显示出半导体器件晶片1的常规减薄方法。在半导体器件晶片1的表面上涂覆保护性抗蚀剂2来减薄半导体器件晶片1。之后半导体器件晶片1的涂覆保护性抗蚀剂的表面用电子蜡3牢固粘接到真空抽吸底座4上。之后，在真空下，将真空抽吸底座4吸附到打磨底座5上并对晶片进行减薄。为了减薄半导体器件晶片1，可以使用利用砂轮(grindstone)来打磨半导体器件晶片1的方法、或用研磨材料抛光或研磨半导体器件晶片1的方法。在打磨半导体器件晶片1时，通常用颗粒直径不小于40μm的砂轮，并在流水下进行打磨加工。在半导体器件晶片1被抛光或研磨的情况下，使用颗粒直径在3μm到9μm范围内的金刚石油性研磨材料(diamond oil abrasivematerial)和润滑油。附图标记7表示研磨台板。

砂轮的颗粒直径大于研磨材料的颗粒直径。因此，用打磨方法时，减薄的速度更快，但是砂轮会对半导体器件晶片1的表面造成例如深划痕的损伤。因此，磨薄半导体器件晶片1时，晶片可能破碎。打磨可以使半导体器件晶片1的厚度减薄至约150μm。为了将半导体器件晶片1的厚度减薄至小于150μm，通常采用研磨。研磨中，用其颗粒直径小于砂轮的颗粒直径的研磨材料，并且采用光滑且对半导体器件晶片1的表面损坏程度小的油性研磨材料。

对于减薄研磨比Si衬底更容易破碎的GaAs衬底尤其需要注意。例如，GaAs衬底用作半导体器件晶片1时，用能批量生产的打磨来将其厚度减少到150μm或更薄。但是，如上所述，打磨不能用于使半导体器件晶片1的厚度减薄至100μm或更薄。

当要求GaAs衬底厚度减薄到100μm以下时，用研磨的方法。但是，用水性研磨材料研磨GaAs衬底时，会对GaAs衬底造成很大的损伤。因此通常用对GaAs衬底损伤较小的油性研磨材料。

然而，即使用油性研磨材料，其尺寸不小于3英寸的GaAs半导体器件晶片容易在夹持、清洁、进给和/或安装过程中破碎。因此不利地，在用常规方法减薄半导体器件晶片过程中存在限制(80μm)。

在打磨方法和研磨方法两者中，都需要用电子蜡(electron wax)3把半导体器件晶片1粘接到真空抽吸底座4上，在半导体器件晶片1减薄后再将其从真空抽吸底座4上分离，并洗去蜡和研磨材料。因此，减薄半导体器件晶片1用的时间多成本高。特别是，用油性研磨材料时更是如此。作为油性研磨材料，通常用高粘度油润滑的材料。因此，润滑材料的油残留在半导体器件晶片1的研磨表面的凹凸(irregularity)中。用有机清洁剂很难完全除去残留的油。因此，必须用镜面抛光处理来物理地去除残留的油。但是在批量生产中用镜面抛光效率极低。

当油残留在半导体器件晶片1的研磨表面(背面)上时，油会对后续工序中镀在半导体器件晶片1的背面上的金属层的粘接性造成负面影响。

发明内容

因此，本发明的目的是提供半导体芯片的一种制造方法及其制成的高性能和高可靠性半导体芯片，该方法包括一种减薄工艺，该工艺防止了半导体器件晶片破碎和污染，可使半导体器件晶片的厚度减薄到比以前更小，且便于半导体器件晶片从真空抽吸底座上分离和在后续阶段中对其进行清洁。

为达到上述目的，按本发明的一个方面的半导体芯片制造方法中，制备有半导体衬底和在半导体衬底上形成的器件的半导体器件晶片，之后将半导体器件晶片用双面粘接片粘接到支承板上，由此将半导体器件晶片、双面粘接片和支承板彼此结合在一起。之后，对与双面粘接片和支承板结合的半导体器件晶片进行利用水的减薄处理。

根据该结构，在对用双面粘接片粘接到支承板上的半导体器件晶片进行减薄处理的过程中，双面粘接片用作半导体器件晶片的吸振层。因此，即使在减薄处理中通过高速旋转半导体器件晶片来对其进行打磨，半导体器件晶片也难以破碎。此外，由于在减薄处理中用水，所以不必用润滑油和冷却剂。因此，由于对其只用水，所以容易完成清洁处理。

双面粘接片在其一面上可以具有厚度不小于20μm且不大于100μm的粘接剂层，从而在减薄操作中用作半导体器件晶片的减震器。如果粘接层的厚度小于20μm，则粘接层不能具有足够的缓冲性能。另一方面，如果粘接层的厚度大于100μm，则由于减薄操作会出现面内的厚度分布。

在一个实施例中，作为双面粘接片，采用在其一个面上有热发泡粘接层或光敏粘接层的双面粘接片。

在该实施例中，在减薄处理中，双面粘接片的热发泡粘接层或光敏粘接层起缓冲介质的作用，即，对半导体器件晶片起减震作用。当双面粘接片在其一个表面上有热发泡粘接层时，通过加热导致的热发泡粘接剂的发泡或膨胀使得半导体器件晶片能从支承板分离。当双面粘接片在其一个表面上有光敏粘接层时，光辐射引起的光敏粘接层的硬化使半导体器件晶片与支承板分开。因此被减薄的半导体器件晶片易于分离。

在一个实施例中，双面粘接片的热发泡粘接层或光敏粘接层的厚度不小于20μm且不大于100μm。

如果热发泡粘接层的厚度或光敏粘接层的厚度小于20μm，它们无法具有作为吸振层的足够缓冲性能，且具有小的粘接力。另一方面，如果热发泡粘接层或光敏粘接层的厚度大于100μm，则会因减薄操作而出现面内厚度分布。在实施例中，热发泡粘接层和光敏粘接层的厚度在20μm和100μm之间，包括20μm和100μm。因此，无论形成哪一种粘接层，粘接层优选地作为吸振层。

在一个实施例中，在减薄处理中进行带水打磨(aqueous grnding)，且减薄处理中所用的砂轮的颗粒直径设定为不小于1μm且不大于8μm。

由于实施例中半导体器件晶片用颗粒直径在1到8μm(包括1和8μm)的砂轮打磨，所以半导体器件晶片的打磨后的表面的凹凸的最大高度为3μm或更小。这种情况下，打磨引起的损坏层的厚度小，且最大厚度是约20μm。由于仅打磨处理对晶片导致了该小损伤，因此，即使半导体器件晶片，更具体地是晶片半导体衬底被打磨到30至70μm的厚度范围内，包括30和70μm，也能防止所得的半导体器件晶片破碎。

在一个实施例中，为了减小半导体器件晶片的损坏层，在采用水的减薄处理中，在完成带水打磨后进行研磨，且将水性研磨剂(aqueous abrasiveagent)用于研磨。

按该实施例，进行两级减薄操作，即，通过利用水进行打磨操作和研磨操作。因此半导体器件晶片的打磨后的表面的凹凸的最大高度减小到0.2μm或更小。因此，半导体器件晶片的损坏层的最大厚度变到5μm内。因此可以使晶片的半导体衬底厚度减薄到20μm。

在该实施例中，用水性研磨材料进行研磨操作。因而与用油性研磨材料的常规方法不同，不需要除油的镜面抛光操作和清洁操作。因此，总体上，大大缩短了半导体芯片制造所需的加工时间。而且晶片的研磨表面不被油污染。因此在以后的工艺中在研磨表面上形成镀层时，防止了镀层从半导体器件晶片脱离。

在一个实施例中，在进行减薄处理中，与支承板和双面粘接片结合在一起的半导体器件晶片通过真空抽吸固定到底座上。因此，与常规的用蜡把半导体器件晶片粘接到底座上的方法不同，不再需要减薄操作后除去晶片上的蜡。因而大大提高了批量生产的效率。

在一个实施例中，底座的抽吸表面的凹凸部分的最大高度在1μm内。

如果在真空下与支承板粘接的底座的抽吸表面的凹凸部分的最大高度大于1μm，那么通过抽吸将支承板固定到底座上的力太小，以至于不能经受高速旋转打磨。在实施例中，底座的抽吸表面的凹凸部分的最大高度在1μm内。因此能获得大到足以承受高速旋转打磨的固定力。因此通过打磨可以使晶片的半导体衬底的厚度减薄到30-70μm，包括30和70μm。

按本发明另一方面的半导体芯片有厚度范围在约20-70μm的半导体衬底，并在半导体衬底上形成至少一个器件。

可以用本发明的上述方法制造该半导体芯片。由于半导体芯片的半导体衬底的厚度小至约20-70μm，所以可以提高半导体衬底背面的热释放。因此可以制成有高性能和高可靠性的、且小而轻的半导体芯片。

附图说明

通过以下结合附图的详细描述将能更充分理解本发明，附图只是为了说明本发明而不是对本发明的限制，附图中：

图1A到1E显示本发明的半导体芯片的制造方法中半导体器件晶片的减薄操作的过程；

图2是显示图1A-1D所示的热发泡粘接片结构的剖视图；

图3A是示出图1B所示真空抽吸底座的平面图；

图3B是沿图3A中3B-3B线剖开的剖视图；

图4示出了打磨后的GaAs半导体器件晶片的表面凹凸的最大高度与砂轮的颗粒直径之间的关系；

图5显示了常规减薄处理所需的时间周期与本发明第二实施例的减薄处理所需的时间周期的比较；

图6是说明半导体器件晶片减薄的常规方法的示意图；以及

图7是用本发明制造方法制造的半导体芯片的例子的示意图。

具体实施方式

以下参见附图描述本发明。

(第一实施例)

图1A到1E显示按第一实施例的半导体芯片制造方法中半导体器件晶片的减薄过程。参见图1A到1E，以下具体描述半导体器件晶片减薄工艺。如图1A所示，首先，用热发泡粘接片12作双面粘接片将半导体器件晶片11固定到硅制成的支承板13上。半导体器件晶片11有直径为3英寸厚度为600μm的GaAs衬底和在GaAs衬底的正面上形成的大量器件(未示出)。根据器件类型，器件的厚度范围在约1-10μm，所以，半导体器件晶片11的总厚度是约601-610μm。按公知技术制备半导体器件晶片11。直径为3英寸厚度为380μm的硅片用作支承板13。在减薄GaAs半导体器件晶片11后进行局部镀覆GaAs半导体器件晶片11背面的工艺情况下，可以用玻璃制造的支承板作为支承板13，以将局部镀覆图形与器件的匹配。

热发泡粘接片12有两个粘接表面。热发泡粘接片12的其上有热发泡粘接剂并可在130℃脱离的一面粘接到GaAs半导体器件晶片11的其上形成有器件的表面上。热发泡粘接片12的其上有普通粘接剂的另一面粘接到支承板1 3的表面上。作为热发泡粘接片12，可以用Nito Denko公司制造的可热分离片。

图2是热发泡粘接片12的结构剖视图。热发泡粘接片12包括：基膜21，被覆到基膜21的一个表面上的由热发泡粘接剂构成的热发泡粘接层22，以及被覆到基膜21的另一个表面上的由普通粘接剂构成的普通接层23。可以用光敏粘接剂构成的光敏粘接层代替热发泡粘接层22。这种情况下，用光辐射光敏粘接层使GaAs半导体器件晶片11与光敏粘接层分开。

热发泡粘接片12的热发泡粘接层22足够厚以起到缓冲介质的作用，即起到用于粘接的半导体器件晶片11的吸振作用。因此，由于使用了热发泡粘接层22，即使在高速旋转的同时打磨半导体器件晶片11，半导体器件晶片11也不容易破碎，且可以被更大程度地减薄。热发泡粘接层22的厚度或光敏粘接层的厚度范围优选地在20-100μm，以使它们用作吸振层。如果热发泡粘接层22的厚度或光敏粘接层的厚度小于20μm，那么作为吸振层它们不会有足够的缓冲性能。因而，在用于减薄半导体器件晶片11的打磨处理或研磨处理中，易于造成半导体器件晶片11破碎。如果热发泡粘接层22的厚度或光敏粘接层的厚度进一步减薄到厚度约为10μm，那么它们的粘接强度将下降，于是使半导体器件晶片11很难固定其上。另一方面，如果热发泡粘接层22或光敏粘接层的厚度大于100μm，则它们具有足够的缓冲性能，但是会出现由打磨或研磨加工引起的面内厚度分布，造成厚度不均匀。因而热发泡粘接层22或光敏粘接层的厚度范围优选在20至100μm。

如图1B所示，粘接在一起的半导体器件晶片11、热发泡粘接片12和支承板13通过真空抽吸直接固定到真空抽吸底座14上。真空抽吸底座14有贯穿其中形成的真空抽吸孔15。真空抽吸孔15经研磨板16的通孔连接到真空泵，以抽取支承板13与真空抽吸底座14之间的空气。

要求进行真空抽吸的真空抽吸强度要足够高，以抵抗半导体器件晶片11被打磨时半导体器件晶片11与高速旋转的砂轮之间产生的摩擦力。由于通常的真空抽吸中真空抽吸底座的表面凹凸的最大高度是约5μm，所以吸力不足以承受高速打磨。但是第一实施例中用的真空抽吸底座14是用平板陶瓷或玻璃构成的，它们的表面凹凸的最大高度在约1μm内。因此，第一实施例中的真空抽吸底座14与支承板13的附着力大于用普通真空抽吸底座时的附着力。如图3所示，穿过真空抽吸底座14形成5个或多个真空抽吸孔15，以增大抽吸力，每个真空抽吸孔15的直径不小于5mm。因而能增大支承板13固定到真空抽吸底座14上的强度至一程度，以承受打磨或研磨操作。可以高可靠和高精度地减薄半导体器件晶片而不会使半导体器件晶片受到蜡或其他材料的污染。

其后，如图1B所示，半导体器件晶片11的背面经打磨减薄到70μm厚。这种情况下，用转速为550rpm的砂轮17打磨半导体器件晶片11的背面，冷却水18在其上流动。半导体器件晶片11的转数设定为300rpm。砂轮17的颗粒直径大时，可以减少打磨时间。但是会大大损坏半导体器件晶片11，如此打磨的半导体器件晶片11的背面粗糙。

图4显示出打磨过的GaAs半导体器件晶片11的表面凹凸的最大高度与砂轮17的颗粒直径的关系。如图4所示，用其颗粒直径为约40μm或更小的砂轮17，可以获得表面凹凸最大高度为约4μm或更小的半导体器件晶片11。为了使半导体器件晶片11的表面凹凸最大高度减至3μm或更小，应该用颗粒直径不小于1μm但不大于8μm的砂轮17。第一实施例中，用其颗粒直径为2μm的砂轮17将厚度为600μm的GaAs半导体衬底打磨到30μm厚。这种情况下，半导体器件晶片11的表面凹凸最大高度可以减小到约1μm。这种情况下，半导体器件晶片11的整个打磨表面可以变得光滑。这种情况下，用约10分钟打磨半导体器件晶片11。

之后，如图1C所示，从真空抽吸底座14上取下粘接在一起的减薄的半导体器件晶片11、热发泡粘接片12和支承板13，以对其进行清洗。之后，通过采用磷酸腐蚀剂进行腐蚀来除去半导体器件晶片11的打磨表面上形成的氧化膜约1μm。

如图1D所示，进行蒸发和镀金(Au)的背面金属镀膜工艺，以在半导体器件晶片11的打磨表面上形成背面金属层19。金被蒸发到0.2μm厚且被镀至5μm厚。背面金属镀膜不限于金的蒸发和镀覆，而可以蒸发金并镀铜(5μm)，然后再将金蒸发至0.02μm厚以防止铜氧化。

之后，与热发泡粘接片12和支承板13结合在一起的半导体器件晶片11被加热到130℃。之后，热发泡粘接片12的热发泡粘接层22发泡，且已减薄和镀膜的半导体器件晶片11与热发泡粘接片12分离，从而与支承板13分离。之后清洁半导体器件晶片11的镀膜表面。之后如图1E所示，切片(dicing sheet)20粘接到半导体器件晶片11的镀膜表面上，以通过分割或断开而将半导体器件晶片11分割成多个独立的半导体芯片。

图7适应性示出如此获得的半导体芯片3。半导体芯片3具有半导体衬底部分31、包括形成在半导体衬底上的至少一个器件的器件部分32、以及背面金属镀层33。第一实施例中，半导体衬底31的厚度是30μm，但是器件部分32没有恒定的厚度，而是具有取决于器件类型的在约1-10μm范围内变化的略微不均匀的厚度(例如，在场效应晶体管(FET)情形下为约1-3μm，在异质结双极型晶体管(HBT)的情形下为几微米到约10μm)。由于本发明不在于器件部分32本身的结构，所以图中没有示出器件部分32的细节。应该知道，本发明可以用于器件部分32的任何结构。

已经证明，用颗粒直径为2μm的砂轮17减薄半导体器件晶片11，即使在半导体衬底被研磨到30μm厚时，也难以使半导体器件晶片11在其打磨表面上受损或破碎。

如上所述，第一实施例中，在通过真空抽吸把半导体器件晶片11固定到真空抽吸底座14上的过程中，有热发泡粘接层22和普通粘接层23的热发泡粘接片12固定到硅构成的支承板13上，且热发泡粘接层22粘接到半导体器件晶片11上。从而使半导体器件晶片11、热发泡粘接片12和支承板13结合在一起。

因此，通过将热发泡粘接层22的厚度设定在20μm至100μm的范围内，可以在打磨半导体器件晶片11的过程中使热发泡粘接层22起吸振层的作用。因此，半导体器件晶片11在其被高速旋转打磨时难以开裂破碎。从而，即使半导体器件晶片11用容易损坏的GaAs半导体衬底时，也可以使半导体衬底的厚度减薄到约30μm-70μm的范围内。那时，通过用其颗粒直径范围在1μm至8μm的砂轮，可以使半导体器件晶片11的打磨过的表面的表面凹凸最大高度减小到3μm或更小。

在常规的打磨操作中，使用粒径不小于100μm的砂轮。因此，在常规打磨操作中打磨的半导体器件晶片的表面凹凸最大高度不小于10μm。因此大大损伤了半导体器件晶片。对半导体器件晶片的损坏主要与砂轮的颗粒直径、打磨速度和施加到晶片上的压力有关。被打磨所损坏的晶片层的厚度是打磨表面的凹凸的最大高度的10-20倍。因此为了减小损伤层的厚度，减小打磨表面的凹凸的最大高度是最有效的。即，如第一实施例所述，通过将砂轮的颗粒尺寸限制到小至1μm至8μm，并优化打磨速度和施加到半导体器件晶片上的压力，则可以减小半导体器件晶片11与砂轮17之间的碰撞程度。从而使打磨表面的凹凸的最大高度减小到3μm或更小。因此，即使半导体器件晶片11被打磨到小至30μm至70μm的厚度，也难以损伤和破碎。

由于热发泡粘接层22在其被加热到130℃时发泡或膨胀，所以半导体器件晶片11可容易地从热发泡粘接片12和与热发泡粘接片12结合在一起的支承板13上分开。因此，与用蜡把半导体器件晶片固定到真空抽吸底座14上的方法不同，可以防止半导体器件晶片被蜡污染。

而且，第一实施例中，作为真空抽吸底座14，用其表面凹凸最大高度在1μm内的平板陶瓷或玻璃，且穿过真空抽吸底座14形成直径不小于5mm的5个或多个真空抽吸孔15。因此，支承板13对真空抽吸底座14的附着力高于支承板13对常规真空抽吸底座的附着力，使得固定强度能抵御高速打磨。因此不必用采用油性研磨材料的研磨方法，免除了用于消除残留油的镜面抛光。因此可以进行批量生产。

迄今为止，必须在晶片中制造的器件表面上被覆保护性抗蚀剂，以防止器件因对其表面进行的长时间研磨而污染。与常规方法不同，第一实施例中用打磨而不是研磨来减薄半导体器件晶片11。因此可以缩短减薄时间，且免除对器件表面被覆保护性抗蚀剂来保护器件的工艺、以及从其上除去保护性抗蚀剂的工艺。

第一实施例中，进行带水打磨，且通过经由热发泡粘接片12来粘接支承板1 3并通过真空抽吸来固定半导体器件晶片11。因此与常规方法不同，不必用蜡或油，且在切割工艺中仅借助高速喷水就可以清洁器件表面。因此容易实现半导体器件晶片11的清洁和分离。因此，在分离操作中防止了半导体器件晶片11的破碎或断裂。

从以上描述清晰看到，第一实施例中，可以大大提高产量和产率。半导体器件晶片通过切割工序而分出的多个独立半导体芯片均具有厚度减薄到30μm-70μm的半导体衬底。因此，可以增加半导体衬底背面的热辐射，于是实现高性能、高可靠且小而轻的半导体芯片。

第一实施例中描述了直径为3英寸的半导体器件晶片11。但本发明也可以用于其直径为4英寸或更大的GaAs半导体器件晶片。

(第二实施例)

以下参见图1A-1E描述第二实施例。第二实施例中，在打磨半导体器件晶片11后，通过研磨半导体器件晶片，使其打磨表面的表面凹凸的最大高度减少到1μm或更小的厚度。

半导体器件晶片的打磨工艺与第一实施例的相似。以下简要描述打磨工艺。如图1A和1B所示，厚度为600μm的半导体器件晶片11的半导体衬底用其颗粒直径为8μm的砂轮减薄到70μm厚。减薄操作用的时间是约10分钟。此时，半导体器件晶片11的打磨表面的表面凹凸的最大高度是约3μm。

打磨工艺完成时，开始研磨工艺。研磨工艺中，用在打磨工艺中用的真空抽吸底座14。研磨半导体器件晶片11直到衬底厚度达到30μm，且水性研磨材料对半导体器件晶片11的损坏比打磨材料小。研磨材料包含颗粒直径为8μm的SiC粉。研磨材料以水混合物的形式使用。半导体器件晶片11的研磨耗时5分钟。然后，利用由颗粒直径为0.01μm的Al₂O₃制成的粉末粘接材料与水的混合物，进一步对半导体器件晶片11研磨10分钟。

通过执行进行打磨和研磨的两级减薄法，可以使半导体器件晶片11的打磨面的凹凸最大高度减小到约0.2μm或更小。因此，可以进一步减小用其颗粒直径大的砂轮打磨过的表面的损坏程度。因此，半导体器件晶片11的衬底甚至可以减薄到20μm。

完成研磨处理后，从真空抽吸底座14上一块取下减薄的半导体器件晶片11、热发泡粘接片12和支承板13。与第一实施例的情形一样，用水清洁减薄的半导体器件晶片11的表面，并通过利用磷酸腐蚀剂进行的腐蚀来将半导体器件晶片11的表面上形成的氧化膜除去约1μm。之后，是采用金的背面金属镀覆、半导体器件晶片11通过130℃的加热而自支承板13的分离、以及把晶片切割成多个芯片。所得的半导体芯片与图7所示的相似，只是第二实施例中的半导体衬底的厚度更小。

当研磨处理中用油性金刚石研磨材料时，由于油基润滑剂和油性金刚石研磨材料一起使用，所以在半导体器件晶片11的研磨表面的凹凸中留有少量的例如油和蜡的杂质。很难用化学方法完全除去这些杂质。因此，后面的工艺中形成的背面金属镀层与半导体器件晶片的背面的附着力小。

与此相反，在第二实施例的研磨处理中，使用水性SiC研磨材料。SiC研磨材料的特性是在研磨处理中，材料颗粒破碎成约8μm的颗粒直径。因此，研磨速度逐渐变慢。但是，由于颗粒直径进一步减小到约2μm，所以用SiC研磨材料非常有助于降低半导体器件晶片11的研磨表面的凹凸程度。

在第二实施例的研磨工艺中所使用的方法是通过真空抽吸把与半导体器件晶片11和热发泡粘接片12结合在一起的支承板13固定到真空抽吸底座14上。因此，与常规方法不同，不需要用蜡固定半导体器件晶片到真空抽吸底座上，因此不需要进行除蜡的清洗工艺。而且，可以避免GaAs半导体器件晶片和镀金层之间附着力下降，这种下降将在使用蜡且蜡残留在晶片的镀膜表面上时出现。

图5显示出第二实施例的从包括打磨和研磨的减薄处理到切割处理的工艺时间，与现有技术中从包括打磨或研磨的减薄处理到切割处理所需的工艺时间的比较，在现有技术中，半导体器件晶片通过蜡固定在真空抽吸底座上。如图5所示，在用第二实施例的减薄工艺时，工艺时间是约3小时，这是用常规减薄处理时所需的30小时时间周期的约1/10。这表明，第二实施例的减薄工艺可极大地提高生产效率。

以上已经描述了本发明，显然，发明还会有各种变化。这些变化不脱离本发明的精神和范围，且对本领域技术人员而言显而易见的所有变化都包括在后附的权利要求书的范围内。

Claims (11)

1.一种半导体芯片的制造方法，包括：

制备半导体器件晶片，其具有半导体衬底和在半导体衬底上形成的器件；

将该半导体器件晶片用双面粘接片粘接到一支承板上，从而将该半导体器件晶片、双面粘接片和支承板相互结合在一起；以及

对与该双面粘接片和该支承板结合在一起的该半导体器件晶片进行利用水的减薄处理。

2.按权利要求1的方法，其中，作为该双面粘接片，使用了一种在其一面上形成有粘接到该半导体器件晶片上的热发泡粘接层的双面粘接片。

3.按权利要求1的方法，其中，该双面粘接片在其一面上有一粘接层，该粘接层的厚度不小于20μm且不大于100μm。

4.按权利要求2的方法，其中，该双面粘接片的热发泡粘接层的厚度不小于20μm且不大于100μm。

5.按权利要求1的方法，其中，在减薄处理中进行带水打磨，且减薄处理中所用的砂轮的颗粒直径被设置为不小于1μm且不大于8μm。

6.按权利要求5的方法，其中，带水打磨导致的半导体器件晶片的打磨表面的凹凸的最大高度为3μm或更小。

7.按权利要求5的方法，其中，在采用水的减薄处理中，在完成带水打磨后进行研磨；以及

用水性研磨剂进行研磨。

8.按权利要求1的方法，其中，在进行减薄处理的过程中，与支承板和双面粘接片结合在一起的半导体器件晶片通过真空抽吸固定到底座上。

9.按权利要求8的方法，其中，底座的抽吸表面的凹凸的最大高度在1μm内。

10.一种半导体芯片，包括：

半导体衬底，其厚度在约20-70μm的范围内；以及

半导体衬底上形成的至少一个器件。

11.按权利要求10的半导体芯片，还包括在半导体衬底背面上形成的背面金属镀层，其中，在半导体衬底背面和背面金属镀层之间的界面处不存在残留的蜡或油。

Images